KR980011909A - 반도체 장치의 콘택 형성방법 - Google Patents

반도체 장치의 콘택 형성방법 Download PDF

Info

Publication number
KR980011909A
KR980011909A KR1019960031093A KR19960031093A KR980011909A KR 980011909 A KR980011909 A KR 980011909A KR 1019960031093 A KR1019960031093 A KR 1019960031093A KR 19960031093 A KR19960031093 A KR 19960031093A KR 980011909 A KR980011909 A KR 980011909A
Authority
KR
South Korea
Prior art keywords
contact
photoresist
insulating film
forming
photoresist pattern
Prior art date
Application number
KR1019960031093A
Other languages
English (en)
Inventor
최진규
박영우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960031093A priority Critical patent/KR980011909A/ko
Publication of KR980011909A publication Critical patent/KR980011909A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

신규한 반도체 장치의 콘택 형성방법이 개시되어 있다. 반도체 기판 상에 절연막을 형성한다. 상기 절연막 상에 포토레지스트를 도포하고, 이를 노광 및 현상하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴이 형성된 결과물 상에 상기 절연막과 비슷한 식각율을 갖는 물질층을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 절연막을 식각함으로써 콘택을 형성한다. 포토레지스트 패턴 간의 사이즈보다 같거나 더 작은 사이즈의 콘택을 형성할 수 있다.

Description

반도체 장치의 콘택 형성방법
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 포토레지스트 패턴 간의 사이즈보다 같거나 더 작은 콘택 사이즈를 얻을 수 있는 반도체 장치의 콘택 형성방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라, 배선의 넓이(witch) 뿐만 아니라 배선과 배선 사이의 간격(space)도 현저하게 감소하고 있다. 또한 도전층을 사용하는 메모리 장치에서는 층간 절연막에 의해 도전층과 도전층 사이의 높이가 더욱 높아져서, 도전층들간에 콘택을 형성하는 공정이 매우 어려워지고 있다.
도 1a내지 1c는 종래 방법에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 패터닝하고자 할 층(12)을 증착한다. 이어서, 사진식각 공정으로 상기 패터닝하고자 할 층(12)을 패터닝하여 일정 간격으로 패턴이 형성되게 한 후, 결과물 전면에 층간절면막(14)을 형성한다.
도 1b를 참조하면, 상기 층간절연막(14) 상에 포토레지스트를 도포한 후, 콘택 형성을 위한 마스크를 적용하여 상기 포토레지스트를 노광 및 현상하여 포토레지스트 패턴(16)을 형성한다. 여기서, 참조부호 a는 상기 포토레지스트 패턴(16) 간의 간격을 나타낸다.
도 1c를 참조하면, 상기 포토레지스트 패턴(16)을 식각마스크로 이용하여 상기 층간절연막(14)을 식각한 후, 포토레지스트 패턴(16)을 제거함으로써 콘택(h)을 완성한다.
상술한 종래방법에 의하면, 포토레지스트와 층간절연막과의 식각선택비 차이가 크지 않은 경우, 콘택 형성을 위해 층간절연막을 식각할때, 상기 포토레지스트가 함께 식각되면서 콘택의 최상부 사이즈(도 1c의 "A" 참조)가 커지게 된다. 이에 따라, 콘택의 저부 사이즈(도 1c의 "B" 참조) 역시 커지게 된다. 집적도가 높은 현재의 반도체 장치에서 콘택의 사이즈 A와 B는 0.3㎛ 이하의 상당히 작은 사이즈를 요구한다. 그러나, 상술한 종래방법으로는 이를 달성하기가 어려울 뿐만 아니라, 포토레지스트의 노광상태에서 포토레지스트 패턴 간의 사이즈 "a" 역시 작게 만들기가 어렵다.
따라서, 본 발명의 목적은 상술한 종래방법의 문제점을 해결하기 위한 것으로, 포토레지스트 패턴 간의 사이즈보다 같거나 더 작은 콘택 사이즈를 얻을 수 있는 반도체 장치의 콘택 형성방법을 제공하는데 있다.
제 1a도 내지 제 1c도는 종래방법에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들
제 2a도 내지 제 2e도는 본 발명에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들
* 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 12 : 패터닝하고자 할 층
14 : 층간절연막 16 : 포토레지스트 패턴
18 : 물질층
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 절연막을 형성하는 단계 ; 상기 절연막 상에 포토레지스트를 도포하고 이를 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계 ; 및 상기 포토레지스트 패턴을 마스크로 하여 절연막을 식각함으로써 콘택을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 콘택 형성방법을 제공한다.
상기 콘택을 형성하는 단계는, 상기 포토레지스트 패턴을 마스크로 하여 상기 절연막을 식각하면서 상기 물질층이 스페이서 형태로 식각되는 단계 ; 상기 물질층 스페이서를 베리어로 하여 상기 절연막을 계속 식각함으로써 콘택을 형성하는 단계 ; 및 상기 포토레지스트 패턴을 제거하는 단계로 이루어진다.
상기 물질층은 SiO2, SiN, SiON 등으로 형성하는 것이 바람직하다.
상기 물질층은 상기 포토레지스트의 도포, 노광, 현상 및 베이크의 공정을 거칠 때의 최고온도보다 100℃를 초과하지 않는 온도에서 형성하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
도 2a 내지 2e는 본 발명에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 소정의 구조물(도시되지 않음)이 형성되어 있는 반도체 기판(10) 상에 절연물질, 예컨대 실리콘산화물을 증착하여 층간절연막(14)을 형성한다.
도 2b를 참조하면, 상기 층간절연막(14) 상에 포토레지스트를 도포한 후, 콘택 형성을 위한 마스크를 적용하여 상기 포토레지스트를 노광 및 현상하여 포토레지스트 패턴(16)을 형성한다. 여기서, 상기 포토레지스트 패턴(16)의 상태는 노광 직후의 베이크 온도에 무관하다.
도 2c를 참조하면, 상기 포토레지스트 패턴(16)이 형성된 결과물 상에 상기 층간절연막(14)과는 비슷한 식각율을 갖는 물질층(18), 예컨대 SiO2, SiN, SiON 등을 증착한다. 이때, 상기 물질층(18)은 도시된 바와 같은 두께로 증착할 수도 있고, 상기 포토레지스트 패턴(16) 간의 공간을 완전히 매립할 수 있을 정도의 두께로 증착할 수도 있다. 또한, 상기 물질층(18)은 상기 포토레지스트의 도포, 노광, 현상 및 베이크의 공정을 거칠 때의 최고 온도 보다 100℃를 초과하지 않는 온도에서 형성하는 것이 바람직하다. 상기 물질층(18)은 상기 층간절연막(16)과는 비슷한 식각율을 가지며, 상기 포토레지스터와는 식각 선택비가 우수한, 바람직하게는 상기 포토레지스트보다 식각이 더 잘되는 물질로 형성하는 것이 바람직하다.
도 2d를 참조하면, 상기 포토레지스트 패턴(16)을 식각마스크로 하여 상기 층간절연막(14)을 식각한다. 이때, 먼저 상기 물질층(18)이 식각되면서 상기 포토레지스트 패턴(16)의 측벽에 상기 물질층(18)으로 이루어진 스페이서가 형성되고, 상기 스페이서를 배리어로 하여 상기 층간절연막(14)이 계속 식각된다. 따라서, 콘택 식각단계의 초기에 상기 물질층(18)이 식각되면서 포토레지스트 패턴(16)이 식각되는 것을 방지하여, 종래 방법에서와 같이 콘택 최상부의 사이즈가 커지지 않는다.
도 2e를 참조하면, 상기 층간절연막(14)을 계속 식각하여 콘택(h)를 완성한다. 이때, 상기 층간절연막(14)의 식각이 진행되는 동안 상기 스페이서 형태의 물질층이 완전히 제거될 수도 있고 소정 두께로 남아있을 수도 있다. 또한, 상기 포토레지스트 패턴(16) 역시 도시된 바와 같이 약간 식각된다.
상술한 바와 같이 본 발명에 의한 반도체 장치의 콘택 형성방법에 의하면, 콘택 형성을 위한 포토레지스트 패턴과 콘택 식각되어질 부분에 콘택 식각용 층간절연막과 함께 식각되어지는 물질층을 증착함으로써, 콘택의 사이즈를 조절할 수 있다. 따라서, 포토레지스트 패턴 간의 사이즈보다 같거나 더 작은 사이즈의 미세콘택을 얻을 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (1)

  1. 반도체 기판 상에 절연막을 형성하는 단계 ; 상기 절연막 상에 포토레지스트를 도포하고 이를 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계 ; 상기 포토레지스트 패턴이 형성된 결과물 상에 상기 절연막과 비슷한 식각율을 갖는 물질층을 형성하는 단계 ; 및 상기 포토레지스트 패턴을 마스크로 하여 절연막을 식각함으로써 콘택을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 콘택 형성방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960031093A 1996-07-29 1996-07-29 반도체 장치의 콘택 형성방법 KR980011909A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960031093A KR980011909A (ko) 1996-07-29 1996-07-29 반도체 장치의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031093A KR980011909A (ko) 1996-07-29 1996-07-29 반도체 장치의 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR980011909A true KR980011909A (ko) 1998-04-30

Family

ID=66250045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031093A KR980011909A (ko) 1996-07-29 1996-07-29 반도체 장치의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR980011909A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905328B1 (ko) * 2001-12-26 2009-07-02 엘지디스플레이 주식회사 칩 온 필름 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905328B1 (ko) * 2001-12-26 2009-07-02 엘지디스플레이 주식회사 칩 온 필름 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5922516A (en) Bi-layer silylation process
KR100220297B1 (ko) 다층금속 배선구조의 콘택제조방법
US6017815A (en) Method of fabricating a border-less via
US5994223A (en) Method of manufacturing analog semiconductor device
KR980011909A (ko) 반도체 장치의 콘택 형성방법
US6143596A (en) Planarization for interlayer dielectric
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100191464B1 (ko) 반도체 장치의 커패시터 제조 방법
KR100366612B1 (ko) 평탄화된필드절연막을갖는반도체장치의제조방법
KR100312648B1 (ko) 반도체소자의제조방법
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR0155787B1 (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR100213190B1 (ko) 반도체 장치의 미세패턴 형성 방법
JPH0645456A (ja) コンタクト形成方法
KR910001193B1 (ko) 반도체 장치의 제조방법
KR960008559B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100434699B1 (ko) 반도체 소자의 유도체 형성방법
KR100192369B1 (ko) 반도체소자 평탄화 형성방법
KR100280549B1 (ko) 커패시터 제조방법
KR970003564A (ko) 반도체소자의 미세패턴 제조방법
KR20000014553A (ko) 반도체 장치의 제조 방법 및 이에 사용되는 마스크
KR19990030784A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination