KR100191464B1 - 반도체 장치의 커패시터 제조 방법 - Google Patents
반도체 장치의 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR100191464B1 KR100191464B1 KR1019950043290A KR19950043290A KR100191464B1 KR 100191464 B1 KR100191464 B1 KR 100191464B1 KR 1019950043290 A KR1019950043290 A KR 1019950043290A KR 19950043290 A KR19950043290 A KR 19950043290A KR 100191464 B1 KR100191464 B1 KR 100191464B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- photoresist
- etching
- capacitor
- polysilicon film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229920000642 polymer Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치의 커패시터의 하부전극의 역할을 맞는 스토리지 노드를 폴리머를 이용하여 한 번의 사전식각공정으로 형성할 수 있는 반도체 장치의 커패시터 제조 방법에 관한 것으로, 반도체 기판상에 층간절연막을 증착하고, 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀 포함하여 상기 반도체 기판 전면에 스토리지 노드용 폴리실리콘막을 형성하는 공정과; 상기 스토리지 노드용 폴리실리콘막상에 포토레지스트를 도포하고 스토리지 노드가 형성될 영역을 한정하여 패터닝하는 공정과; 상기 포토레지스트 패턴을 마스크로 이용하고, Cl2/HBr 혼합개스를 이용하여 상기 스토리지 노드용 폴리실리콘막을 식각하는 공정과; 상기 식각공정에서 상기 포토레지스트와 Cl2/HBr 혼합개스의 반응으로 인해 상기 포토레지스트의 양측벽에 생성된 폴리머를 마스크로 이용하여 상기 스토리지 노드용 폴리실리콘막을 식각하여 스토리지 노드를 형성하는 공정과; 상기 스토리지 노드용 폴리실리콘막을 식각할 때 상기 포토레지스트의 양측벽에 형성된 폴리머를 애싱하여 제거하는 공정을 포함하고 있다. 이 방법에 의하여, 반도체 장칙의 커패시터의 하부전극을 사용되는 스토리지 노드를 한 번의 식각공정을 수행하여 실린더형으로 형성할 수 있고, 아울러 공정을 단순화할 수 있다.
Description
제1a도 내지 제1d도는 종래 반도체 커패시터 제조 방법을 보이는 순차 공정도.
제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체 장치의 커패시터 제조방법을 보이는 순차 공정도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 층간절연막
14 : 스토리지 노드 16 : 산화막
17 : 폴리머 18 : 포토레지스트
본 발명은 반도체 장치의 커패시터 제조에 관한 것으로, 좀 더 구체적으로는 반도체 장치의 커패시터의 하부전극의 역할을 맡는 스토리지 노드를 폴리머를 이용하여 한 번의 사진식각공정으로 형성할 수 있는 반도체 장치의 커패시터 제조 방법에 관한 것이다.
반도체 장치의 고집적화에 따라 반도체 장치를 구성하고 있는 소자의 크기가 점점 작아지게 되고, 이로 인해 소자의 표면적이 소자 자체의 특성을 크게 좌우하는 커패시터의 경우는 커퍼새턴스를 증대시키기 위한 표면적을 확보하는 방안이 집중연구되고 있다.
이와같은 커패시터의 커패시턴스를 증대하기 위한 반도체 장치의 커패시터의 구조 중, 256MDRAM 이상의 고집적 반도체 장치에 있어서는 하나 이상의 실리더형 구조를 갖는 커패시터가 널리 사용되고 있다.
제1a도 내지 제1d도는 종래 반도체 장치의 커패시터의 하부전극으로 사용되는 하나의 실리더형을 갖는 스토리지 노드를 형성하는 방법을 보이는 순차 공정도이다.
제1a도를 참조하면, 반도체 기판(10)상에 층간절연막(12)을 형성하고, 이 기술분야에서 잘 알려진 포토리스그라피 기술로 상기 층간절연막(12)을 식각하여 콘택홀을 형성한 후, 상기 콘택홀을 충전하면서 상기 반도체 기판 전면에 스토리지 노드용 제1 폴리실리콘막(14a)을 형성하고, 그리고 이 제1 폴리실리콘막(14a)상에 산화막(16)을 형성한다.
이어 상기 산화막(16)상이 포토레지스트(18)를 도포하고 패너닝하면 커패시터의 하부전극으로 사용되는 스토리지 노드가 형성될 영역이 정의된다.
다음, 제1b도에 있어서, 상기 포토레지스트 패턴을 마스크로 사용하여, 커패시터의 스토리지 노드가 형성될 영역을 제외한 부분의 상기 산화막(16) 및 제1 폴리 실리콘막(14a)을 순차적으로 식각한다. 그리고, 상기 산화막(16)을 포함하여 상기 반도체 기판(10)전면에 스토리지 노드용 제2 폴리실리콘막(14b)을 소정으 두께로 형성한다.
이어서, 상기 제2폴리실리콘막(14b)을 에치백하여 상기 산호막(16) 및 제1 폴리실리콘막(14a)의 양측벽에 제1c도에 도시된 바와같은 스페이서(14B)를 형성한다.
마지막으로, 제1d도를 참조하면, 상기 제1 폴리실리콘막(14a)상의 상기 산화막(16)을 통상의 시각공정으로 제거하여 하나의 실리더형을 갖는 반도체 장치이 커패시터의 스토리지 노드(14)를 형성한다.
그러나, 이와같은 종래 반도체 장치의 커패시터으 실린더형 스토리지 노드(14)는 스토리지 노드용 폴리실리콘막(14a, 14b)을 두 번에 걸쳐 형성하는 공정의 번거로움이 야기되고, 이로 인해 반도체 장치의 제고 경비에 있어서 경제적이지 못한 문제점이 있다. 뿐만 아니라, 상술한 종래 방법은 여러번의 식각공정과 증착공정을 반복함으로써 많은 결저(defect)이 발생하게 되고, 이는 반도체 장치의 커패시터의 수율에 심각한 문제를 발생시킨다.
이와같은 문제점을 해결하기 위한 본 발명의 목적은, 반도체 장치의 커패시터의 실린더형 스토리지 노드를 형성하는 공정을 단순화할 수 있는 반도체 장치의 커패시터 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은, 반도체 장치의 커패시터의 하부전극을 형성함에 있어서, 폴리머를 이용하여 한 번의 사진식각 공정으로 하나의 실린더형을 갖는 스토리지 노들를 형성할 수 있는 캐패시터 제조 방법을 부가적으로 포함하는 반도체 장치의 커패시터 제조방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 특징은, 반도체 기판상에 콘캑홀을 갖는 층간절연막을 사이에 두고 스토리지 노드용 폴리실리콘막을 공정과; 상기 스토리지 노드용 폴리실리콘막상에 포토레지스트 패턴을 형성하여 스토리지 노드가 형성될 영역을 정의하는 공정과; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 스토리지 노드용 폴리실리콘막을 Cl2/HBr 혼합개스로 식각하며, 그 식각중에 상기 포토레지스트 패턴의 양 외측벽에 폴리머가 생성되면서 계속해서 식각하는 공정과; 상기 포토레지스트 패턴의 양 외측벽에 형성된 폴리머를 예상하여 제거하는 공정을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 포토레지스트 패턴은 SLR(single layer resist)로 사용된다.
이 특징의 바람직한 실시예에 있어서, 상기 포토레지스트는 상기 스토리지 노드용 폴리실리콘막을 식각할 때 제거된다.
이 특징의 바람직한 실시예에 있어서, 상기 스토리지 노드용 폴리실리콘막의 식각은, HDP(High Density Plasma) M/C에서 상기 포토레지스트와 상기 폴리실리콘막의 선택비를 이용하여 진행된다.
이 특징의 바람직한 실시예에 있어서, 상기 스토리지 노드는 하나의 실린더형 스택 구조를 갖는다.
이 방법에 의해서, 반도체 장치의 커패시터의 하부전극으로 사용되는 하나의 실린더형을 갖는 스토리지 노드를 한 번의 식각 공정으로 형성할 수 있고, 하울러 커패시터의 제조 공정을 단순화할 수 있다.
이하 본 발명의 실시예를 첨부도면 제2a도 내지 제2d도에 의거해서 상세히 설명한다.
제2b도를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 커패시터의 제조 방법은, Cl2/HBr 혼합개스를 사용하는 폴리실리콘막의 식각공정에서 생성도는 폴리머를 마스크로 사용하여 계속 폴리실리콘막을 식각하는 것에의해 실린더형 스토리지 모드를 형성한다.
제2a도 내지 제2d도에 있어서, 제1a도 내지 제1d도에 도시된 반도체 장치의 커패시터의 구성요소와 동일한 기능을 갖는 구성요소에 대해서는 동일한 참조번호를 병기한다.
제2a도를 참조하면, 반도체 기판(10)상에 층간절연막(12)을 증착하고, 이 기술분야에서 잘 알려진 포토리소그라피 기술로 상기 층간절연막(12)을 식각하여 콘택홀을 형성한다. 이어, 상기 콘택홀을 포함하여 상기 반도체 기판(10)전면에 스토리지 노드룡 폴리실리콘막(14a)을 형성한 후, 상기 스토리지 노드용 폴리실리콘막(14a)상에 포토레지스트(18)를 도포하고 스토리지 노드가 형성될 영역을 정의하여 패터닝한다. 여기에서 상기 포토레지스트 패턴은 SLR(single layer resist)로 사용된다.
다음, 제2b도에 있어서, 상기 포토레제스트 패턴을 이용하고, Cl2/HBr 혼합개스를 이용하여 상기 스토리지 노드용 폴리실리콘막(14a)을 식각한다. 이때, 상기 포토레지스트(18)이 양측벽에 상기 포토레제스트와 상기 Cl2/HBr 혼합갯의 반응분산물인 폴리머(17)가 생성되고, 상기 폴리실리콘막(14a)의 식각은 상기 폴리머(17)를 마스크로 사용하여 진행된다.
그리고, 이 폴리머(17)를 마스크로 사용하여 상기 스토리지 노드용 폴리실리콘막(14a)를 식각하면 제2c도에 도시된 바와같은 스토리지 노드(14)가 형성된다.
이때, 상기 포토레지스터(18)는 상기 스토리지 노드용 폴리실리콘막(14a)을 식가할 때 제거되며, 상기 스토리지 노드용 폴리실리콘막(14a)은, HDP M/C에서 상기 포토레지스트(18)와 상기 폴리실리콘막(14a)의 선택비를 이용하여 식각된다.
이어서, 제2d도를 참좌면, 상기 스토리지 노드용 폴리실리콘막(14a)을 식가할 때 상기 포토레지스터(18)의 양 외측벽에 형성된 상기 폴리머(17)를 애싱공정으로 제거하여 반도체 정차의 커패시터의 스토리지 노드(14)를 완성한다.
여기에서 상기 스토리지 노드(14)는 하나의 실린더형 하나의 실리더형 스택 구조를 갖는 다.
이상에서 설명한 바와 같은 본 발명에 따르면, 포토레지스트(18)와 Cl2/HBr 혼합개스의 반응에 의해 상기 포토레지스터(18)의 양측벽에 생성된 폴리머(17)를 이용하여 스토리지 노드용 폴리실리콘막을 식각하면, 한 번의 사진식각 공정으로 반도체 장치의 커패시터의하부전극으로 사용되는 실린더형 스트로지 노드를 형성할 수 있다.
따라서, 종래 반도체 장치의 커패시터의 실린더형 스토리지 노들 형성하는 공정을 단순화할 수 있다.
Claims (5)
- 반도체 기판(10)상에 콘택홀을 갖는 층간절연막(12)을 사이에 두고 스토리지 노드용 폴리실리콘막(14a)을 형성하는 공정과; 상기 스토리지 노드용 폴리실리콘막(14a)상에 포토레지스트(18) 패턴을 형성하여, 스토리지 노드가 형성될 영역을 정의하는 공정과; 상기 포토레지스터(18) 패턴을 마스크로 이용하여 상기 스토리지 노드용 폴리실리콘막(14a)을 Cl2/HBr 혼합개스로 식각하며, 그 식각중에 상기 포토레지스트(18) 패턴의 양 외측벽에 폴리며(17)가 생성되면서 계속해서 식각하는 공정과; 상기 포토레제스터(18)의 양 외측벽에 생성된 폴리머(17)를 애싱하여 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터의 제조 방법.
- 제1항에 있어서, 상기 포토레지스터 패턴은 SLR(single layer resist)로 사용되는 것을 특징으로 하는 반도체 장치의 커패시터의 제조 방법.
- 제1항에 있어서, 상기 포토레지스터(18)는 상기 스토리지 노드용 폴리실리콘막(14a)을 식각할 때 제거되는 것을 특징으로하는 반도체 장치의 커패시터의 제조 방법.
- 제1항에 있어서, 상기 스토리지 노드용 폴리실리콘막(14a)의 식각은, HDP(High Density Plasma) M/C에서 상기 포토레지스트(18)와 상기 스토리지 노드용 폴리실리콘막(14a)이 선택비를 이용하여 진행되는 것을 특징으로 하는 반도체 장치의 커패시터의 제조 방법.
- 제1항에 있어서, 상기 스토리지 노드(14)는 하나의 실린더형 스택 구조를 갖는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043290A KR100191464B1 (ko) | 1995-11-23 | 1995-11-23 | 반도체 장치의 커패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043290A KR100191464B1 (ko) | 1995-11-23 | 1995-11-23 | 반도체 장치의 커패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030678A KR970030678A (ko) | 1997-06-26 |
| KR100191464B1 true KR100191464B1 (ko) | 1999-06-15 |
Family
ID=19435423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043290A KR100191464B1 (ko) | 1995-11-23 | 1995-11-23 | 반도체 장치의 커패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100191464B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447263B1 (ko) * | 1999-12-30 | 2004-09-07 | 주식회사 하이닉스반도체 | 식각 폴리머를 이용한 반도체 소자의 제조방법 |
-
1995
- 1995-11-23 KR KR1019950043290A patent/KR100191464B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030678A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008121A (en) | Etching high aspect contact holes in solid state devices | |
| KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100191464B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| KR100349697B1 (ko) | 실릴레이션에 의한 패턴묘사를 이용한 반도체소자의 커패시터형성방법 | |
| US7651907B2 (en) | Method for fabricating semiconductor device | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100532944B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100315040B1 (ko) | 디램 소자의 캐패시터 형성방법 | |
| KR100265564B1 (ko) | 콘택홀 형성방법 | |
| KR100460719B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100607778B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100189969B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100876879B1 (ko) | 캐패시터의 스토리지 노드 형성방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| KR980011909A (ko) | 반도체 장치의 콘택 형성방법 | |
| KR19980045159A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR20040022077A (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR20040022079A (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR19990025239A (ko) | 이종 막질을 사용하는 반도체 장치의 미세 콘택홀 형성 방법 | |
| KR20030056901A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR19980043788A (ko) | 실린더형 캐패시터 제조방법 | |
| KR20040039776A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20020040270A (ko) | 반도체소자 콘택 식각 방법 | |
| KR20020055543A (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |