KR100280549B1 - 커패시터 제조방법 - Google Patents

Abstract

본 발명은 커패시터 제조방법에 관한 것으로, 종래 커패시터 제조방법은 커패시터의 하부전극위치를 설정하기 위해 산화막 패턴을 사용하고, 커패시터의 하부전극을 패터닝하기 위한 마스크로 산화막을 사용하여, 커패시터 하부전극을 형성한 후, 마스크인 산화막을 제거하는 과정에서, 상기 위치설정을 위한 산화막 패턴의 상부일부가 식각되어 반구형 그레인을 형성하는 과정에서 각 커패시터 하부전극이 전기적으로 접속되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 산화막 패턴을 형성하고, 그 산화막 패턴 및 기판의 상부전면에 커패시터 하부전극물질을 증착하는 커패시터 하부전극 위치 설정단계와; 상기 하부전극물질의 상부에 커패시터 하부전극의 패턴 형성을 위해 마스크 물질을 증착하고, 그 마스크 물질을 식각마스크로 하는 식각공정으로, 상기 커패시터 하부전극물질을 패터닝하여 커패시터 하부전극을 형성하는 커패시터 하부전극 형성단계와; 상기 마스크 물질을 제거한 후, 커패시터 하부전극의 상부에 반구형 그레인을 형성하고, 산화막을 제거하는 커패시터 하부전극 표면적 확장단계를 포함하는 커패시터 제조방법에 있어서, 상기 마스크 물질로 포토레지스트를 사용하여 그 커패시터 하부전극 패턴의 위치를 설정하는 산화막 패턴의 손실 없이 커패시터 하부전극을 형성하여, 이후의 공정에서 인접한 커패시터 하부전극이 반구형 그레인에 의해 서로 연결되는 것을 방지함으로써, 커패시터의 신뢰성을 향상시키는 효과가 있다.

Description

커패시터 제조방법{Manufacturing Method For Capacitor}

본 발명은 커패시터 제조방법에 관한 것으로, 특히 산화막인 실리콘 온 실리사이드를 사용하지 않고, 포토레지스트를 사용하여 커패시터 하부전극을 보호하여, 커패시터 하부전극에 반구형 그레인을 형성하는 과정에서 발생하는 인접한 커패시터간의 전기적 연결을 방지하는데 적당하도록 한 커패시터 제조방법에 관한 것이다.

일반적으로, 커패시터는 좁은 면적을 차지하면서, 큰 정전용량을 얻기 위해 그 하부전극의 표면적을 증가시키는 방법이 연구되고 있다. 이와 같은 하부전극의 표면적 증가방법은 그 구조 자체를 변경하거나, 반구형 그레인 등의 다른 형상을 그 하부전극에 형성하여 표면적을 실질적으로 증가시키는 방법이 있으며, 이와 같은 종래 커패시터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1d는 종래 커패시터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부전면에 산화막(TEOS,2)을 증착하고, 그 산화막(2)을 패터닝하여 상기 기판(1)의 상부일부를 노출시킨 다음, 그 노출된 기판(1)과 산화막(2)의 상부전면에 비정질실리콘(3)을 증착하는 단계(도1a)와;그 비정질실리콘(3)의 상부전면에 스핀 온 글라스(SOG, 4)를 증착하고, 건식식각하여 그 기판(1)의 상부에 직접 증착된 비정질실리콘(3)의 상부에만 상기 스핀 온 글라스(4)를 잔존시키는 단 계(도1b)와; 상기 비정질실리콘(3)을 에치백하여 그 하부의 산화막(2)을 노출시키고, 상기 잔존하는 스핀 온 글라스(4)를 식각하여 그 하부 및 측면에 잔존하는 비정질실리콘(3)을 노출시키는 단계(도1c)와; 상기 노출된 비정징실리콘(3)에 반구형 그레인(5)을 형성하고, 상기 노출된 산화막(2)을 제거하는 단계(도1d)를 포함하여 구성된다.

이하, 상기와 같이 구성된 종래 커패시터 제조방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부전면에 산화막(2)을 증착하고, 그 산화막(2)의 상부에 포토레지스트(도면미도시)를 도포하고, 노광 및 현상하여 상기 산화막(2)의 상부일부를 노출시키는 패턴을 형성한다.

그 다음, 상기 패턴이 형성된 포토레지스트를 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막(2)을 식각하여 그 하부의 기판(1)을 노출시킨다.

그 다음, 상기 포토레지스트를 제거하고, 상기 산화막(2)의 상부 및 측면과 기판(1)의 상부전면에 비정질실리콘(3)을 증착한다.

그 다음, 도1b에 도시한 바와 같이 상기 비정질실리콘(3)의 상부전면에 그 특성이 산화막인 스핀 온 글라스(4)를 도포하고, 그 스핀 온 글라스(4)를 건식식각하여 상기 산화막(2)의 상부에 증착된 비정질실리콘(3)의 상부에 위치하는 스핀 온 글라스(4)를 제거하고, 상기 기판(1)의 상부에 증착된 비정질실리콘(3)의 상부에 위치하는 스핀 온 글라스(4)를 잔존시킨다.

그 다음, 도1c에 도시한 바와 같이 상기 스핀 온 글라스(4)의 식각으로 노출 되는 비정질실리콘(3)을 평탄화하여 그 하부의 산화막(2)을 노출시킨다. 이때, 상기 스핀 온 글라스(4)가 잔존하는 기판(1)의 상부 및 산화막(2)의 측면에 위치하는 비정질실리콘(3)을 식각되지 않게 된다. 즉, 상기 스핀 온 글라스(4)를 식각방지막으로 사용하여 선택적으로 커패시터의 하부전극을 형성할 수 있게 된다.

그 다음, 상기 잔존하는 스핀 온 글라스(4)를 제거하여 그 하부의 커패시터 하부전극인 비정질 실리콘(3)을 노출시킨다. 이때, 상기 산화막인 스핀 온 글라스(4)를 제거하는 과정에서, 상기 노출되어 있는 산화막(2)의 상부일부도 식각되며, 이에 따라 상기 잔존하는 비정질실리콘(3)이 상기 산화막(2)의 상부면 위로 돌출되는 효과를 나타내게 된다.

그 다음, 도1d에 도시한 바와 같이 상기 커패시터 하부전극인 비정질실리콘(3)의 상부전면에 반구형 그레인(5)을 형성하고, 상기 산화막(2)을 제거하여, 상기 반구형 그레인(5)이 형성된 비정질실리콘(3)의 전면을 노출시킨다.

그러나, 이때 상기 비정질실리콘(3)이 산화막(2)의 상부면보다 돌출되게 형성되어 반구형 그레인의 형성과정에서, 산화막(2)과 접한 비정질실리콘(3)의 외측면에도 반구형 그레인이 형성되며, 이는 산화막(2)의 상부면을 통해 이웃한 커패시터 하부전극의 반구형 그레인과 연결될 수 있으며, 이는 각 커패시터 하부전극이 전기적으로 접속되는 결과를 초래하게 된다.

상기한 바와 같이 종래 커패시터 제조방법은 제 1산화막을 패터닝하여 커패시터 하부전극의 위치를 설정하고, 커패시터 하부전극물질을 형성한 후 커패시터 하부전극의 형태를 패터닝하기 위해 제 2산화막을 형성하고, 커패시터 하부전극을 형성한 후 커패시터 하부전극의 상부에 위치하는 상기 제 2산화막을 제거하는 과정에서 상기 제 1산화막의 상부일부도 식각되어, 상기 커패시터 하부전극이 제 1산화막의 상부측으로 돌출됨으로써, 반구형 그레인을 형성하는 과정에서 각 커패시터 하부전극이 전기적으로 접속될 가능성이 있으며, 이에 따라 소자의 신뢰성이 저하되는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 커패시터 하부전극을 제 1산화막의 상부측으로 돌출 시키지 않음으로써, 커패시터 하부전극이 반구형 그레인에 의해 서로 전기적으로 연결되는 것을 방지할 수 있는 커패시터 제조방법을 제공함에 그 목적이 있다.

도1a 내지 도1d는 종래 커패시터 제조공정 수순단면도.

도2a 내지 도2d는 본 발명 커패시터 제조공정 수순단면도.

상기와 같은 목적은 기판의 상부에 산화막 패턴을 형성하고, 그 산화막 패턴 및 기판의 상부전면에 커패시터 하부전극물질을 증착하는 커패시터 하부전극 위치 설정단계와; 상기 하부전극물질의 상부에 커패시터 하부전극의 패턴 형성을 위해 마스크 물질을 증착하고, 그 마스크 물질을 식각마스크로 하는 식각공정으로, 상기 커패시터 하부전극물질을 패터닝하여 커패시터 하부전극을 형성하는 커패시터 하부전극 형성단계와; 상기 마스크 물질을 제거한 후, 커패시터 하부전극의 상부에 반구형 그레인을 형성하고, 산화막을 제거하는 커패시터 하부전극 표면적 확장단계를 포함하는 커패시터 제조방법에 있어서, 상기 마스크 물질로 포토레지스트를 사용하여 상기 산화막의 손실 없이 마스크인 포토레지스트를 용이하게 제거함으로써, 달 성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2d는 본 발명 커패시터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착하고, 패터닝하여 상기 기판(1)의 일부영역을 노출시키고, 그 노출된 기판(1)과 산화막(2)의 상부전면에 비정질실리콘(3)을 증착하는 단계(도2a)와; 그 비정질실리콘(3)의 상부전면에 포토레지스트(PR)를 증착하고 현상하여 상기 기판(1)의 상부에 직접 증착된 비정질실리콘(3)의 상부에만 상기 포토레지스트(PR)를 잔존시키는 단계(도2b)와; 상기 비정질실리콘(3)을 에치백하여 그 하부의 산화막(2)을 노출시키고, 상기 잔존하는 포토레지스트(PR)를 제거하여 그 하부 및 측면에 잔존하는 비정질실리콘(3)을 노출시키는 단계(도2c)와; 상기 노출된 비정징실리콘(3)에 반구형 그레인(5)을 형성하고, 상기 노출된 산화막(2)을 제거하는 단계(도2d)를 포함하여 구성된다.

이하, 상기와 같이 구성된 본 발명 커패시터 제조방법을 좀 더 상세히 설명하면 다음과 같다.

먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착한 후, 그 산화막(2)의 상부전면에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 상기 산화막(2)의 일부영역을 노출시키는 패턴을 형성한다.

그 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막(2)을 식각하여 그 하부의 기판(1)을 노출시킨다.

그 다음, 상기 포토레지스트 패턴을 제거하여 산화막(2)을 노출시킨 후, 노 출된 기판(1) 및 산화막(2)의 상부전면에 비정질실리콘(3)을 증착한다.

그 다음, 도2b에 도시한 바와 같이 상기 비정질실리콘(3)의 상부전면에 포토레지스트(PR)를 증착하고 현상하여 상기 기판(1)의 상부에 직접 증착된 비정질실리콘(3)의 상부에만 상기 포토레지스트(PR)를 잔존시킨다.

그 다음, 도2c에 도시한 바와 같이 상기 비정질실리콘(3)을 에치백하여 그 하부의 산화막(2)을 노출시키고, 상기 잔존하는 포토레지스트(PR)를 제거하여 그 하부 및 측면에 잔존하는 비정질실리콘(3)을 노출시킨다. 이와 같은 과정으로, 상기 산화막(2) 패턴에 의해 정의되는 영역에 커패시터의 하부전극을 형성하며, 종래와는 다르게 그 커패시터의 하부전극인 비정질 실리콘(3)을 패터닝하는 마스크로 포토레지스트(PR)를 사용함으로써, 상기 포토레지스트(PR)의 제거과정에서 산화막(2)의 상부면이 식각되는 일은 없으므로, 상기 비정질실리콘(3)인 커패시터 하부전극의 상부가 산화막(2)의 위로 돌출되는 일을 방지하게 된다.

그 다음, 도2d에 도시한 바와 같이 상기 노출된 비정징실리콘(3)에 반구형 그레인(5)을 형성한다. 이와 같이 형성하는 반구형 그레인(5)은 커패시터 하부전극의 외측에 산화막(2)이 형성되어 있으므로, 상기 커패시터 하부전극의 내측에만 형성이 되며, 이에 따라 상기 내측면에 형성되는 하고, 상기 노출된 산화막(2)을 제거한다.

이후의 공정에서, 상기 반구형 그레인(5)의 형성으로 표면적이 증가한 커패시터 하부전극의 상부에 유전막과 상부전극을 순차적으로 형성하여 커패시터 제조를 완료하게 된다.

상기한 바와 같이 본 발명은 커패시터 하부전극 패턴 형성을 위한 마스크로 포토레지스트를 사용하여 그 커패시터 하부전극 패턴의 위치를 설정하는 산화막 패턴의 손실 없이 커패시터 하부전극을 형성하여, 이후의 공정에서 인접한 커패시터 하부전극이 반구형 그레인에 의해 서로 연결되는 것을 방지함으로써, 커패시터의 신뢰성을 향상시키는 효과가 있다.

Claims (1)

1. 기판의 상부에 산화막 패턴을 형성하고, 그 산화막 패턴 및 기판의 상부전면에 커패시터 하부전극물질을 증착하는 커패시터 하부전극 위치 설정단계와; 상기 하부전극물질의 상부에 커패시터 하부전극의 패턴 형성을 위해 마스크 물질을 증착하고, 그 마스크 물질을 식각마스크로 하는 식각공정으로, 상기 커패시터 하부전극물질을 패터닝하여 커패시터 하부전극을 형성하는 커패시터 하부전극 형성단계와; 상기 마스크 물질을 제거한 후, 커패시터 하부전극의 상부에 반구형 그레인을 형성하고, 산화막을 제거하는 커패시터 하부전극 표면적 확장단계를 포함하는 커패시터 제조방법에 있어서, 상기 마스크 물질은 포토레지스트인 것을 특징으로 하는 커패시터 제조방법.