KR100379337B1

KR100379337B1 - 디램 제조방법

Info

Publication number: KR100379337B1
Application number: KR10-2000-0077007A
Authority: KR
Inventors: 이진호
Original assignee: 주식회사 하이닉스반도체
Priority date: 2000-12-15
Filing date: 2000-12-15
Publication date: 2003-04-10
Also published as: KR20020046698A

Abstract

본 발명은 디램 제조방법에 관한 것으로, 종래 디램 제조방법은 더미 커패시터를 제조하는 과정에서 그 더미 커패시터의 하부전극이 쓰러지는 현상이 발생할 수 있으며, 이에 따라 실제 커패시터에 전기적으로 연결되어 쇼트가 발생하는 등, 디램의 수율을 저하시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 비정질실리콘을 식각마스크로 사용하는 식각공정으로 도전성막을 패터닝하여 커패시터 하부전극과, 더미 커패시터 하부전극을 형성하는 단계와; 상기 구조의 상부전면에 포토레지스트를 도포하고 노광 및 현상하여 상기 커패시터 하부전극 내에 위치하는 비정질 실리콘을 노출시키는 패턴을 형성한 후, 그 노출된 비정질실리콘식각하는 단계를 포함하여 더미 커패시터의 하부전극 내에 커패시터 하부전극을 형성하기 위해 사용하는 비정질실리콘을 잔존시킴으로써, 그 더미 커패시터 하부전극의 쓰러짐 현상을 방지하여 디램의 수율을 향상시키는 효과가 있다.

Description

디램 제조방법{MANUFACTURING METHOD FOR DRAM}

본 발명은 디램 제조방법에 관한 것으로, 특히 디램의 셀영역과 주변회로영역의 경계에 위치하는 더미 커패시터 하부전극의 내에 비정질실리콘을 위치시켜 공정시 그 더미 커패시터의 쓰러짐 현상을 방지할 수 있는 디램 제조방법에 관한 것이다.

도1a 내지 도1e는 종래 디램 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여 메모리셀이 형성될 셀영역(10)과 메모리셀을 구동하는 주변회로를 형성할 주변회로영역(20)을 구분하고, 셀영역(10)에 셀트랜지스터(3)와 주변회로영역(20)에 요구되는 트랜지스터(4)를 형성하는 단계(도1a)와; 상기 구조의 상부전면에 절연막(5)을 증착하고, 셀영역(10)에 비트라인(6)과 주변회로영역(20)에 배선(7)을 형성한 후, 절연막(8)을 증착하고, 그 절연막(8)을 통해 상기 셀트랜지스터(3)의 드레인에 접속되는 커패시터 플러그(9)를 형성하는 단계(도1b)와; 상기 구조의 상부전면에 식각방지막(11)과 산화막(12)을 증착하고, 상기 산화막(12)과 식각방지막(11)의 일부를 식각하여 상기 커패시터 플러그(9)와 그 주변부의 절연막(8)을 소정면적으로 노출시킴과 아울러 상기 주변회로영역(20)과 셀영역(10)의 사이에 위치하는 산화막(12)과 식각방지막(11)을 제거하여 더미 커패시터영역을 형성한 후, 도전성막(13)을 증착하는 단계(도1c)와; 상기 구조의 상부전면에 비정질실리콘(14)을 증착하고, 평탄화하여 상기 산화막(12)의 식각영역에 비정질실리콘(14)을 잔존시킨 후, 노출되는 도전성막(13)을 제거하여 커패시터의 하부전극(15)을 형성함과 아울러 더미 커패시터의 하부전극(16)을 형성하는 단계(도1d)와; 상기 비정질실리콘(14)을 모두 제거한 후, 커패시터 하부전극(15)과 더미 커패시터의 하부전극(16)의 상부에 유전막(17)을 형성하고, 그 상부에 상부전극(18)을 형성하는 단계(도1e)로 이루어진다.

이하, 상기와 같이 구성된 종래 디램 제조방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 기판(1)의 일부에 필드산화막(2)을 형성하여 메모리셀이 형성될 셀영역(10)과 메모리셀을 구동하는 주변회로를 형성할 주변회로영역(20)을 구분한다.

그 다음, 상기 셀영역(10)에 셀트랜지스터(3)와 주변회로영역(20)에 트랜지스터(4) 등의 반도체 소자를 동시에 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부전면에 절연막(5)을 증착하고, 그 절연막(5)에 콘택홀을 형성하여 상기 셀영역(10)에 형성된 셀트랜지스터(3)의 공통소스와 주변회로영역에 형성한 트랜지스터(4)의 특정영역을 노출시킨다.

그 다음, 금속공정을 통해 상기 셀트랜지스터(3)의 공통소스에 접하는 비트라인(6)을 형성함과 아울러 모스 트랜지스터(4)의 특정영역에 접하는 배선(7)을 형성한다.

그 다음, 상기 구조의 상부전면에 절연막(8)을 증착하고, 그 절연막(8)과 절연막(5)에 콘택홀을 형성하여 셀트랜지스터(3)의 드레인을 노출시킨 다음, 다시 금속공정을 통해 커패시터 플러그(9)를 형성한다.

그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부전면에 식각방지막(11)과 산화막(12)을 증착하고, 사진식각공정을 통해 상기 산화막(12)과 식각방지막(11)의 일부를 식각하여 상기 커패시터 플러그(9)와 그 주변부의 절연막(8)을 소정면적으로 노출시킴과 아울러 상기 주변회로영역(20)과 셀영역(10)의 사이에 위치하는 산화막(12)과 식각방지막(11)을 제거하여 더미 커패시터영역을 형성한다.

이때, 더미 커패시터영역은 평탄화 공정등에서 그 균일성을 보장하기 위해 커패시터의 하부전극과 동일한 패턴으로 형성한다.

그 다음, 상기 구조의 상부전면에 도전성막(13)을 증착한다.

그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부전면에 비정질실리콘(14)을 증착하고, 평탄화하여 상기 산화막(12)의 식각영역에 비정질실리콘(14)을 잔존시킨다.

그 다음, 상기 평탄화공정으로 노출되는 도전성막(13)을 제거하여 커패시터의 하부전극(15)을 형성함과 아울러 더미 커패시터의 하부전극(16)을 형성한다.

그 다음, 도1e에 도시한 바와 같이 상기 비정질실리콘(14)을 모두 제거하여 상기 커패시터 하부전극(15)과 더미 커패시터의 하부전극(16)을 노출시킨다.

그 다음, 상기 구조의 상부에 유전막(17)을 형성하고, 그 상부에 상부전극(18)을 형성하여 커패시터를 제조한다.

상기한 바와 같이 종래 디램 제조방법은 더미 커패시터를 제조하는 과정에서 그 더미 커패시터의 하부전극이 쓰러지는 현상이 발생할 수 있으며, 이에 따라 실제 커패시터에 전기적으로 연결되어 쇼트가 발생하는 등, 디램의 수율을 저하시키는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 공정중에 더미 커패시터의 하부전극이 쓰러지는 것을 방지할 수 있는 디램 제조방법을 제공함에 그 목적이 있다.

도1a 내지 도1e는 종래 디램의 제조공정 수순단면도.

도2a 내지 도2f는 본 발명 디램의 제조공정 수순단면도.

*도면의 주요 부분에 대한 부호의 설명*

1:기판 2:필드산화막

3:셀트랜지스터 4:트랜지스터

5,8:절연막 6:비트라인

7:배선 9:플러그

10:셀영역 11:식각방지막

12:산화막 13:도전성막

14:비정질실리콘 15:커패시터 하부전극

16:더미 커패시터 하부전극 17:유전막

18:상부전극

상기와 같은 목적은 기판을 셀영역과 주변회로영역으로 구분하고, 셀영역에 셀트랜지스터와 비트라인을 형성함과 아울러 상기 주변회로영역에 주변회로를 구성하는 소자 및 배선을 형성하는 단계와; 상기 구조의 상부전면에 산화막을 증착하고, 그 산화막의 일부를 제거하여 커패시터 하부전극이 형성될 위치와 더미 커패시터 하부전극이 형성될 위치를 설정하는 단계와; 상기 구조의 상부전면에 도전성막을 증착하고, 그 상부에 비정질실리콘을 증착한 후, 평탄화하여 상기 산화막의 식각되지 않은 영역상에 위치하는 도전성막을 노출시키는 단계와; 상기 노출된 도전성막을 식각하여 커패시터 하부전극과, 더미 커패시터 하부전극을 형성하는 단계와; 상기 구조의 상부전면에 포토레지스트를 도포하고 노광 및 현상하여 상기 더미 커패시터 하부전극과 주변회로영역상의 산화막 상부에 위치하는 패턴을 형성하고, 셀영역에서 노출된 비정질실리콘과 산화막을 식각하는 단계와; 상기 커패시터 하부전극의 상부에 유전막을 도포하고, 커패시터 상부전극을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2f는 본 발명 디램 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여 메모리셀이 형성될 셀영역(10)과 메모리셀을 구동하는 주변회로를 형성할 주변회로영역(20)을 구분하고, 셀영역(10)에 셀트랜지스터(3)와 주변회로영역(20)에 요구되는 트랜지스터(4)를 형성하는 단계(도2a)와; 상기 구조의 상부전면에 절연막(5)을 증착하고, 셀영역(10)에 비트라인(6)과 주변회로영역(20)에 배선(7)을 형성한 후, 절연막(8)을 증착하고, 그 절연막(8)을 통해 상기 셀트랜지스터(3)의 드레인에 접속되는 커패시터 플러그(9)를 형성하는 단계(도2b)와; 상기 구조의 상부전면에 식각방지막(11)과 산화막(12)을 증착하고, 상기 산화막(12)과 식각방지막(11)의 일부를 식각하여 상기 커패시터 플러그(9)와 그 주변부의 절연막(8)을 소정면적으로 노출시킴과 아울러 상기 주변회로영역(20)과 셀영역(10)의 사이에 위치하는 산화막(12)과 식각방지막(11)을 제거하여 더미 커패시터영역을 형성한 후, 도전성막(13)을 증착하는 단계(도2c)와; 상기 구조의 상부전면에 비정질실리콘(14)을 증착하고, 평탄화하여 상기 산화막(12)의 식각영역에 비정질실리콘(14)을 잔존시킨 후, 노출되는 도전성막(13)을 제거하여 커패시터의 하부전극(15)을 형성함과 아울러 더미 커패시터의 하부전극(16)을 형성하는 단계(도2d)와; 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 커패시터 하부전극(15)의 사이에 위치하는 비정질실리콘(14)을 선택적으로 노출시키는 패턴을 형성한 후, 상기 노출된 비정질실리콘(14)을 모두 제거하여, 상기 더미 커패시터 하부전극(16)의 사이에만 비정질실리콘(14)을 잔존시키는 단계(도2e)와; 상기 포토레지스트(PR)를 제거하고, 커패시터 하부전극(15)과 더미 커패시터의 하부전극(16)의 상부에 유전막(17)을 형성하고, 그 상부에 상부전극(18)을 형성하는 단계(도2f)로 이루어진다.

이하, 상기와 같이 구성된 본 발명 디램 제조방법을 좀 더 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 기판(1)의 일부에 필드산화막(2)을 형성하여 메모리셀이 형성될 셀영역(10)과 메모리셀을 구동하는 주변회로를 형성할 주변회로영역(20)을 구분한다.

그 다음, 도2b에 도시한 바와 같이 상기 구조의 상부전면에 절연막(5)을 증착하고, 그 절연막(5)에 콘택홀을 형성하여 상기 셀영역(10)에 형성된 셀트랜지스터(3)의 공통소스와 주변회로영역에 형성한 트랜지스터(4)의 특정영역을 노출시킨다.

그 다음, 도2c에 도시한 바와 같이 상기 구조의 상부전면에 식각방지막(11)과 산화막(12)을 증착하고, 사진식각공정을 통해 상기 산화막(12)과 식각방지막(11)의 일부를 식각하여 상기 커패시터 플러그(9)와 그 주변부의 절연막(8)을 소정면적으로 노출시킴과 아울러 상기 주변회로영역(20)과 셀영역(10)의 사이에 위치하는 산화막(12)과 식각방지막(11)을 제거하여 더미 커패시터영역을 형성한다.

그 다음, 상기 구조의 상부전면에 도전성막(13)을 증착한다.

그 다음, 도2d에 도시한 바와 같이 상기 구조의 상부전면에 비정질실리콘(14)을 증착하고, 평탄화하여 상기 산화막(12)의 식각영역에 비정질실리콘(14)을 잔존시킨다.

그 다음, 도2e에 도시한 바와 같이 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 커패시터 하부전극(15)의 사이에 위치하는 비정질실리콘(14)을 노출시키는 패턴을 형성한다.

그 다음, 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 비정질실리콘(14)을 제거하여, 상기 더미 커패시터 하부전극(16)의 사이에 위치하는 비정질실리콘(14)을 잔존시킨다.

이와 같이 더미 커패시터 하부전극(16)의 내에 비정질실리콘을 잔존시킴으로써, 이후의 공정에서도 상기 더미 커패시터 하부전극(16)이 쓰러지는 현상을 방지할 수 있게 된다.

그 다음, 도2f에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 모두 제거하여 상기 커패시터 하부전극(15)과 더미 커패시터의 하부전극(16)을 노출시킨다.

상기한 바와 같이 본 발명 디램 제조방법은 더미 커패시터의 하부전극 내에 커패시터 하부전극을 형성하기 위해 사용하는 비정질실리콘을 잔존시킴으로써, 그 더미 커패시터 하부전극의 쓰러짐 현상을 방지하여 디램의 수율을 향상시키는 효과가 있다.

Claims

기판을 셀영역과 주변회로영역으로 구분하고, 셀영역에 셀트랜지스터와 비트라인을 형성함과 아울러 상기 주변회로영역에 주변회로를 구성하는 소자 및 배선을 형성하는 단계와; 상기 구조의 상부전면에 산화막을 증착하고, 그 산화막의 일부를 제거하여 커패시터 하부전극이 형성될 위치와 더미 커패시터 하부전극이 형성될 위치를 설정하는 단계와; 상기 구조의 상부전면에 도전성막을 증착하고, 그 상부에 비정질실리콘을 증착한 후, 평탄화하여 상기 산화막의 식각되지 않은 영역상에 위치하는 도전성막을 노출시키는 단계와; 상기 노출된 도전성막을 식각하여 커패시터 하부전극과, 더미 커패시터 하부전극을 형성하는 단계와; 상기 구조의 상부전면에 포토레지스트를 도포하고 노광 및 현상하여 상기 더미 커패시터 하부전극과 주변회로영역상의 산화막 상부에 위치하는 패턴을 형성하고, 셀영역에서 노출된 비정질실리콘과 산화막을 식각하는 단계와; 상기 커패시터 하부전극의 상부에 유전막을 도포하고, 커패시터 상부전극을 형성하는 단계를 포함하여 된 것을 특징으로 하는 디램 제조방법.