KR950013385B1 - 고집적 소자용 콘택형성방법 - Google Patents
고집적 소자용 콘택형성방법 Download PDFInfo
- Publication number
- KR950013385B1 KR950013385B1 KR1019910025621A KR910025621A KR950013385B1 KR 950013385 B1 KR950013385 B1 KR 950013385B1 KR 1019910025621 A KR1019910025621 A KR 1019910025621A KR 910025621 A KR910025621 A KR 910025621A KR 950013385 B1 KR950013385 B1 KR 950013385B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- forming
- pattern
- polyimide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Abstract
내용 없음.
Description
제 1 도 내지 제 6 도는 본 발명의 콘택형성방법을 적용하는 DRAM셀을 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2A 및 2B : 소오스 및 드레인
3 : 소자분리 산화막 4 : 게이트 산화막
5 : 게이트전극 6 : 게이트전극 마스크 옥사이드
7 : 제 1 절연층 7A : 제 1 절연층 스페이서
8 : 폴리이미드 9 : 제 2 절연층
10 : 폴리실리콘층 10A : 폴리실리콘 패드
12A : 비트라인 13 : 제 3 절연층
14 : 제 4 절연층 15 : 전하저장 전극용 도전층
본 발명은 반도체 제조공정의 고집적 소자용 콘택제조방법에 관한 것으로, 특히 64M DRAM급 이상의 DLRAM 뿐만 아니라 SRAM, ASIC 등의 고집적 소자용 콘택 형성 방법에 관한 것이다.
디바이스의 집적도가 높아질수록 셀면적이 감소하게 되며 64M DRAM급 이상의 고집적 디바이스에서 셀면적을 축소시키기 위해서는 디자인룰 감소에 따라 워드라인과 비트라인의 간격이 너무적어 라인사이에 콘택을 다이렉트로 형성하기가 쉽지 않다. 그래서 대부분 회사에서는 자기정렬 콘택방법을 사용하고 있으나 콘택 식각때 에스펙트비(Aspect Ratio)가 아주 커서 식각공정의 어려움, 워드라인과 비트라인의 쇼트, 워드라인 또는 비트라인과 전하저장용 전극과의 쇼트, 단차에 의한 배선 라인의 단락 또는 저항의 증가 등의 문제 때문에 실제 공정마진이 매우적다.
본 발명은 상기의 문제점을 해결하기 위하여, 워드라인과 워드라인사이의 콘택홈에 자기정렬된 콘택패드를 형성하고, 소자분리산화막 상부의 요홈에는 SOG층(Spin on Glass Layer) 또는 평탄화용 옥사이드를 형성하는 고집적 소자용 콘택형성 방법을 제공하는데 그 목적이 있다.
본 발명에 의하면, 실리콘 기판 상부에 소자분리 산화막, 게이트전극, 소오스 및 드레인으로 구비되는 MOSFET를 형성하고, 전체구조 상부에 제 1 절연층을 형성하는 단계와, 상기 옥사이드 상부에 감광성 폴리이미드를 평탄하게 도포한 다음, 노광 및 형상공정으로 소오스 및 드레인의 콘택영역 상부에만 폴리이미드 패턴을 형성한는 단계와, 상기 폴리이미드 패턴을 포함하는 전체구조 사웁에 제 2 절연층을 두껍게 형성 한 후 에치백공정으로 상기 폴리이미드 패턴 최상부면이 노출되기까지 제거하여 제 2 절연층 패턴을 평탄하게 형성하는 단계와, 노출된 폴리이미드 패턴을 플라즈마 식각으로 제거하고, 노출되는 하부에 제 1 절연층을 블렌켓 식각하여 하부의 콘택영역을 노출시키고 동시에 게이트전극 측벽에 스페이서를 형성하는 단계와, 전체구조 상부에 폴리실리층을 두껍게 증착하고 에치백 공정으로 상기 제 2 절연층 패턴 외상부까지 식각하여 하부드레인 및 소오스에 접속된 폴리실리콘 패들 형성하는 단계와, 상기 폴리실리콘 패드를 포함한 전체 구조 상부에 제 3 절연층을 도포하고 예정된 콘택영역의 제 3 절연층을 제거하여 폴리실리콘 패드를 노출시킨 다음, 도전층을 증착하는 단계로 이루어져 상부의 도전층을 폴리실리콘 패드를 통하여 소오스 또는 드레인에 콘택하는 것을 특징으로 한다.
이하 본 발명을 첨부한 도면을 통하여 상세히 설명하기로 한다.
제 1 도는 공지의 기술로서 실리콘 기판(1)에 소자분리 산화막(3), 게이트 산화막(4), 소오스 및 드레인(2A 및 2B), 게이트전극(5), 게이트전극 마스크 옥사이드(6)를 형성한 다음, 전체구조 상부에 제 1 절연층(7) 예를들어 옥사이드 층을 형성한 상태의 단면도이다.
제 2 도는 노출된 구조의 상부에 감괌성 폴리이미드(8) (혹은 포토레지스트)를 도포한 후 노광 및 현상공정으로 소정의 폴리이미드(8)를 제거하되, 비트라인 콘택 영역과 전하저장용 전극의 콘택영역에 폴리이미드(8) (혹은 Photo-Resist)는 남겨서 폴리이미드 패턴(8A)을 형성한 상태의 단면도이다.
제 3 도는 전체구조 상부에 제 2 절연층(9) 예를들어 LTO(Low Temperature Oxide), PECVD 옥사이드층, SOG층, 오존 TEOS층, 오존 BPSG층 또는 PETEOS층을 충분히 두껍게 형성한 후, 에치백 공정으로 상기 폴리이미드 패턴(8A) 최상부면이 노출되기까지 제거하여 제 2 절연층 패턴(9A)이 평탄하게 형성된 상태의 단면도이다.
제 4 도는 비트라인 콘택 영역과 전하저장 전극용 콘택영역인 드레인 및 소오스(2A 및 2B) 상부에 남아있는 폴리이미드 패턴(8A)을 플라즈마 식각으로 제거하고 노출되는 제 1 절연층(7)을 식각하여 게이트전극(5) 측벽에 제 1 절연층스페이서(7A)를 형성한 다음, 폴리실리콘층(10)을 두껍게 증착한 상태의 단면도이다.
제 5 도는 두껍게 증착된 폴리실리콘층(10)을 에치백 공정으로 상기 제 2 절연층(9) 최상부면까지 제거하여 드레인 및 소오스(2A 및 2B)에 접속된 각각의 폴리실리콘 패드(10A)를 형성한 다음, 그 상부에 절연층(11)을 도포한 뒤 비트라인 콘택마스크 공정으로 드레인(2A)에 접속된 콘택패드(10A)를 노출시키고, 상부의 제 3 절연층(11)를 제거하여 콘택패드(10A)를 노출시키고, 그 상부에 도전층(12) 예를들어 폴리사이드를 형성하고, 그 상부에 마스크용 절연층(13) 예를들어 옥사이드를 적층한 다음, 비트라인 마스크 공정으로 비트라인(12A)과 비트라인 마스크용 옥사이드 패턴(13A)을 형성하고, 전체구조 상부에 제 3 절연층(14)을 형성한 상태의 단면도이다.
제 6 도는 상기 제 4 절연층(14)을 블랜켓 식각하여 비트라인(12A) 측벽에 스페이서(14A)를 형성하고, 이때 드레인(2B)에 접속된 폴리실리콘 패드(10A)가 노출되도록 오버식각한 다음, 전하저장용 전극도전층(15)을 증착한 상태의 단면도이다. 이후 공정은 공지된 기술로 전하저장전극, 유전체, 플레이트 전극을 형성하는 단계로 연결된다.
상기한 바와같이 본 발명은 비교적 간단한 공정으로 고집적 소자의 콘택영역에 상부도전층을 쉽게 콘택할 수 있으므로 반도체 소자의 생산성을 향상시킬 수 있다. 또한, 콘택영역 주변에서 발생하던 문제점을 해결 할 수 있으므로 소자의 신뢰성을 향상시킬 수 있다.
Claims (5)
- 반도체 소자 제조방법에 있어서, 실리콘 기판 상부에 소자분리 산화막, 게이트전극, 소오스 및 드레인으로 구비되는 MOSFET를 형성하고, 전체구조 상부 제 1 절연층을 형성하는 단계와, 상기 옥사이드 상부에 감광성 폴리이미드를 평탄하게 도포한 다음, 노광 및 형성공정으로 소오스 및 드레인의 콘택영역 상부에만 폴리이미드 패턴을 형성하는 단계와, 상기 폴리이미드 패턴을 포함하는 전체구조 상부에 제 2 절연층을 두껍게 형성한 후 에치백공정으로 상기 폴리이미드 패턴 최상부면이 노출되기까지 제거하여 제 2 절연층 패턴을 평탄하게 형성하는 단계와, 노출된 폴리이미드 패턴을 플라즈마 식각으로 제거하고, 노출되는 하부의 제 1 절연층을 블렌켓 식각하여 하부의 콘택영역을 노출시키고 동시에 게이트전극 측벽에 스페이서를 형성하는 단계와, 전체구조 상부에 폴리실리콘층을 두껍게 증착하고 에치백 공정으로 상기 제 2 절연층 패턴 외상부까지 식각하여 하부드레인 및 소오스에 접속된 폴리실리콘 패드를 형성하는 단계와, 상기 폴리실리콘 패드를 포함한 전체구조 상부에 제 3 절연층을 도포하고 예정된 콘택영역의 제 3 절연층을 제거하여 폴리실리콘 패드를 노출시킨 다음, 도전층을 증착하는 단계로 이루어져 상부의 도전층을 폴리실리콘 패드를 통하여 소오스 또는 드레인에 콘택하는 것을 특징으로 하는 고집적 소자용 콘택형성방법.
- 제 1 항에 있어서, 상기 제 1 절연층은 옥사이드층으로 형성하는 것을 특징으로 하는 고집적 소자용 콘택형성방법.
- 제 1 항에 있어서, 상기 감광성 폴리이미드 대신에 포토레지스트를 형성하는 것을 특징으로 하는 고집적 소자용 콘택형성방법.
- 제 1 항에 있어서, 상기 제 2 절연층은 LTO층, PECVD 옥사이드층, 오존 TEOS층, 오존 BPSG층, 또는 PETEOS층으로 형성하는 것을 특징으로 하는 고집적 소자용 콘택형성방법.
- 제 1 항에 있어서, 상기 폴리실리콘 패드 상부면에 콘택되는 도전층은 비트라인 또는 전하저장전극용 도전층으로 형성하는 것을 특징으로 하는 고집적 소자용 콘택형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025621A KR950013385B1 (ko) | 1991-12-31 | 1991-12-31 | 고집적 소자용 콘택형성방법 |
| US07/989,196 US5296400A (en) | 1991-12-14 | 1992-12-11 | Method of manufacturing a contact of a highly integrated semiconductor device |
| JP4333052A JPH07105442B2 (ja) | 1991-12-14 | 1992-12-14 | 高集積半導体装置のコンタクトの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025621A KR950013385B1 (ko) | 1991-12-31 | 1991-12-31 | 고집적 소자용 콘택형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014951A KR930014951A (ko) | 1993-07-23 |
| KR950013385B1 true KR950013385B1 (ko) | 1995-11-02 |
Family
ID=19327104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025621A KR950013385B1 (ko) | 1991-12-14 | 1991-12-31 | 고집적 소자용 콘택형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950013385B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367402B1 (ko) * | 1998-12-31 | 2003-04-21 | 주식회사 하이닉스반도체 | 반도체장치의데이터전송라인형성방법 |
-
1991
- 1991-12-31 KR KR1019910025621A patent/KR950013385B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014951A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000660B1 (ko) | 고집적 소자용 미세콘택 형성방법 | |
| JPH0669352A (ja) | 高集積半導体装置のコンタクトの製造方法 | |
| JP2575002B2 (ja) | 半導体装置及びその製造方法 | |
| KR20020021816A (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR0183764B1 (ko) | 랜딩 패드 형성방법 | |
| KR950013385B1 (ko) | 고집적 소자용 콘택형성방법 | |
| KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100319166B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR0165459B1 (ko) | 게이트전극을 함몰시킨 소자분리막 및 그 제조방법 | |
| KR100546122B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR950012033B1 (ko) | 고집적 소자의 콘택제조방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR0138292B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR930010082B1 (ko) | 고집적 소자용 콘택제조방법 | |
| KR100546143B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR20010008839A (ko) | 반도체 장치의 셀프-얼라인 콘택 형성방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR20020046698A (ko) | 디램 제조방법 | |
| KR0167604B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20020002172A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970000221B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR960009195A (ko) | 반도체장치 및 그의 제조방법 | |
| KR100413042B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR0166029B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |