JP4046436B2 - 半導体装置のコンタクト形成方法 - Google Patents
半導体装置のコンタクト形成方法 Download PDFInfo
- Publication number
- JP4046436B2 JP4046436B2 JP09535199A JP9535199A JP4046436B2 JP 4046436 B2 JP4046436 B2 JP 4046436B2 JP 09535199 A JP09535199 A JP 09535199A JP 9535199 A JP9535199 A JP 9535199A JP 4046436 B2 JP4046436 B2 JP 4046436B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- opening
- contact
- semiconductor device
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 230000015572 biosynthetic process Effects 0.000 title claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920000642 polymer Polymers 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置のコンタクト(contact)形成方法に係り、より具体的には半導体メモリ装置のストレージノード(storage node)形成方法に関するものである。
【0002】
【従来の技術】
図1及び図2は、従来の半導体装置のコンタクト形成方法を工程順に示した図である。図1を参照すると、半導体メモリ装置のストレージノード形成方法は、先ず半導体基板2にソース/ドレーン領域(図示せず)及びゲート電極層(図示せず)を含むセルトランジスタ(cell transistors)(図示せず)が形成される。
【0003】
トランジスタを含んで半導体基板2上に層間絶縁膜4が形成される。層間絶縁膜4上にコンタクト形成領域を定義してフォトレジスト膜パターン6が形成される。フォトレジスト膜パターン6はオープニング(opening)6aを有するように形成される。フォトレジスト膜パターン6をマスクとして使用してソース/ドレーン領域の一部が露出される時まで絶縁膜4がエッチングされる。これにより、図2に示されたように、ストレージノードと半導体基板2とを電気的に接続するためのオープニング即ち、コンタクトホール(contact hole)4aが形成される。
【0004】
絶縁膜4のエッチングは異方性エッチング工程で遂行される。しかし、フォトリソグラフィ(photolithography)工程の限界により、0.2μm以下の直径を有するコンタクトホール形成はフォト工程だけでは難しい。又、コンタクトホール4aが形成される層間絶縁膜4の厚さが厚くなる場合、フォトレジスト膜の浸食(erosion)によりフォトレジスト膜パターン6が有するオープニング6aよりコンタクトホール4aの上部直径が付加的に大きくなる問題が発生される。これにより、ストレージノード形成のためのフォト工程時コンタクトホール4aとストレージノードとの間のオーバーラップマージン(overlap margin)が縮む問題が発生される。
【0005】
【発明が解決しようとする課題】
本発明の目的は、フォトレジスト膜パターンにより定義されたオープニングより相対的に小さい直径のコンタクトホールが形成できる半導体装置のコンタクト形成方法を提供することにある。
本発明の他の目的は、コンタクトホールとコンタクトノードとの間のオーバーラップマージンを増加させ得る半導体装置のコンタクト形成方法を提供することにある。
【0006】
【課題を解決するための手段】
前述した目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、半導体基板上に絶縁層を形成する段階と、絶縁層上に絶縁層とエッチング選択比を有する第1物質層及び第2物質層を順次に形成する段階と、第2物質層上に第1オープニングを有するフォトレジスト膜パターンを形成する段階と、フォトレジスト膜パターンをマスクとして使用して第1物質層が露出される時まで第2物質層をエッチングし、エッチングされた第2物質層の両側壁にポリマーを形成させてそれにより、第1オープニングより相対的に小さい直径を有する第2オープニングを形成する段階と、ポリマー及びフォトレジスト膜パターンをマスクとして使用して第1物質層を異方性エッチング工程で斜めにエッチング(slope etch)して第3オープニングを形成し、その下部が第2オープニングより相対的に小さい直径を有するように形成する段階と、第1物質層及びフォトレジスト膜パターンをマスクとして使用して半導体基板の一部が露出される時まで絶縁層を異方性エッチング工程で垂直にエッチング(vertical etch)して第4オープニングを形成する段階とを含む。
【0007】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、第4オープニング形成後、フォトレジスト膜パターン、ポリマー、そして第2物質層を除去する段階と、第4オープニング及び第3オープニングを含んで第1物質層上に導電層を形成する段階と、導電層及び第1物質層をパターニングして半導体基板と電気的に接続されるコンタクトノードを形成する段階とを付加的に含められる。
【0008】
図4を参照すると、本発明の実施形態による新たな半導体装置のコンタクト形成方法は、エッチングされたシリコン窒化膜の両側壁にポリマーを形成させて第1オープニングより相対的に小さい直径を有する第2オープニングが形成される。ポリシリコン層が斜めにエッチングされて第3オープニングが形成される。層間絶縁膜が垂直にエッチングされて第4オープニングが形成される。このような半導体装置の製造方法により、層間絶縁膜上にポリシリコン膜及びシリコン窒化膜を順次に形成した後、コンタクト形成領域を定義してシリコン窒化膜をポリマー発生条件でエッチングし、ポリシリコン膜を斜めにエッチングすることにより、フォトレジスト膜パターンにより定義されたオープニングより相対的に小さい直径のコンタクトホールが形成でき、従って、コンタクトホールとコンタクトノードとの間のオーバーラップマージンを増加させ得る。
【0009】
【発明の実施の形態】
以下、図3乃至図6を参照して本発明の実施形態を詳細に説明する。図3乃至図6は、本発明の実施形態による半導体装置のコンタクト形成方法を工程順に示した図である。図3を参照すると、本発明の実施形態による半導体メモリ装置のストレージノード形成方法は先ず、半導体基板100にソース/ドレーン領域(図示せず)及びゲート電極層(図示せず)を含むセルトランジスタ(図示せず)が形成される。
【0010】
トランジスタを含んだ半導体基板100上に例えば、酸化膜等として層間絶縁膜(inter−layer dielectric)102が形成される。層間絶縁膜102上に層間絶縁膜102とエッチング選択比を有する第1物質層104と第2物質層106が順次に形成される。
【0011】
第1物質層104は、例えばポリシリコンのような導電膜として形成し、第2物質層は例えば、シリコン窒化膜のような絶縁膜として形成される。この際、シリコン窒化膜106は例えば、SiONとしてポリシリコン膜104に対する反射防止膜(anti−reflective layer)の機能を有する。又、シリコン窒化膜106は本発明において、後続エッチング工程でポリマー107を発生させてオープニングの大きさを減らす機能を有する。
【0012】
ポリシリコン膜104は、約100nm−300nm厚さ範囲内で形成し、シリコン窒化膜106は、約20nm−100nm厚さ範囲内で形成される。
シリコン窒化膜106上にコンタクト形成領域を定義してフォトレジスト膜パターン108が形成される。フォトレジスト膜パターン108は、第1オープニング108aを有するように形成される。
【0013】
図4において、フォトレジスト膜パターン108をマスクとして使用してシリコン窒化膜106がエッチングされる。この際、シリコン窒化膜106のエッチングは乾式エッチング工程で遂行され、エッチングされたシリコン窒化膜106の両側壁にポリマー107が形成される条件で遂行される。ポリマー107はシリコン窒化膜106(SiON)をCHF3を含むエッチングガスを使用してエッチングすることにより形成される。
【0014】
ポリマー107の形成により、第1オープニング108aより相対的に小さい直径を有する第2オープニング107aが形成される。
この際、ポリマー107は又ポリマー107がよく付着されることに知られたフォトレジスト膜パターン108の第1オープニング108aの両側壁にも形成できる。
【0015】
ポリマー107及びフォトレジスト膜パターン108をマスクとして使用してポリシリコン膜104が異方性エッチング工程で斜めにエッチングされる。これにより、第3オープニング104aが形成される。 ポリシリコン膜104の斜めエッチングはポリシリコン膜をエッチングするためのエッチングガスの組成比を変化させ、エッチング装備のRFパワー等を調節することにより可能である。第3オープニング104aは、その下部が第2オープニング107aより相対的に小さい直径を有するように形成される。
【0016】
最後に、ポリシリコン膜104及びフォトレジスト膜パターン108をマスクとして使用して半導体基板100の一部即ち、ソース/ドレーン領域の一部が露出される時まで層間絶縁膜102がエッチングされる。層間絶縁膜102は異方性エッチング工程で垂直にエッチングされる。これにより、図5に示されたように、第4オープニング102a即ち、セルトランジスタのソース/ドレーン領域とストレージノードとを電気的に連結するためのコンタクトホール102aが形成される。
【0017】
後続工程として、図6において、フォトレジスト膜パターン108、ポリマー107、そしてシリコン窒化膜106が除去される。
第4オープニング102a及び第3オープニング104aを完全に充填するようにポリシリコン膜104上にストレージノード形成用導電膜例えば、ポリシリコン膜が形成される。ストレージノード形成用導電膜及びその下部のポリシリコン膜104が同時にパターニング(patterning)されるようにエッチングされることにより、ストレージノード110が形成される。
【0018】
このように、第3オープニング104a形成のため使用されたポリシリコン膜104がストレージノード110の一部として使用できる。
本発明は、DRAMセルキャパシタの製造だけでなく、一般にコンタクトホールの上部にランディングパッド(landing pad)を製造する半導体工程に応用できる。
【0019】
【発明の効果】
前述したように、層間絶縁膜上にポリシリコン膜及びシリコン窒化膜を順次に形成した後、コンタクト形成領域を定義してシリコン窒化膜をポリマー発生条件でエッチングし、ポリシリコン膜を斜めにエッチングすることにより、フォトレジスト膜パターンにより定義されたオープニングより相対的に小さい直径のコンタクトホールが形成でき、従ってコンタクトホールとコンタクトノードとの間のオーバーラップマージンを増加させ得る。
【図面の簡単な説明】
【図1】 従来の半導体装置のコンタクト形成方法を工程順で示した図である。
【図2】 従来の半導体装置のコンタクト形成方法を工程順で示した図である。
【図3】 本発明の実施形態による半導体装置のコンタクト形成方法を工程順で示した図である。
【図4】 本発明の実施形態による半導体装置のコンタクト形成方法を工程順で示した図である。
【図5】 本発明の実施形態による半導体装置のコンタクト形成方法を工程順で示した図である。
【図6】 本発明の実施形態による半導体装置のコンタクト形成方法を工程順で示した図である。
【符号の説明】
2,100 半導体基板
4,102 層間絶縁膜
4a コンタクトホール
6,108 フォトレジスト膜パターン
102a 第4オープニング
104 ポリシリコン膜
104a 第3オープニング
106 シリコン窒化膜
107a 第2オープニング
108a 第1オープニング
110 ストレージノード
Claims (6)
- 半導体基板上に酸化層を形成する段階と、
前記酸化層上に酸化層とエッチング選択比を有する導電層及びシリコン窒化層を順次に形成する段階と、
前記シリコン窒化層上に第1オープニングを有するフォトレジスト膜パターンを形成する段階と、
前記フォトレジスト膜パターンをマスクとして使用して前記導電層が露出される時までシリコン窒化層をエッチングし、エッチングされたシリコン窒化層の両側壁にポリマーを形成させて、これにより、前記第1オープニングより相対的に小さい直径を有する第2オープニングを形成する段階と、
前記ポリマー及びフォトレジスト膜パターンをマスクとして使用して前記導電層を異方性エッチング工程で斜めにエッチングして第3オープニングを形成し、その下部が前記第2オープニングより相対的に小さい直径を有するように形成する段階と、
前記導電層及びフォトレジスト膜パターンをマスクとして使用して前記半導体基板の一部が露出される時まで前記酸化層を異方性エッチング工程で垂直にエッチングして第4オープニングを形成する段階とを含むことを特徴とする半導体装置のコンタクト形成方法。 - 前記導電層は、ポリシリコンとして形成されることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記導電層は、約100nm−300nm範囲内で形成されることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記シリコン窒化層は、SiONであることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記シリコン窒化層は、約20nm−100nm範囲内で形成されることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記半導体装置のコンタクト形成方法は、前記第4オープニング形成後、前記フォトレジスト膜パターン、ポリマー、そしてシリコン窒化層を除去する段階と、
前記第4オープニング及び第3オープニングを含む導電層上に導電層を形成する段階と、
前記導電層及び導電層をパターニングして半導体基板と電気的に接続されるコンタクトノードを形成する段階とを付加的に含むことを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980011616A KR100280622B1 (ko) | 1998-04-02 | 1998-04-02 | 반도체 장치의 콘택 형성 방법 |
KR199811616 | 1998-04-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330245A JPH11330245A (ja) | 1999-11-30 |
JP4046436B2 true JP4046436B2 (ja) | 2008-02-13 |
Family
ID=19535752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09535199A Expired - Fee Related JP4046436B2 (ja) | 1998-04-02 | 1999-04-01 | 半導体装置のコンタクト形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6028001A (ja) |
JP (1) | JP4046436B2 (ja) |
KR (1) | KR100280622B1 (ja) |
TW (1) | TW407339B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9934984B2 (en) | 2015-09-09 | 2018-04-03 | International Business Machines Corporation | Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100272510B1 (ko) * | 1997-12-30 | 2000-12-01 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
JPH11354499A (ja) * | 1998-04-07 | 1999-12-24 | Oki Electric Ind Co Ltd | コンタクトホール等の形成方法 |
US6211071B1 (en) * | 1999-04-22 | 2001-04-03 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
KR20030015410A (ko) * | 2001-08-14 | 2003-02-25 | 동부전자 주식회사 | 플래시 메모리 셀의 플로팅 게이트 제조방법 |
US6444574B1 (en) * | 2001-09-06 | 2002-09-03 | Powerchip Semiconductor Corp. | Method for forming stepped contact hole for semiconductor devices |
KR100415088B1 (ko) * | 2001-10-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
US6818464B2 (en) * | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
ITMI20020931A1 (it) * | 2002-05-02 | 2003-11-03 | St Microelectronics Srl | Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore |
KR100753122B1 (ko) * | 2002-06-29 | 2007-08-29 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
KR100457046B1 (ko) * | 2002-08-07 | 2004-11-10 | 삼성전자주식회사 | 반도체 장치의 제조에서 콘택 형성 방법 |
US6716766B2 (en) * | 2002-08-22 | 2004-04-06 | Micron Technology, Inc. | Process variation resistant self aligned contact etch |
KR100486660B1 (ko) * | 2002-09-05 | 2005-05-03 | 동부아남반도체 주식회사 | 반도체 소자의 연마 방법 |
KR100444608B1 (ko) * | 2002-10-28 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
KR100473736B1 (ko) * | 2002-10-28 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
KR100474508B1 (ko) * | 2002-11-07 | 2005-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
US7030008B2 (en) * | 2003-09-12 | 2006-04-18 | International Business Machines Corporation | Techniques for patterning features in semiconductor devices |
US7122903B2 (en) * | 2003-10-21 | 2006-10-17 | Sharp Kabushiki Kaisha | Contact plug processing and a contact plug |
US7265056B2 (en) * | 2004-01-09 | 2007-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming novel BARC open for precision critical dimension control |
US7681306B2 (en) * | 2004-04-28 | 2010-03-23 | Hymite A/S | Method of forming an assembly to house one or more micro components |
KR100615583B1 (ko) * | 2004-08-11 | 2006-08-25 | 삼성전자주식회사 | 노드 절연막 패턴에 구속된 상전이막 패턴을 갖는 피이.램의 형성방법들 |
DE102004052611A1 (de) * | 2004-10-29 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle |
US7361588B2 (en) * | 2005-04-04 | 2008-04-22 | Advanced Micro Devices, Inc. | Etch process for CD reduction of arc material |
CN100392822C (zh) * | 2005-06-21 | 2008-06-04 | 联华电子股份有限公司 | 限定多晶硅图案的方法 |
US8642479B2 (en) * | 2011-07-14 | 2014-02-04 | Nanya Technology Corporation | Method for forming openings in semiconductor device |
CN103400799B (zh) * | 2013-08-14 | 2016-03-30 | 上海华力微电子有限公司 | 接触孔的刻蚀方法 |
CN108400085B (zh) | 2017-02-06 | 2019-11-19 | 联华电子股份有限公司 | 形成半导体元件图案的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950014945B1 (ko) * | 1992-12-02 | 1995-12-18 | 현대전자산업주식회사 | 반도체소자의 미세패턴 형성방법 |
JP2882301B2 (ja) * | 1995-01-13 | 1999-04-12 | 日本電気株式会社 | 半導体装置の製造方法 |
KR0172255B1 (ko) * | 1995-03-04 | 1999-03-30 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
US5651857A (en) * | 1995-09-08 | 1997-07-29 | International Business Machines Corporation | Sidewall spacer using an overhang |
US5612240A (en) * | 1996-06-13 | 1997-03-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for making electrical connections to self-aligned contacts that extends beyond the photo-lithographic resolution limit |
US5719089A (en) * | 1996-06-21 | 1998-02-17 | Vanguard International Semiconductor Corporation | Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices |
US5670401A (en) * | 1996-08-22 | 1997-09-23 | Vanguard International Semiconductor Corporation | Method for fabricating a deep submicron mosfet device using an in-situ polymer spacer to decrease device channel length |
US5817579A (en) * | 1997-04-09 | 1998-10-06 | Vanguard International Semiconductor Corporation | Two step plasma etch method for forming self aligned contact |
-
1998
- 1998-04-02 KR KR1019980011616A patent/KR100280622B1/ko not_active IP Right Cessation
-
1999
- 1999-01-14 TW TW088100497A patent/TW407339B/zh not_active IP Right Cessation
- 1999-03-22 US US09/273,890 patent/US6028001A/en not_active Expired - Lifetime
- 1999-04-01 JP JP09535199A patent/JP4046436B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9934984B2 (en) | 2015-09-09 | 2018-04-03 | International Business Machines Corporation | Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication |
US10121676B2 (en) | 2015-09-09 | 2018-11-06 | International Business Machines Corporation | Interconnects fabricated by hydrofluorocarbon gas-assisted plasma etch |
US10643859B2 (en) | 2015-09-09 | 2020-05-05 | International Business Machines Corporation | Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication |
Also Published As
Publication number | Publication date |
---|---|
KR100280622B1 (ko) | 2001-03-02 |
US6028001A (en) | 2000-02-22 |
KR19990079160A (ko) | 1999-11-05 |
JPH11330245A (ja) | 1999-11-30 |
TW407339B (en) | 2000-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4046436B2 (ja) | 半導体装置のコンタクト形成方法 | |
JP3562895B2 (ja) | ランディングパッドを有する半導体装置の製造方法 | |
JP3999403B2 (ja) | Dramセルキャパシタの製造方法 | |
US6093641A (en) | Method for fabricating semiconductor device with an increased process tolerance | |
JP2001217200A (ja) | 半導体装置の製造方法 | |
JPH05347389A (ja) | 半導体記憶装置の製造方法 | |
US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
JP2765133B2 (ja) | 半導体装置の製造方法 | |
JPH11340436A (ja) | 半導体記憶装置の製造方法 | |
KR100252044B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR100807596B1 (ko) | 반도체 소자 제조방법 | |
JPH09331043A (ja) | 半導体記憶装置の製造方法 | |
US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
JPH11330400A (ja) | ダイナミックramセルキャパシタの製造方法 | |
KR100313957B1 (ko) | 커패시터 제조방법 | |
KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
JPH11251318A (ja) | 半導体装置及びその製造方法 | |
JP3532352B2 (ja) | 半導体装置の製造方法 | |
JPH0481323B2 (ja) | ||
JPH04218958A (ja) | 半導体記憶装置およびその製造方法 | |
KR100419748B1 (ko) | 반도체소자의제조방법 | |
JPH0766288A (ja) | 半導体装置およびその製造方法 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4046436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |