JP3999403B2 - Dramセルキャパシタの製造方法 - Google Patents
Dramセルキャパシタの製造方法 Download PDFInfo
- Publication number
- JP3999403B2 JP3999403B2 JP11874499A JP11874499A JP3999403B2 JP 3999403 B2 JP3999403 B2 JP 3999403B2 JP 11874499 A JP11874499 A JP 11874499A JP 11874499 A JP11874499 A JP 11874499A JP 3999403 B2 JP3999403 B2 JP 3999403B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- storage node
- cell capacitor
- dram cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 46
- 239000003990 capacitor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000003860 storage Methods 0.000 claims description 79
- 238000005530 etching Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 238000004140 cleaning Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011538 cleaning material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、より具体的には、DRAMセルキャパシタの製造方法に関するものである。
【0002】
【従来の技術】
DRAMの集積度が増加されながら、セルキャパシタの大きさだけでなく、セルトランジスタが占められる面積も縮んだ。しかし、セルトランジスタの大きさは減少されても、セルキャパシタのキャパシタンスは減少できないのでセルキャパシタのキャパシタンスが確保できるいろいろなDRAMセルキャパシタの製造方法が考案された。その一つはストレージノードの表面積がX軸、Y軸方向に減少される分、Z軸方向にストレージノードを高めて、減少された表面積を補償することにより、セルキャパシタのキャパシタンスを確保する方法である。
【0003】
図1乃至図3は、従来のDRAMセルキャパシタの製造過程順に示した図面である。
図1を参照すると、半導体基板10上にゲート酸化膜(図示せず)を間に置き、ゲート電極14が形成される。ゲート電極14両側にある半導体基板10内にソース/ドレーン領域16が形成される。ゲート電極16を含んで半導体基板10上に絶縁膜の酸化膜18が形成される。
【0004】
酸化膜18を突き抜いてソース/ドレーン領域16が露出されるようにストレージコンタクトホール20が形成され、ストレージコンタクトホール20が導電膜で充填されてソース/ドレーン領域16と電気的に接続されるストレージコンタクトプラグ22が形成される。ストレージコンタクトプラグ22を含んで絶縁膜18上にポリシリコン膜24が10000Åの厚さで形成される。
【0005】
図2を参照すると、ポリシリコン膜24上にフォトレジスト膜が形成され、ストレージノードを定義してパターニングされる。フォトレジストパターン26がマスクとして使用されるポリエッチバック工程でポリシリコン膜24がエッチングされて図3に示されたようなストレージノード24が形成される。
【0006】
ポリシリコン膜24がエッチングされる工程において、ストレージノード即ち、ポリシリコン膜、10000Åの厚さに対するエッチバック工程(13000Å−15000Å範囲内の厚さを有するポリシリコン膜除去工程が適用される)が遂行されるので、ストレージコンタクトプラグ22の上部領域と酸化膜界面領域でのストレージノード24aに対して相当なオーバーエッチング(over etching)が発生される。
【0007】
図4は、誤整列時、従来のDRAMセルキャパシタを示す図面である。
図4を参照すると、ストレージコンタクトプラグ22に対してストレージノードが誤整列(misalignment)された場合、オーバーエッチングによりストレージコンタクトプラグ22の上部領域と酸化膜界面部位のストレージノードの、ポリシリコン膜24aが付加的にオーバーエッチングされ、ストレージコンタクトプラグ22とストレージノード24a接合面積を縮めるトレンチピット(trench pit)aが形成される。
【0008】
従って、ストレージコンタクトプラグ22の上部部位は高さが10000Åのストレージノードを支える能力を喪失する。これにより、ストレージノード24aが離れて出るか、後続洗浄工程でストレージノード24aが倒れて、DRAM装置に所望でない電気的ショート(short)が発生され、不良なメモリセルが形成される問題が発生される。
【0009】
【発明が解決しようとする課題】
本発明の目的はストレージノードの形成のためのポリシリコン膜エッチング工程でストレージコンタクトプラグの上部部位と酸化膜界面部位のポリシリコン膜がオーバーエッチングされ、ストレージノードが離れて出るか、後続洗浄工程でストレージノードが倒れることが防止できるDRAMセルキャパシタの製造方法を提供することにあり、本発明の他の目的は良好なパターンのストレージノードが形成できるDRAMセルキャパシタの製造方法を提供することにある。
【0010】
【課題を解決するための手段】
前述した目的を達成するために提案された本発明の特徴によると、DRAMセルキャパシタの製造方法は、半導体基板上に形成された第1絶縁膜をエッチングしてストレージコンタクトホールを形成する工程と、ストレージコンタクトホールを第1導電物質で充填してストレージコンタクトプラグを形成する工程と、ストレージコンタクトプラグを含んで第1絶縁膜上に第2絶縁膜を形成する工程と、第2絶縁膜上にストレージノード形成領域を定義してストレージノードマスクを形成する工程と、ストレージノードマスクを使用して第2絶縁膜と第1絶縁膜とをエッチングし、ストレージコンタクトプラグの少なくとも上部表面が露出される時までエッチングしてオープニングを形成する工程と、オープニングを第2導電物質で充填してストレージノードを形成する工程とを含む。
【0011】
図8を参照すると、本発明による新たなDRAMセルキャパシタの製造方法は、ストレージノード形成領域を定義するストレージノードマスクが使用されて第2絶縁膜と第1絶縁膜がオープニングが形成され、オープニングが第2導電物質で充填されてストレージノードが形成される。このようなDRAMセルキャパシタの製造方法により、絶縁膜がエッチングされて形成されたオープニング内にポリシリコン膜を形成することにより、既存ストレージノードの高さ、即ち10000Åを基準として遂行されたオーバーエッチング工程が排除できる。従って、コンタクトプラグ入口部分でポリシリコン膜の損傷が防止でき、ストレージノードが離れて出るか後続洗浄工程でストレージノードが倒れることが防止できる。
【0012】
【発明の実施の形態】
以下、図5乃至図8を参照して本発明の実施形態を詳細に説明する。
図5乃至図8は、本発明によるDRAMセルキャパシタの製造工程順に示す図である。
先ず、図5を参照すると、半導体基板100上に活性領域と非活性領域とを定義して素子隔離領域102が形成され、活性領域にゲート酸化膜を間に置き、ゲート電極104が形成される。ゲート電極104の両側にある半導体基板100内にソース/ドレーン領域106が形成される。
【0013】
ゲート電極104を含んで半導体基板100上に第1絶縁膜108のCVD酸化膜が形成され、CMP工程やエッチバック工程で平坦化エッチングされた後、CVD酸化膜108上に第2絶縁膜110のシリコン窒化膜が50Å−500Å範囲内の厚さを有するように形成される。後続工程でシリコン窒化膜110はエッチング停止膜として作用し、且つ後続洗浄工程で洗浄物質が下部層へ浸透して半導体装置が損傷されることを防止する。
【0014】
シリコン窒化膜110上に、一般の酸化膜より湿式エッチング速度が速い第3絶縁膜112のPECVD酸化膜やHTO膜が100Å−1000Å範囲内の厚さで形成される。ソース/ドレーン領域106の上部表面が露出されるように第3絶縁膜112、第2絶縁膜110及び第1絶縁膜108の一部がエッチングされてストレージコンタクトホール114が形成される。
【0015】
ストレージコンタクトホール114がポリシリコン膜で充填されるようにストレージコンタクトホール114を含んで第3絶縁膜112上に第1ポリシリコン膜が形成される。その後、第3絶縁膜112の表面が露出される時までCMP工程やポリエッチバック工程で第1ポリシリコン膜が平坦化エッチングされてストレージコンタクトプラグ116が形成される。
【0016】
図6を参照すると、ストレージコンタクトプラグを含んで第3絶縁膜112上に第4絶縁膜118のPECVD酸化膜が5000Å−13000Å範囲内の厚さを有するように形成される。この場合、第4絶縁膜118の厚さは後続工程で形成されるストレージノードの高さを決定するので適正キャパシタンスの確保のための調節が可能である。
【0017】
図6を参照すると、ダマシン(damascene)工程を応用したエッチング工程で第4絶縁膜118がエッチングされてストレージノードが形成されるオープニング119が形成されるが、オープニング119形成工程は、次の通りである。第4絶縁膜上にフォトレジスト膜が形成される。フォトレジスト膜の一部がエッチングされてストレージノード形成領域を定義するフォトレジスト膜パターン120が形成される。
図7を参照すると、フォトレジスト膜パターン120がマスクとして使用される乾式エッチング工程でストレージコンタクトプラグ116の上部表面と第3絶縁膜112の一部が露出されるようにオープニング119が形成される。
【0018】
この場合オープニング119形成工程は、時間エッチング(time etching)工程なので第4絶縁膜118エッチング時第3絶縁膜112は時間の余裕を確保するバッファ(buffer)機能をし、第3絶縁膜112がバッファ機能を喪失して完全にエッチングされる場合、第2絶縁膜110はエッチング停止層として作用する。ストレージコンタクトプラグ116が確実に露出されるようにオープニング119形成工程は第4絶縁膜118と1000Å−2000Å範囲内の厚さを有する第3絶縁膜112がエッチングされるように遂行される。フォトレジスト膜パターン120がよく知られたエッチング工程で除去される。
【0019】
図8を参照すると、オープニング119を完全に充填するようにオープニング119を含んで第4絶縁膜118上に第2ポリシリコン膜124が形成される。その後、CMP工程やポリエッチバック工程でオープニング119両側の第4絶縁膜118上部表面が露出されるようにポリシリコン膜124が平坦化エッチングされる。ポリエッチバック工程はC(carbon)、F(fluorine)が含有されたCF4、C2F6、C3F8、C4F8、CH2F2、CH3F、CHF3、SF6等のようなガスが使用されて第4絶縁膜118がエッチング停止膜として作用する。これにより、ストレージノード124aが形成される。
【0020】
図9を参照すると、湿式又は乾式エッチング工程でストレージノード124a両側の第4絶縁膜118のPECVD酸化膜が除去される。その後、ストレージノード124aの有効表面積を伸ばすために、よく知られた工程によりストレージノード124a表面にHSG膜126を形成する。この場合第3絶縁膜上に形成された不要なHSG膜126はよく知られた洗浄工程により除去されやすい。
【0021】
図10は、本発明によるDRAMセルキャパシタ製造方法で誤整列されたストレージノードを示す図面である。
図10を参照すると、ストレージ形成領域のオープニング内にポリシリコン膜が蒸着されるため、従来技術のようなストレージノード24aを形成するための10000Åの厚さのポリシリコン膜24をポリエッチング工程が排除できる。従って、オープニングがストレージコンタクトプラグ116と誤整列されてもストレージコンタクトプラグ上部がオーバーエッチングされることが防止できて図4に示されたトレンチピットaが発生されない。
【0022】
これにより0.4マイクロメートルパターンピッチの場合、既存工程ではストレージコンタクトホールとキャパシタパターンとの間の余裕マージンは約30nmで、露光設備の余裕限度の50nmを超過する数値である。しかし、前述したようなストレージノード形成方法により30nm以上の誤整列が発生されても図4に示されたトレンチピットaは発生されない。
【0023】
【発明の効果】
前述したように従来のDRAMセルキャパシタの製造方法において、ストレージノード形成工程中、ストレージノードとコンタクトプラグが誤整列された場合、ストレージノード10000Åを基準として遂行されるポリシリコン膜エッチング工程により、ストレージコンタクト上部部位がオーバーエッチングされる。これにより、ストレージノードが離れて出るか、後続洗浄工程でストレージノードが倒れる問題を解決できる。すなわち、先ず絶縁膜が形成され、エッチングされ、ストレージノードが形成されるオープニングが形成された後、オープニングにポリシリコン膜が蒸着されるため、従来技術のようなストレージノード24aを形成するための10000Åの厚さのポリシリコン膜24をポリエッチング工程が排除できる。従って、ストレージコンタクトの上部がオーバーエッチングされることが防止でき、ストレージノードが離れて出るか、後続洗浄工程中ストレージノードが倒れることが防止できる。
【図面の簡単な説明】
【図1】 従来のDRAMセルキャパシタの製造過程順に示す図面である。
【図2】 従来のDRAMセルキャパシタの製造過程順に示す図面である。
【図3】 従来のDRAMセルキャパシタの製造過程順に示す図面である。
【図4】 誤整列時、従来のDRAMセルキャパシタを示す図面である。
【図5】 本発明による新たなDRAMセルキャパシタの製造過程順に示す図面である。
【図6】 本発明による新たなDRAMセルキャパシタの製造過程順に示す図面である。
【図7】 本発明による新たなDRAMセルキャパシタの製造過程順に示す図面である。
【図8】 本発明による新たなDRAMセルキャパシタの製造過程順に示す図面である。
【図9】 本発明による新たなDRAMセルキャパシタの製造過程順に示す図面である。
【図10】 誤整列時、本発明による新たなDRAMセルキャパシタを示す図面である。
【符号の説明】
10,100 半導体基板
12,102 素子隔離領域
14,104 ゲート電極
16,106 ソース/ドレーン領域
18,108,112,118 絶縁膜
22,24,116,124 ポリシリコン膜
126 HSG膜
Claims (11)
- 半導体基板上に形成された多層膜である第1絶縁膜をエッチングしてストレージコンタクトホールを形成する工程と、
前記ストレージコンタクトホールを第1導電物質で充填してストレージコンタクトプラグを形成する工程と、
前記ストレージコンタクトプラグを含んで第1絶縁膜上に第2絶縁膜を形成する工程と、
前記第2絶縁膜上にストレージノード形成領域を定義してストレージノードマスクを形成する工程と、
前記ストレージノードマスクを使用して前記第2絶縁膜と前記第1絶縁膜の最外膜の少なくとも一部とをエッチングすることによって、前記第1絶縁膜及び前記第2絶縁膜によって囲われ、前記ストレージコンタクトプラグの上面と上部外周面とを露出するオープニングを形成する工程と、
前記オープニングを第2導電物質で充填してストレージノードを形成する工程と、を含むことを特徴とするDRAMセルキャパシタの製造方法。 - 前記第1絶縁膜は、酸化膜、シリコン窒化膜、PECVD酸化膜が順次に積層された多層膜であることを特徴とする請求項1に記載のDRAMセルキャパシタの製造方法。
- 前記第1絶縁膜は、酸化膜、シリコン窒化膜、HTO膜が順次に積層された多層膜であることを特徴とする請求項1に記載のDRAMセルキャパシタの製造方法。
- 前記シリコン窒化膜は、50Å−500Å範囲内の厚さで形成されることを特徴とする請求項2又は請求項3に記載のDRAMセルキャパシタの製造方法。
- 前記PECVD酸化膜は、100Å−1000Å範囲内の厚さで形成されることを特徴とする請求項2に記載のDRAMセルキャパシタの製造方法。
- 前記HTO膜は、100Å−1000Å範囲内の厚さで形成されることを特徴とする請求項3に記載のDRAMセルキャパシタの製造方法。
- 前記第2絶縁膜は、PECVD酸化膜であることを特徴とする請求項1に記載のDRAMセルキャパシタの製造方法。
- 前記第2絶縁膜は、5000Å−13000Å範囲内の厚さを有するように形成されることを特徴とする請求項1に記載のDRAMセルキャパシタの製造方法。
- 前記ストレージノードを形成した後、ストレージノード両側の第1絶縁膜が露出されるように前記第2絶縁膜を除去する工程と、前記露出されたストレージノード表面に粗い表面層を形成する工程とを付加的に含むことを特徴とする請求項1に記載のDRAMセルキャパシタの製造方法。
- 前記第2絶縁膜の除去工程は、湿式及び乾式エッチング工程中いずれか一つの工程により遂行されることを特徴とする請求項9に記載のDRAMセルキャパシタの製造方法。
- 前記粗い表面層126の形成工程は、HSG膜の成長を含むことを特徴とする請求項9に記載のDRAMセルキャパシタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980015302A KR100301370B1 (ko) | 1998-04-29 | 1998-04-29 | 디램셀커패시터의제조방법 |
KR199815302 | 1998-04-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330404A JPH11330404A (ja) | 1999-11-30 |
JP3999403B2 true JP3999403B2 (ja) | 2007-10-31 |
Family
ID=19536857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11874499A Expired - Lifetime JP3999403B2 (ja) | 1998-04-29 | 1999-04-26 | Dramセルキャパシタの製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6165840A (ja) |
JP (1) | JP3999403B2 (ja) |
KR (1) | KR100301370B1 (ja) |
CN (1) | CN1140926C (ja) |
DE (1) | DE19907062B4 (ja) |
FR (1) | FR2778269B1 (ja) |
GB (1) | GB2336942B (ja) |
TW (1) | TW434892B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2352561B (en) * | 1998-07-16 | 2003-02-19 | Samsung Electronics Co Ltd | DRAM cell capacitor |
KR100319560B1 (ko) * | 1999-05-03 | 2002-01-05 | 윤종용 | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 |
JP3242901B2 (ja) | 1999-06-18 | 2001-12-25 | 日本エー・エス・エム株式会社 | 半導体形成方法及び装置 |
DE19929723B4 (de) * | 1999-06-29 | 2004-05-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Elektrode |
US6312988B1 (en) * | 1999-09-02 | 2001-11-06 | Micron Technology, Inc. | Methods of forming capacitors, methods of forming capacitor-over-bit line memory circuitry, and related integrated circuitry constructions |
JP3400756B2 (ja) * | 1999-09-22 | 2003-04-28 | 日本エー・エス・エム株式会社 | 半導体素子の製造方法 |
KR100373344B1 (ko) * | 1999-12-30 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
JP4651169B2 (ja) * | 2000-08-31 | 2011-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP3875047B2 (ja) * | 2001-06-22 | 2007-01-31 | シャープ株式会社 | 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置 |
KR100418573B1 (ko) * | 2001-09-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
KR100735015B1 (ko) * | 2002-10-16 | 2007-07-03 | 삼성전자주식회사 | 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법 |
KR100865547B1 (ko) * | 2005-12-02 | 2008-10-28 | 주식회사 하이닉스반도체 | 스토리지노드를 갖는 반도체소자의 제조방법 |
KR100772687B1 (ko) * | 2006-04-28 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
KR101742817B1 (ko) * | 2011-08-23 | 2017-06-02 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723530B2 (ja) * | 1988-04-13 | 1998-03-09 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置の製造方法 |
TW243541B (ja) * | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
KR940006682B1 (ko) * | 1991-10-17 | 1994-07-25 | 삼성전자 주식회사 | 반도체 메모리장치의 제조방법 |
KR960010002B1 (ko) * | 1991-12-18 | 1996-07-25 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 커패시터 제조방법 |
JPH05218343A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | 半導体装置およびその製造方法 |
DE4223878C2 (de) * | 1992-06-30 | 1995-06-08 | Siemens Ag | Herstellverfahren für eine Halbleiterspeicheranordnung |
US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
KR0165496B1 (ko) * | 1995-03-22 | 1998-12-15 | 윤종용 | 고집적 반도체장치의 캐패시터 제조방법 |
US5597756A (en) * | 1995-06-21 | 1997-01-28 | Micron Technology, Inc. | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack |
JP2930016B2 (ja) * | 1996-07-04 | 1999-08-03 | 日本電気株式会社 | 半導体装置の製造方法 |
US5677222A (en) * | 1996-10-11 | 1997-10-14 | Vanguard International Semiconductor Corporation | Method for forming a DRAM capacitor |
GB2322964B (en) * | 1997-03-07 | 2001-10-17 | United Microelectronics Corp | Polysilicon CMP process for high-density DRAM cell structures |
US5792690A (en) * | 1997-05-15 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method of fabricating a DRAM cell with an area equal to four times the used minimum feature |
TW345741B (en) * | 1997-11-25 | 1998-11-21 | United Microelectronics Corp | Process for producing a capacitor for DRAM |
-
1998
- 1998-04-29 KR KR1019980015302A patent/KR100301370B1/ko not_active IP Right Cessation
- 1998-12-28 TW TW087121710A patent/TW434892B/zh not_active IP Right Cessation
-
1999
- 1999-01-26 GB GB9901728A patent/GB2336942B/en not_active Expired - Lifetime
- 1999-02-19 DE DE19907062A patent/DE19907062B4/de not_active Expired - Lifetime
- 1999-03-23 FR FR9903571A patent/FR2778269B1/fr not_active Expired - Lifetime
- 1999-04-23 CN CNB991058615A patent/CN1140926C/zh not_active Expired - Lifetime
- 1999-04-26 JP JP11874499A patent/JP3999403B2/ja not_active Expired - Lifetime
- 1999-04-27 US US09/300,815 patent/US6165840A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19907062A1 (de) | 1999-11-11 |
GB2336942B (en) | 2000-08-09 |
CN1236992A (zh) | 1999-12-01 |
KR100301370B1 (ko) | 2001-10-27 |
CN1140926C (zh) | 2004-03-03 |
FR2778269A1 (fr) | 1999-11-05 |
GB2336942A (en) | 1999-11-03 |
GB9901728D0 (en) | 1999-03-17 |
KR19990081391A (ko) | 1999-11-15 |
US6165840A (en) | 2000-12-26 |
FR2778269B1 (fr) | 2005-02-11 |
DE19907062B4 (de) | 2004-11-04 |
TW434892B (en) | 2001-05-16 |
JPH11330404A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0168338B1 (ko) | 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법 | |
KR950012554B1 (ko) | 고집적 반도체소자의 전하저장전극 제조방법 | |
JP2924771B2 (ja) | 蓄積容量部形成方法 | |
US6207574B1 (en) | Method for fabricating a DRAM cell storage node | |
JP3999403B2 (ja) | Dramセルキャパシタの製造方法 | |
KR100327123B1 (ko) | 디램셀캐패시터의제조방법 | |
JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
US20010039090A1 (en) | Structure of capacitor and method for fabricating the same | |
KR101168606B1 (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
US5763304A (en) | Method for manufacturing a capacitor with chemical mechanical polishing | |
KR100303059B1 (ko) | 디램셀커패시터의제조방법 | |
JP3435849B2 (ja) | 半導体装置の製造方法 | |
KR100292941B1 (ko) | 디램셀커패시터의제조방법 | |
JP3987239B2 (ja) | 半導体装置の製造方法 | |
JP2828038B2 (ja) | 半導体装置の製造方法 | |
KR930010082B1 (ko) | 고집적 소자용 콘택제조방법 | |
KR950012033B1 (ko) | 고집적 소자의 콘택제조방법 | |
JP3171242B2 (ja) | 半導体装置およびその製造方法 | |
KR100280807B1 (ko) | 반도체 소자의 제조 방법 | |
JP2918645B2 (ja) | 半導体記憶装置の製造方法 | |
KR100326249B1 (ko) | 고집적 반도체 메모리소자의 커패시터 전하저장전극 형성방법 | |
KR100799123B1 (ko) | 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법 | |
JPH10294439A (ja) | 半導体記憶装置及びその製造方法 | |
JPH06338596A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |