KR100486660B1 - 반도체 소자의 연마 방법 - Google Patents

반도체 소자의 연마 방법 Download PDF

Info

Publication number
KR100486660B1
KR100486660B1 KR10-2002-0053618A KR20020053618A KR100486660B1 KR 100486660 B1 KR100486660 B1 KR 100486660B1 KR 20020053618 A KR20020053618 A KR 20020053618A KR 100486660 B1 KR100486660 B1 KR 100486660B1
Authority
KR
South Korea
Prior art keywords
insulating layer
tungsten
cmp process
photoresist
via hole
Prior art date
Application number
KR10-2002-0053618A
Other languages
English (en)
Other versions
KR20040022343A (ko
Inventor
김형석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0053618A priority Critical patent/KR100486660B1/ko
Publication of KR20040022343A publication Critical patent/KR20040022343A/ko
Application granted granted Critical
Publication of KR100486660B1 publication Critical patent/KR100486660B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 텅스텐(tungsten)을 CMP 공정(Chemical Mechanical Polishing process)에 의해 연마하는 방법에 관한 것이다. 종래의 기술에 있어서는 CMP 공정을 실시하여 절연층 및 텅스텐으로 이루어지는 표면을 평탄화시킬 때 CMP 공정이 텅스텐에 과하게 작용되어 텅스텐에 리세스(recess)가 발생한다. 따라서, 비아홀을 통해 연결되는 메탈 라인의 프로파일(profile)에 영향을 주어 비아 저항값이 증가하는 결점이 있다. 본 발명은 CMP 공정 시 측벽 폴리머를 이용하여 EPD를 잡기 때문에, CMP 공정 시 텅스텐의 리세스가 발생되지 않는다. 따라서, 비아 저항값이 개선되고 CMP 공정 마진(process margin)이 확보되는 효과가 있다.

Description

반도체 소자의 연마 방법{POLISHING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자(semiconductor device)의 연마 방법(polishing method)에 관한 것으로, 특히, 텅스텐(tungsten)을 CMP 공정(Chemical Mechanical Polishing process)에 의해 연마하는 방법에 관한 것이다.
도 1a 내지 도 1c는 종래의 기술에 따른 반도체 소자의 연마 방법의 일 실시예를 공정 단계별로 나타낸 단면도이다.
먼저, 도 1a와 같이 하부 절연층(PMD 또는 IMD) 위에 메탈 라인(metal line)을 패터닝(patterning)한다. 상기 메탈 라인은 TiN, AlCu, TiN이 적층되어 이루어진다. 전표면에 절연층(IMD)을 형성한다. 비아홀(via hole) 영역 이외의 절연층 표면에 포토 레지스트(Photo Resist : PR)를 패터닝한다. 포토 레지스트 영역을 제외한 절연층을 제거하여 비아홀을 형성한다. 포토 레지스트를 제거한다.
도 1b와 같이 절연층의 표면 및 측벽(sidewall)에 금속을 증착하고 전 표면에 텅스텐을 덮는다.
도 1c와 같이 절연층이 드러날 때까지 CMP 공정을 실시하여 절연층 및 텅스텐으로 이루어지는 표면을 평탄화시킨다.
이와 같은 종래의 기술에 있어서는 CMP 공정을 실시하여 절연층 및 텅스텐으로 이루어지는 표면을 평탄화시킬 때 CMP 공정이 텅스텐에 과하게 작용되어 텅스텐에 리세스(recess)가 발생한다. 따라서, 비아홀을 통해 연결되는 메탈 라인의 프로파일(profile)에 영향을 주어 비아 저항값이 증가하는 결점이 있다.
상기한 바에 의하여 안출된 본 발명은, 비아홀 영역의 양쪽 절연층 표면 일부에 폴리머(polymer)를 형성해서 후에 CMP 공정 시 절연층을 기존보다 좀 더 일찍 검출(detecting)하도록 하여 비아홀에 채워진 텅스텐의 리세스를 방지하도록 하는 반도체 소자의 연마 방법을 제공하는 데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 연마 방법의 일 실시예를 공정 단계별로 나타낸 단면도이다.
먼저, 도 2a와 같이 하부 절연층(PMD 또는 IMD) 위에 메탈 라인을 패터닝한다. 상기 메탈 라인은 TiN, AlCu, TiN이 적층되어 이루어진다. 전표면에 절연층(IMD)을 형성한다. 비아홀 영역 이외의 절연층 표면에 포토 레지스트를 패터닝한다. Ar 스퍼터링(sputtering) 방법을 이용해서 포토 레지스트의 측벽에 폴리머(이하, 측벽 폴리머라 칭함)를 형성한다. Ar 스퍼터링 정도에 따라 포토 레지스트의 측벽에 형성되는 폴리머의 규모를 제어할 수 있다. 즉, 도 2a에 나타낸 바와 같이 포토 레지스트 패턴 사이에 노출된 절연층(IMD)을 Ar 가스가 포함된 플라즈마를 식각가스로 사용하여 식각함으로써, 절연층(IMD)이 식각되면서 폴리머가 발생되어 포토 레지스트 패턴 사이에서 발생된 폴리머가 쌓여서 측벽 폴리머가 형성된다.
도 2b와 같이 포토 레지스트 및 측벽 폴리머를 블로킹층(blocking layer)으로 사용하여 건식 식각 공정을 실시해서 비아홀을 형성한다. 상기 비아홀 형성을 위한 건식 식각 공정 시 절연층의 손실이 적은 O2 플라즈마를 사용하여 비아홀 내의 측벽이나 하부에 남아 있는 폴리머를 제거하는 동시에 절연층을 300 내지 500Å 정도로 얇게 식각하여 비아 저항값을 개선하고 원하는 프로파일도 형성시킨다. 이때, 측벽 폴리머는 O2 플라즈마 조건으로부터 적절히 버틴다. 포토 레지스트를 제거한다.
도 2c와 같이 비아홀 측벽에 금속을 증착하고 전 표면에 텅스텐을 덮는다.
도 2d와 같이 절연층이 드러날 때까지 CMP 공정을 실시하여 절연층 및 텅스텐으로 이루어지는 표면을 평탄화시킨다. 상기 CMP 공정 시 측벽 폴리머를 이용하여 EPD를 잡는다.
이상에서 설명한 바와 같이, 본 발명은 CMP 공정 시 측벽 폴리머를 이용하여 EPD를 잡기 때문에, CMP 공정 시 텅스텐의 리세스가 발생되지 않는다. 따라서, 비아 저항값이 개선되고 CMP 공정 마진(process margin)이 확보되는 효과가 있다.
도 1a 내지 도 1c는 종래의 기술에 따른 반도체 소자의 연마 방법의 일 실시예를 공정 단계별로 나타낸 단면도,
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 연마 방법의 일 실시예를 공정 단계별로 나타낸 단면도.

Claims (3)

  1. 삭제
  2. 하부 절연층 위에 메탈 라인을 패터닝하는 제 1 단계;
    전표면에 절연층을 형성하는 제 2 단계;
    비아홀 영역 이외의 절연층 표면에 포토 레지스트를 패터닝하는 제 3 단계;
    상기 포토레지스트 패턴에 의해 노출된 상기 절연층을 Ar 스퍼터링 식각하여 상기 포토 레지스트의 측벽에 폴리머를 형성하는 제 4 단계;
    상기 포토 레지스트 및 상기 측벽 폴리머를 블로킹층으로 사용하여 건식 식각 공정을 실시해서 비아홀을 형성하는 제 5 단계;
    상기 포토 레지스트를 제거하는 제 6 단계;
    상기 비아홀 측벽에 금속을 형성하는 제 7 단계;
    전 표면에 텅스텐을 덮는 제 8 단계;
    상기 절연층이 드러날 때까지 CMP 공정을 실시하여 상기 절연층 및 상기 텅스텐으로 이루어지는 표면을 평탄화시키는 제 9 단계를 포함하는 반도체 소자의 연마 방법.
  3. 제 2 항에 있어서, 상기 제 5 단계는 건식 식각 공정 시 O2 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 연마 방법.
KR10-2002-0053618A 2002-09-05 2002-09-05 반도체 소자의 연마 방법 KR100486660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053618A KR100486660B1 (ko) 2002-09-05 2002-09-05 반도체 소자의 연마 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053618A KR100486660B1 (ko) 2002-09-05 2002-09-05 반도체 소자의 연마 방법

Publications (2)

Publication Number Publication Date
KR20040022343A KR20040022343A (ko) 2004-03-12
KR100486660B1 true KR100486660B1 (ko) 2005-05-03

Family

ID=37326178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0053618A KR100486660B1 (ko) 2002-09-05 2002-09-05 반도체 소자의 연마 방법

Country Status (1)

Country Link
KR (1) KR100486660B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186111A (ja) * 1994-12-28 1996-07-16 Sony Corp 接続孔の形成方法
KR19980057105A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 콘택홀 형성방법
JPH11204504A (ja) * 1998-01-16 1999-07-30 Nec Corp シリコン層のエッチング方法
KR19990079160A (ko) * 1998-04-02 1999-11-05 윤종용 반도체 장치의 콘택 형성 방법
KR20000015122A (ko) * 1998-08-27 2000-03-15 윤종용 반도체 소자의 바이어 컨택 형성 방법
KR20010046749A (ko) * 1999-11-15 2001-06-15 박종섭 반도체 소자의 노드 콘택 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186111A (ja) * 1994-12-28 1996-07-16 Sony Corp 接続孔の形成方法
KR19980057105A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 콘택홀 형성방법
JPH11204504A (ja) * 1998-01-16 1999-07-30 Nec Corp シリコン層のエッチング方法
KR19990079160A (ko) * 1998-04-02 1999-11-05 윤종용 반도체 장치의 콘택 형성 방법
KR20000015122A (ko) * 1998-08-27 2000-03-15 윤종용 반도체 소자의 바이어 컨택 형성 방법
KR20010046749A (ko) * 1999-11-15 2001-06-15 박종섭 반도체 소자의 노드 콘택 형성방법

Also Published As

Publication number Publication date
KR20040022343A (ko) 2004-03-12

Similar Documents

Publication Publication Date Title
US5747380A (en) Robust end-point detection for contact and via etching
US6184142B1 (en) Process for low k organic dielectric film etch
US4495220A (en) Polyimide inter-metal dielectric process
US6331479B1 (en) Method to prevent degradation of low dielectric constant material in copper damascene interconnects
US8017517B2 (en) Dual damascene process
US6376361B1 (en) Method to remove excess metal in the formation of damascene and dual interconnects
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
US6573176B2 (en) Method for forming dual damascene line structure
US7632689B2 (en) Methods for controlling the profile of a trench of a semiconductor structure
KR100486660B1 (ko) 반도체 소자의 연마 방법
KR100606540B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100914450B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100373358B1 (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
JP3709297B2 (ja) 半導体デバイスのコンタクトホールの形成方法
KR100472035B1 (ko) 반도체 소자의 제조 방법
US20020089059A1 (en) Semiconductor device and method for manufacturing the same
KR100598246B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100854209B1 (ko) 반도체 장치 제조 방법
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR0166508B1 (ko) 반도체 소자의 금속배선 형성방법
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
KR20060076497A (ko) 반도체 소자의 금속배선 형성방법
KR100619401B1 (ko) 반도체 소자의 제조 방법
KR100439771B1 (ko) 반도체 소자의 하드마스크 손실 방지 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090409

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee