KR100854209B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100854209B1
KR100854209B1 KR1020060134038A KR20060134038A KR100854209B1 KR 100854209 B1 KR100854209 B1 KR 100854209B1 KR 1020060134038 A KR1020060134038 A KR 1020060134038A KR 20060134038 A KR20060134038 A KR 20060134038A KR 100854209 B1 KR100854209 B1 KR 100854209B1
Authority
KR
South Korea
Prior art keywords
pad
etching
film
compensation
silicon nitride
Prior art date
Application number
KR1020060134038A
Other languages
English (en)
Other versions
KR20080060006A (ko
Inventor
이양범
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134038A priority Critical patent/KR100854209B1/ko
Publication of KR20080060006A publication Critical patent/KR20080060006A/ko
Application granted granted Critical
Publication of KR100854209B1 publication Critical patent/KR100854209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Abstract

하부 기판에 패드를 형성하는 단계, 상기 패드 위로 보호막을 형성하는 단계, 상기 보호막을 패터닝하여 상기 패드를 노출시키는 단계, 상기 보호막 위에 실리콘 산화막으로 이루어지는 보상막을 적층하여 상기 패드의 피트를 채우고, 상기 패드의 표면을 덮는 단계, 상기 보상막 위로 실리콘 질화막을 적층하는 단계, 상기 실리콘 질화막을 제거하는 식각을 실시하는 단계, 상기 패드 성분이 검출될 때까지 상기 보상막을 식각하는 단계를 포함하여 이루어지는 반도체 장치 형성 방법이 개시된다.
본 발명에 따르면 반도체 장치 형성 방법에서 패드를 노출하는 단계에서 발생되는 미세한 피트들을 채움으로써 기능상의 다른 문제 없이 외관 불량을 제거할 수 있다.

Description

반도체 장치 제조 방법{Method of fabricating semiconductor devices}
도1 내지 도3은 본 발명의 주요 단계에서의 반도체 장치 부분을 나타내는 공정 단면도들이다.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 패드 부분의 외관 불량을 개선할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치는 반도체 기판에 도체 및 부도체, 반도체 막을 형성하고 가공하여 전자, 전기 소자 및 배선을 형성하여 이루어지는 회로 장치의 일종이다. 반도체 장치의 고집적화가 진행되면서 배선 및 소자의 형성 폭이 매우 작아진다. 따라서, 반도체 장치는 매우 복잡하고 정밀하게 이루어지고 있으며, 그 형성 공정은 극도로 정밀하게 조건이 제어될 필요가 있다.
반도체 장치의 고집적화를 위해 소자 및 배선의 크기가 점차 줄어들고, 한정된 면적에 많은 소자를 형성하기 위해 다층화가 이루어진다. 소자와 배선을 연결하 고, 상층 배선과 하층 배선을 연결하기 위해 층간 절연막에 홀을 형성하고 홀에 도체를 채워 콘택을 형성하게 된다.
반도체 장치의 상부에는 하부 기판에 형성된 많은 소자와 배선으로 이루어진 회로를 외부와 연결시키기 위한 단자 혹은 상층의 다른 구조와 연결시키기 위한 단자가 형성된다. 단자는 통상 패드(PAD)라는 명칭으로 불리며, 메탈 라인의 일부로서, 알루미늄 금속 등으로 이루어진다. 패드가 형성된 반도체 장치는 외부의 충격이나 습기, 산소 등의 유입을 방지하기 위해 전체적으로 보호막으로 덮이게 된다. 보호막은 실리콘 산화막과 실리콘 질화막 또는 이들 막이 교번하면서 이루어지는 다층막으로 이루어진다.
그런데, 보호막 형성 후 패드 부분을 드러내는 식각 단계에서 공정 진행용 화학 물질로 인해 패드 표면이 침해를 받아 패드 표면에 피트가 형성되어 외관 불량을 일으키는 경우가 많이 있다.
가령, 보호막 패터닝에 의한 패드 오픈 공정에서 보호막 표면에 포토레지스트 식각 마스크 패턴이 형성되고, 실리콘 질화막과 실리콘 산화막을 차례로 제거한다. 이어서, 포토레지스트 식각 마스크 패턴을 애싱, 습식 스트립핑 등의 방법으로 제거한다. 이런 공정에서, 에천트나 기타 공정 진행에서 제공되는 화학물질들에 의해 침해를 받아 패드 표면에 수십 내지 100 옹스트롬 정도의 깊이를 가지는 작은 피트가 발생하고 이런 피트는 패드의 외관 불량을 일으켜 문제가 된다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 장치 패드에 피트가 형성되어 외관의 불량을 일으키는 것을 방지할 수 있는 반도체 장치 제조 방법을 제공하는 것을 목적으로 한다.
보다 구체적으로 본 발명은 반도체 장치 패드에 피트가 형성되는 경우에도 외관 불량을 일으키는 것을 차단할 수 있는 반도체 장치 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 제조 방법은, 하부 기판에 패드를 형성하는 단계, 상기 패드 위로 보호막을 형성하는 단계, 상기 보호막을 패터닝하여 상기 패드를 노출시키는 단계, 상기 보호막 위에 실리콘 산화막으로 이루어지는 보상막을 적층하여 상기 패드의 피트를 채우고, 상기 패드의 표면을 덮는 단계, 상기 보상막 위로 실리콘 질화막을 적층하는 단계, 상기 실리콘 질화막을 제거하는 식각을 실시하는 단계, 상기 패드 성분이 검출될 때까지 상기 보상막을 식각하는 단계를 포함하여 이루어진다.
본 발명에서 패드 성분 검출은 식각 종점 검출(EPD)통해 할 수 있고, 식각 배출 가스에 상기 패드 성분이 검출된 후에도 보호막에 대해 통상 일정 시간 오버 에칭을 실시하게 된다. 여기서 일정 시간은 식각 조건, 식각율을 감안하여 통상의 피트의 깊이 수준인 100 옹스트롬 보다 적은 20 내지 50 옹스트롬 수준으로 더 식각이 이루어질 수 있는 시간으로 할 수 있다.
본 발명에서 보호막은 실리콘 산화막과 실리콘 질화막으로 이루어질 수 있으며, 상기 보상막은 통상의 피트 깊이 수준 이상인 100 보다 충분히 두꺼운 500 옹스트롬 정도로 적층하는 것이 바람직하다.
본 발명에서 보상막 위에 적층된 실리콘 질화막은 반응성 이온 식각(RIE) 방식으로 식각할 수 있다. 보상막이 식각 가스에서 검출되는 식각 종점 검출(EPD)이 이루어질 때까지는 기판 전면에 대해 상대적으로 높은 식각률을 가지도록 식각을 하고, 식각 종점 검출에서 보상막이 검출된 후에는 일정 시간 상대적으로 낮은 식각률로 오버 에치를 실시할 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도1은 본 발명에서 종래와 같이 공정을 진행하여 패드를 형성하고, 보호막을 형성한 상태에서 패드를 노출시킨 단계를 나타내는 공정 단면도이다.
하부 구조가 형성된 하부 기판(10)에 층간 절연막(20)을 적층하고 패터닝하여 콘택홀을 형성하고, 콘택홀을 콘택 플러그(25)로 채우고, 상층 배선 패턴(31)을 형성하면서 패드(33)도 형성한다.
패드(33) 위로 실리콘 산화막질의 보호막 1층(40)과 실리콘 질화막질의 보호막 2층(50)을 적층하고, 이들 보호막 1,2층(40,50)을 노광 및 식각으로 패터닝하여 패드(33)를 드러내는 홀(55)을 형성한다.
이때, 식각 과정에서 사용되는 에천트 등 화학물질에 의해 침식을 받아 패드(33) 표면에는 대략 100 옹스트롬 깊이의 피트(331)가 여러 개 생길 수 있다.
도2는 도1의 상태에서 기판 전면에 보상막(60)으로 실리콘 산화막을 500 옹스트롬 적층하고, 다시 그 위에 실리콘 질화막(70)을 얇게 적층한 상태를 나타낸다. 적층에는 화학기상 증착 방법이 이용된다.
실리콘 산화막은 피트 깊이를 채우고 남을만큼 충분한 두께로 적층되며, 그 위로 실리콘 질화막은 수백 옹스트롬 정도로 얇게 적층된다.
도2의 상태에서 기판 전면에 반응성 이온 식각(RIE) 방법으로 실리콘 질화막(70)을 제거한다. 반응성 이온 식각은 이방성을 높게 띄도록 기판에 인가되는 전위를 조절하여 이루어질 수 있다. 실리콘 질화막 에칭은 식각 종점 검출(EPD)를 통해 하부의 보상막(60)인 실리콘 산화막이 검출될 때까지는 높은 식각율로 식각을 진행하고 다음으로 일정 시간을 두어 오버에치를 하는 방법으로 진행될 수 있다.
그리고, 보상막(60)에 대한 에칭을 실시한다. 보상막에 대한 에칭도 식각 종점 검출을 통해 패드 성분이 검출될 때까지 먼저 진행하고, 이후 일정 시간의 오버 에치를 하여 패드면이 전반적으로 노출되도록 한다.
단, 피트 부분은 다른 부분보다 깊게 보상막이 채워지므로 이런 오버에치를 통해 제거되지 않고, 따라서 피트 부분은 대부분이 여전히 도3과 같이 잔류 보상막(61)으로 채워진 상태가 된다. 결과적으로 피트 부분을 제외한 패드는 노출되고, 피트는 채워져 패드 표면은 평탄한 상태를 이루고 외관 불량은 나타나지 않게 된다.
본 발명에 따르면 반도체 장치 형성 방법에서 패드를 노출하는 단계에서 발생되는 미세한 피트들을 채움으로써 기능상의 다른 문제 없이 외관 불량을 제거할 수 있다.
본 발명은 패드에 작은 피트성 불량이 발견되는 경우에만 실시할 수도 있으나, 비교적 단순한 공정이므로 전체 기판 제조에서 일반적으로 적용하여 패드 외관 불량이 검출되는 것을 경감시킬 수 있다.

Claims (4)

  1. 하부 기판에 패드를 형성하는 단계,
    상기 패드 위로 보호막을 형성하는 단계,
    상기 보호막을 패터닝하여 상기 패드를 노출시키는 단계,
    상기 보호막 위에 실리콘 산화막으로 이루어지는 보상막을 적층하여 상기 패드의 피트를 채우고, 상기 패드의 표면을 덮는 단계,
    상기 보상막 위로 실리콘 질화막을 적층하고, 상기 실리콘 질화막을 제거하는 식각을 실시하는 단계,
    상기 패드 성분이 검출될 때까지 상기 보상막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 패드 성분이 검출된 후에 20 내지 50 옹스트롬 수준으로 상기 보상막이 더 식각되도록 오버 에치를 하는 단계가 더 구비되는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제 1 항에 있어서,
    상기 보호막은 실리콘 산화막과 실리콘 질화막을 적층하여 형성하며,
    상기 보상막은 500 옹스트롬 두께로 적층하는 것을 특징으로 하는 반도체 장 치 제조 방법.
  4. 제 1 항에 있어서,
    상기 보상막 위에 적층된 실리콘 질화막은 반응성 이온 식각(RIE) 방식으로 식각하되,
    상기 보상막이 식각 가스에서 검출되는 식각 종점 검출(EPD)이 이루어질 때까지는 기판 전면에 대해 상대적으로 높은 식각률을 가지도록 식각을 하고, 상기 식각 종점 검출에서 상기 보상막이 검출된 후에는 상대적으로 낮은 식각률로 오버 에치를 실시하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020060134038A 2006-12-26 2006-12-26 반도체 장치 제조 방법 KR100854209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134038A KR100854209B1 (ko) 2006-12-26 2006-12-26 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134038A KR100854209B1 (ko) 2006-12-26 2006-12-26 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20080060006A KR20080060006A (ko) 2008-07-01
KR100854209B1 true KR100854209B1 (ko) 2008-08-26

Family

ID=39812704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134038A KR100854209B1 (ko) 2006-12-26 2006-12-26 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR100854209B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107660068B (zh) * 2016-07-25 2020-07-14 北大方正集团有限公司 焊盘设计结构及设计方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012636B1 (en) * 1993-10-12 1996-09-23 Hyundai Electronics Ind Method for fabricating the bonding pad of a semiconductor element
KR20040029865A (ko) * 2002-10-02 2004-04-08 아남반도체 주식회사 반도체 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012636B1 (en) * 1993-10-12 1996-09-23 Hyundai Electronics Ind Method for fabricating the bonding pad of a semiconductor element
KR20040029865A (ko) * 2002-10-02 2004-04-08 아남반도체 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080060006A (ko) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100787847B1 (ko) 유기 실리케이트 글라스의 이중 다마신 구조를 에칭하는 방법
KR100588373B1 (ko) 반도체 소자의 형성 방법
JP2003133415A (ja) 半導体素子の導電配線形成方法
JP2000188330A (ja) デュアルダマシン配線の形成方法
JP3312604B2 (ja) 半導体装置の製造方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
KR100854209B1 (ko) 반도체 장치 제조 방법
JP2001185614A (ja) 半導体装置およびその製造方法
KR100641980B1 (ko) 반도체 소자의 배선 및 그 형성방법
JP4393175B2 (ja) 半導体素子の金属配線層形成方法
JP3279302B2 (ja) 半導体装置の製造方法
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100807026B1 (ko) 반도체 장치 제조 방법
KR100380150B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100467810B1 (ko) 반도체 소자 제조 방법
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
KR100613384B1 (ko) 반도체 소자의 배선 형성방법
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
US9922876B1 (en) Interconnect structure and fabricating method thereof
KR100808369B1 (ko) 반도체 소자의 제조방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법
KR100613385B1 (ko) 반도체 소자의 배선 형성방법
KR100315849B1 (ko) 다층 배선의 콘택 형성 방법
KR100685137B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee