JP3279302B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3279302B2 JP3279302B2 JP2000026840A JP2000026840A JP3279302B2 JP 3279302 B2 JP3279302 B2 JP 3279302B2 JP 2000026840 A JP2000026840 A JP 2000026840A JP 2000026840 A JP2000026840 A JP 2000026840A JP 3279302 B2 JP3279302 B2 JP 3279302B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dummy plug
- interlayer insulating
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】 本発明は半導体装置の製造
方法に関し、特に詳しくは、多層配線構造を有する半導
体装置に於ける配線のマイグレーション耐性の向上とビ
ア抵抗増大の抑制及び配線破断の回避が可能な半導体装
置の製造方法を提供するものである。
方法に関し、特に詳しくは、多層配線構造を有する半導
体装置に於ける配線のマイグレーション耐性の向上とビ
ア抵抗増大の抑制及び配線破断の回避が可能な半導体装
置の製造方法を提供するものである。
【０００２】
【従来の技術】半導体装置の高集積化、微細化、高性能
化が進む中で、従来ビア・配線材料として使われていた
Ａｌ、Ｗよりもさらに抵抗値の小さい材料が求められて
いる。その代表的な素材の１つとして、Ｃｕが挙げられ
る。また、Ｃｕは、低抵抗化以外に配線のマイグレーシ
ョン耐性を高める素材としても注目されている。しかし
ながら、Ｃｕはエッチングすることが困難であり、エッ
チングによってＣｕ配線を形成することは不可能とされ
てきた。そこで、ホールや溝を先に形成した後にＣｕ等
の配線材を埋め込み、化学的機械研磨（ＣＭＰ）によっ
て余分な配線材を除去し、ビアプラグと配線を形成する
ダマシンプロセスが考え出された。
化が進む中で、従来ビア・配線材料として使われていた
Ａｌ、Ｗよりもさらに抵抗値の小さい材料が求められて
いる。その代表的な素材の１つとして、Ｃｕが挙げられ
る。また、Ｃｕは、低抵抗化以外に配線のマイグレーシ
ョン耐性を高める素材としても注目されている。しかし
ながら、Ｃｕはエッチングすることが困難であり、エッ
チングによってＣｕ配線を形成することは不可能とされ
てきた。そこで、ホールや溝を先に形成した後にＣｕ等
の配線材を埋め込み、化学的機械研磨（ＣＭＰ）によっ
て余分な配線材を除去し、ビアプラグと配線を形成する
ダマシンプロセスが考え出された。
【０００３】このダマシンプロセスを使うことでＣｕ等
のエッチング困難な材質を直接エッチングすることなく
配線を形成することが可能となってきた。ダマシンの基
本的な方法としてシングルダマシンという方法がある。
図４を用いて、シングルダマシンによる半導体装置の製
造方法を以下に説明する。
のエッチング困難な材質を直接エッチングすることなく
配線を形成することが可能となってきた。ダマシンの基
本的な方法としてシングルダマシンという方法がある。
図４を用いて、シングルダマシンによる半導体装置の製
造方法を以下に説明する。
【０００４】まず、図４（ａ）に示すように、導電膜１
上に第１の層間絶縁膜７を形成し、第１の層間絶縁膜７
上に第１の感光性有機膜４を塗布し、露光・現像によっ
て第１の感光性有機膜４にホール１０８を形成する。
上に第１の層間絶縁膜７を形成し、第１の層間絶縁膜７
上に第１の感光性有機膜４を塗布し、露光・現像によっ
て第１の感光性有機膜４にホール１０８を形成する。
【０００５】続いて、図４（ｂ）に示すように、第１の
感光性有機膜４をマスクとして導電膜１に達するような
ビアホール１０５をエッチング形成し、第１の層間絶縁
膜７にビアホール１０５を形成した後、感光性有機膜４
を剥離する。
感光性有機膜４をマスクとして導電膜１に達するような
ビアホール１０５をエッチング形成し、第１の層間絶縁
膜７にビアホール１０５を形成した後、感光性有機膜４
を剥離する。
【０００６】その後は、図４（ｃ）に示すように、層間
絶縁膜７に形成したビアホール１０２に配線材料を埋め
込み、余分な配線材料はＣＭＰを行って研磨し、ビアプ
ラグ１０６を形成する。続いて、図４（ｄ）に示すよう
に、第１の層間絶縁膜７とビアプラグ１０６上に第２の
層間絶縁膜８を形成し、第２の層間絶縁膜８上に第２の
感光性有機膜６を塗布し、露光・現像によって第２の感
光性有機膜６に溝１０３を形成する。
絶縁膜７に形成したビアホール１０２に配線材料を埋め
込み、余分な配線材料はＣＭＰを行って研磨し、ビアプ
ラグ１０６を形成する。続いて、図４（ｄ）に示すよう
に、第１の層間絶縁膜７とビアプラグ１０６上に第２の
層間絶縁膜８を形成し、第２の層間絶縁膜８上に第２の
感光性有機膜６を塗布し、露光・現像によって第２の感
光性有機膜６に溝１０３を形成する。
【０００７】その後は、図４（ｅ）に示すように、第２
の感光性有機膜６をマスクとしてビアプラグ１０６上面
が露出するまでエッチングして配線溝１０４を形成し、
配線溝１０４形成後、感光性有機膜４を剥離する。
の感光性有機膜６をマスクとしてビアプラグ１０６上面
が露出するまでエッチングして配線溝１０４を形成し、
配線溝１０４形成後、感光性有機膜４を剥離する。
【０００８】最後に、図４（ｆ）に示すように配線溝１
０４に配線材料を埋め込み、ＣＭＰを行って配線１０７
を形成する。この場合、エッチング困難な材料をビア・
配線材料として用いることは可能であるが、ビアプラグ
１０６と配線１０７を個別に形成するため、ビアプラグ
と配線の間に界面２０１が形成される。そのため、ビア
プラグと配線の間で「抵抗増大」、「マイグレーション
耐性の劣化」の問題が発生する可能性がある。
０４に配線材料を埋め込み、ＣＭＰを行って配線１０７
を形成する。この場合、エッチング困難な材料をビア・
配線材料として用いることは可能であるが、ビアプラグ
１０６と配線１０７を個別に形成するため、ビアプラグ
と配線の間に界面２０１が形成される。そのため、ビア
プラグと配線の間で「抵抗増大」、「マイグレーション
耐性の劣化」の問題が発生する可能性がある。
【０００９】この問題を回避するために、ビアと配線を
一括で形成するデュアルダマシンという方法が考え出さ
れた。
一括で形成するデュアルダマシンという方法が考え出さ
れた。
【００１０】図５を用いて従来のデュアルダマシンによ
る半導体装置の製造方法を以下に説明する。
る半導体装置の製造方法を以下に説明する。
【００１１】まず、図５（ａ）に示すように導電膜１上
に第１の層間絶縁膜７（例えば、ＳｉＯ2膜）と溝エッ
チングストッパー膜９（例えば、Ｓｉ3Ｎ4膜）を形成
し、溝エッチングストッパー膜９上に第１の感光性有機
膜４を塗布し、露光・現像によって第１の感光性有機膜
４にホール１０８を形成する。
に第１の層間絶縁膜７（例えば、ＳｉＯ2膜）と溝エッ
チングストッパー膜９（例えば、Ｓｉ3Ｎ4膜）を形成
し、溝エッチングストッパー膜９上に第１の感光性有機
膜４を塗布し、露光・現像によって第１の感光性有機膜
４にホール１０８を形成する。
【００１２】続いて、図５（ｂ）に示すように、第１の
感光性有機膜４をマスクとして溝エッチングストッパー
膜９をエッチングし、さらに第１の層間絶縁膜７上部を
エッチングしてホール１０９を形成し、感光性有機膜４
を剥離する。
感光性有機膜４をマスクとして溝エッチングストッパー
膜９をエッチングし、さらに第１の層間絶縁膜７上部を
エッチングしてホール１０９を形成し、感光性有機膜４
を剥離する。
【００１３】その後、図５（ｃ）に示すようにホール１
０９内および溝エッチングストッパー膜９上に第２の層
間絶縁膜８（例えば、ＳｉＯ2膜）を形成する。
０９内および溝エッチングストッパー膜９上に第２の層
間絶縁膜８（例えば、ＳｉＯ2膜）を形成する。
【００１４】続いて、図５（ｄ）に示すように、第２の
層間絶縁膜８上に第２の感光性有機膜６を塗布し、露光
・現像によって第２の感光性有機膜６に溝１０３を形成
する。
層間絶縁膜８上に第２の感光性有機膜６を塗布し、露光
・現像によって第２の感光性有機膜６に溝１０３を形成
する。
【００１５】次に、図５（ｅ）に示すように、第２の感
光性有機膜６をマスクとして第２の層間絶縁膜８に配線
溝１０４をエッチング形成し、続いて溝エッチングスト
ッパー膜９をマスクとしてビアホール１０５をエッチン
グ形成する。
光性有機膜６をマスクとして第２の層間絶縁膜８に配線
溝１０４をエッチング形成し、続いて溝エッチングスト
ッパー膜９をマスクとしてビアホール１０５をエッチン
グ形成する。
【００１６】そして、最後に、図５（ｆ）に示すように
形成したビアホール１０５と配線溝１０４に配線材料を
埋め込み、ＣＭＰを行ってビアプラグ１０６と配線１０
７を形成する。
形成したビアホール１０５と配線溝１０４に配線材料を
埋め込み、ＣＭＰを行ってビアプラグ１０６と配線１０
７を形成する。
【００１７】この方法は、溝エッチングストッパー膜９
としてＳｉ3Ｎ4膜を用い、配線溝１０４とビアホール１
０５をエッチングする際に、精度良くビアホール１０５
を形成するために選択比（ＳｉＯ2／Ｓｉ3Ｎ4）を高く
していることを特徴としている。
としてＳｉ3Ｎ4膜を用い、配線溝１０４とビアホール１
０５をエッチングする際に、精度良くビアホール１０５
を形成するために選択比（ＳｉＯ2／Ｓｉ3Ｎ4）を高く
していることを特徴としている。
【００１８】しかしながら、肩部における選択比の確保
はかなり難しく、また、図５（ｆ）に示すように、ビア
ホール開口部において肩落ち２０２が発生しやすい。さ
らに、ビアホール１０５のアスペクト比が高くなった場
合、選択比（ＳｉＯ2／Ｓｉ3Ｎ4）を高くしてかつホー
ルの抜け性を確保しつつビアホール１０５をエッチング
形成するのは困難である。そのため、ビアホール１０５
のアスペクト比が制限されてしまう。
はかなり難しく、また、図５（ｆ）に示すように、ビア
ホール開口部において肩落ち２０２が発生しやすい。さ
らに、ビアホール１０５のアスペクト比が高くなった場
合、選択比（ＳｉＯ2／Ｓｉ3Ｎ4）を高くしてかつホー
ルの抜け性を確保しつつビアホール１０５をエッチング
形成するのは困難である。そのため、ビアホール１０５
のアスペクト比が制限されてしまう。
【００１９】さらに、溝エッチングストッパー膜９とし
てＳｉ3Ｎ4膜を用いた場合、Ｓｉ3Ｎ4の誘電率はＳｉＯ
2膜よりも高く配線間容量を増大させる。そのため、溝
エッチングストッパー膜９は半導体装置の高速化の妨げ
の要因となる。
てＳｉ3Ｎ4膜を用いた場合、Ｓｉ3Ｎ4の誘電率はＳｉＯ
2膜よりも高く配線間容量を増大させる。そのため、溝
エッチングストッパー膜９は半導体装置の高速化の妨げ
の要因となる。
【００２０】この問題を解決し得る別の従来のデュアル
ダマシンによる半導体装置の製造方法として特開平８−
３３５６３４号公報や特開平１０−２２３７５５号公報
に示された技術がある。ここでは、特開平８−３３５６
３４号公報に示された従来技術につき、図６を用いて説
明する。
ダマシンによる半導体装置の製造方法として特開平８−
３３５６３４号公報や特開平１０−２２３７５５号公報
に示された技術がある。ここでは、特開平８−３３５６
３４号公報に示された従来技術につき、図６を用いて説
明する。
【００２１】まず、図６（ａ）に示すように導電膜１上
に層間絶縁膜５を形成し、層間絶縁膜５上に第１の感光
性有機膜４を塗布し、露光・現像によって第１の感光性
有機膜４にホール１０８を形成する。
に層間絶縁膜５を形成し、層間絶縁膜５上に第１の感光
性有機膜４を塗布し、露光・現像によって第１の感光性
有機膜４にホール１０８を形成する。
【００２２】続いて、図６（ｂ）に示すように、第１の
感光性有機膜４をマスクとして導電膜１に達する一括抜
きホール１１０をエッチング形成し、感光性有機膜４を
剥離する。
感光性有機膜４をマスクとして導電膜１に達する一括抜
きホール１１０をエッチング形成し、感光性有機膜４を
剥離する。
【００２３】その後、図６（ｃ）に示すように層間絶縁
膜５のエッチングレートに対して１／２以下のエッチン
グレートとなるような有機化合物を保護膜１１１として
ビアホール１０２のみに残存させた後に、層間絶縁膜５
上に第２の感光性有機膜６を塗布し、露光・現像によっ
て第２の感光性有機膜６に溝１０３を形成する。
膜５のエッチングレートに対して１／２以下のエッチン
グレートとなるような有機化合物を保護膜１１１として
ビアホール１０２のみに残存させた後に、層間絶縁膜５
上に第２の感光性有機膜６を塗布し、露光・現像によっ
て第２の感光性有機膜６に溝１０３を形成する。
【００２４】続いて、図６（ｄ）に示すように第２の感
光性有機膜６をマスクとして所望の深さの配線溝１０４
をエッチング形成する。
光性有機膜６をマスクとして所望の深さの配線溝１０４
をエッチング形成する。
【００２５】その後、図６（ｅ）に示すように第２の感
光性有機膜６と保護膜１１１を剥離してビアホール１０
５と配線溝１０４を形成する。
光性有機膜６と保護膜１１１を剥離してビアホール１０
５と配線溝１０４を形成する。
【００２６】最後に、図６（ｆ）に示すように形成した
ビアホール１０５と配線溝１０４に配線材料を埋め込
み、ＣＭＰを行ってビアプラグ１０６と配線１０７を形
成する。
ビアホール１０５と配線溝１０４に配線材料を埋め込
み、ＣＭＰを行ってビアプラグ１０６と配線１０７を形
成する。
【００２７】この方法では、高選択比（ＳｉＯ2／Ｓｉ3
Ｎ4）のエッチングを行う必要が無いので、図５で見ら
れた肩落ち１０８は発生しない。また、選択比（ＳｉＯ
2／Ｓｉ3Ｎ4）によってビアホールのアスペクト比が制
限されることはない。
Ｎ4）のエッチングを行う必要が無いので、図５で見ら
れた肩落ち１０８は発生しない。また、選択比（ＳｉＯ
2／Ｓｉ3Ｎ4）によってビアホールのアスペクト比が制
限されることはない。
【００２８】さらに、溝エッチングストッパー膜８が必
要ないため、Ｓｉ3Ｎ4膜を使う必要が無く配線間容量を
増大させる懸念もない。
要ないため、Ｓｉ3Ｎ4膜を使う必要が無く配線間容量を
増大させる懸念もない。
【００２９】しかしながら、図６の従来のデュアルダマ
シンによる半導体装置の製造方法では、保護膜１１１と
して層間絶縁膜５のエッチングレートに対して１／２以
下のエッチングレートとなるような有機化合物を用いる
ため、配線溝１０４が形成された時点で、図６（ｄ）に
示すように、保護膜１１１上部の配線溝１０４内に保護
膜１１１の上部が突き出した状態で残存した形状となる
が、このとき、この保護膜１１１の突出した部分の側壁
にエッチング残渣２０３が発生することがわかった。こ
のエッチング残渣２０３は、薄い酸化膜またはエッチン
グ副生成物と想定され、保護膜１１１を選択的に除去す
る際に同時に除去することはできず、図６（ｅ）のよう
に、配線溝１０４内に残存してしまう。このエッチング
残渣２０３は、機械的に脆く壊れやすいため、配線のマ
イグレーション耐性を劣化させる原因となる。
シンによる半導体装置の製造方法では、保護膜１１１と
して層間絶縁膜５のエッチングレートに対して１／２以
下のエッチングレートとなるような有機化合物を用いる
ため、配線溝１０４が形成された時点で、図６（ｄ）に
示すように、保護膜１１１上部の配線溝１０４内に保護
膜１１１の上部が突き出した状態で残存した形状となる
が、このとき、この保護膜１１１の突出した部分の側壁
にエッチング残渣２０３が発生することがわかった。こ
のエッチング残渣２０３は、薄い酸化膜またはエッチン
グ副生成物と想定され、保護膜１１１を選択的に除去す
る際に同時に除去することはできず、図６（ｅ）のよう
に、配線溝１０４内に残存してしまう。このエッチング
残渣２０３は、機械的に脆く壊れやすいため、配線のマ
イグレーション耐性を劣化させる原因となる。
【００３０】また、図６の半導体装置の製造方法では、
高アスペクトな一括抜きホール１１０の形成時に、抜け
性確保のため高いイオンエネルギーをもつ酸化膜エッチ
ングを行う必要がある。この酸化膜エッチングは、導電
膜１上にダメージ層を形成し、ビア抵抗を増大させる原
因となる。
高アスペクトな一括抜きホール１１０の形成時に、抜け
性確保のため高いイオンエネルギーをもつ酸化膜エッチ
ングを行う必要がある。この酸化膜エッチングは、導電
膜１上にダメージ層を形成し、ビア抵抗を増大させる原
因となる。
【００３１】また、特開平１０−２６１７０７号公報、
特開平１０−２８４６００号公報、特開平１０−２７８
４９号公報及び特開平１０−２３３４５２号公報にも、
デュアルダマシン法を用いた配線形成方法が示されてい
るが、図６の技術における保護膜１１１のように、ダミ
ーのプラグをビアプラグが形成される位置に形成してお
く製造方法において、上記配線のマイグレーション耐性
の劣化等の問題を解決し得る技術は開示されていない。
特開平１０−２８４６００号公報、特開平１０−２７８
４９号公報及び特開平１０−２３３４５２号公報にも、
デュアルダマシン法を用いた配線形成方法が示されてい
るが、図６の技術における保護膜１１１のように、ダミ
ーのプラグをビアプラグが形成される位置に形成してお
く製造方法において、上記配線のマイグレーション耐性
の劣化等の問題を解決し得る技術は開示されていない。
【００３２】
【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、デュアルダマシ
ン法を使用して配線を形成するに際し、配線のマイグレ
ーション耐性の向上とビア抵抗増大の抑制及び配線破断
の回避が可能な半導体装置の製造方法を提供するもので
ある。
は、上記した従来技術の欠点を改良し、デュアルダマシ
ン法を使用して配線を形成するに際し、配線のマイグレ
ーション耐性の向上とビア抵抗増大の抑制及び配線破断
の回避が可能な半導体装置の製造方法を提供するもので
ある。
【００３３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上記した目的を達成するため、導電膜上にダ
ミープラグおよび上記ダミープラグと異なる材質からな
り少なくとも上記ダミープラグの側面を覆う層間絶縁膜
を形成する工程と、上記層間絶縁膜上に上記ダミープラ
グの上部に開口を有するマスク層を形成する工程と、上
記マスク層をマスクとして上記層間絶縁膜をエッチング
し上記層間絶縁膜に配線溝を形成するとともに上記ダミ
ープラグの上部を上記配線溝底部に露出させる工程とを
備え、上記配線溝が形成された時点で上記ダミープラグ
の上部が上記配線溝の底部よりも下に位置することを特
徴としている。
造方法は、上記した目的を達成するため、導電膜上にダ
ミープラグおよび上記ダミープラグと異なる材質からな
り少なくとも上記ダミープラグの側面を覆う層間絶縁膜
を形成する工程と、上記層間絶縁膜上に上記ダミープラ
グの上部に開口を有するマスク層を形成する工程と、上
記マスク層をマスクとして上記層間絶縁膜をエッチング
し上記層間絶縁膜に配線溝を形成するとともに上記ダミ
ープラグの上部を上記配線溝底部に露出させる工程とを
備え、上記配線溝が形成された時点で上記ダミープラグ
の上部が上記配線溝の底部よりも下に位置することを特
徴としている。
【００３４】かかる構成によれば、配線溝が形成された
時、配線溝内にダミープラグが突出した状態で残存しな
いため、エッチング残渣が発生することがない。従っ
て、配線のマイグレーション耐性の劣化を防止できる。
時、配線溝内にダミープラグが突出した状態で残存しな
いため、エッチング残渣が発生することがない。従っ
て、配線のマイグレーション耐性の劣化を防止できる。
【００３５】
【発明の実施の形態】以下に、本発明の上記および他の
目的、特徴および利点を明確にすべく、添付した図面を
参照して、本発明の実施の形態を詳細に説明する。
目的、特徴および利点を明確にすべく、添付した図面を
参照して、本発明の実施の形態を詳細に説明する。
【００３６】図１（ａ）〜（ｆ）に本発明の第１の実施
例の半導体装置の製造方法の工程断面図を示す。
例の半導体装置の製造方法の工程断面図を示す。
【００３７】図２は、溝配線１０７が形成された時の半
導体装置の上面図であり、図１は図２のＡ−Ａ’断面図
における製造工程を示している。
導体装置の上面図であり、図１は図２のＡ−Ａ’断面図
における製造工程を示している。
【００３８】まず、図１（ａ）に示すように、金属配線
やポリシリコン電極等の導電体膜１上にダミープラグ膜
３として、例えばＳｉＯＮ膜を形成する。ダミープラグ
膜３上に感光性有機膜を塗布し、露光・現像を行ってダ
ミープラグパターニング用の第１のマスク層４を形成す
る。
やポリシリコン電極等の導電体膜１上にダミープラグ膜
３として、例えばＳｉＯＮ膜を形成する。ダミープラグ
膜３上に感光性有機膜を塗布し、露光・現像を行ってダ
ミープラグパターニング用の第１のマスク層４を形成す
る。
【００３９】次に、図１（ｂ）に示すように、第１のマ
スク層４をマスクとしてダミープラグ膜３をエッチング
し、ダミープラグ１０２を形成し、第１のマスク層４を
Ｏ2プラズマで剥離する。
スク層４をマスクとしてダミープラグ膜３をエッチング
し、ダミープラグ１０２を形成し、第１のマスク層４を
Ｏ2プラズマで剥離する。
【００４０】続いて、図１（ｃ）に示すように、ダミー
プラグ１０２を覆うように、層間絶縁膜５としてダミー
プラグ１０２とは異なる膜、例えばＳｉＯ2膜を堆積
し、ＣＭＰにより上面を平坦化する。そして、層間絶縁
膜５上に感光性有機膜を塗布し、露光・現像を行って配
線溝幅の開口１０３を有する第２のマスク層６を形成す
る。
プラグ１０２を覆うように、層間絶縁膜５としてダミー
プラグ１０２とは異なる膜、例えばＳｉＯ2膜を堆積
し、ＣＭＰにより上面を平坦化する。そして、層間絶縁
膜５上に感光性有機膜を塗布し、露光・現像を行って配
線溝幅の開口１０３を有する第２のマスク層６を形成す
る。
【００４１】次に、図１（ｄ）に示すように、第２のマ
スク層６をマスクとして層間絶縁膜５をエッチングし、
配線溝１０４を形成し、ダミープラグ１０２の上面を配
線溝底部に露出させる。このとき、本発明に従い、配線
溝１０４が形成されたとき、ダミープラグ１０２の上部
が配線溝内に突出しないようにしている。このため、エ
ッチング残渣は発生しない。ここで、本実施例では、配
線溝１０４が形成されたとき、ダミープラグ１０２の上
部が配線溝１０４の底部よりも低い位置になるように、
層間絶縁膜５のエッチングレートよりダミープラグ１０
２のエッチングレートが速くなるような条件でエッチン
グを行っている。
スク層６をマスクとして層間絶縁膜５をエッチングし、
配線溝１０４を形成し、ダミープラグ１０２の上面を配
線溝底部に露出させる。このとき、本発明に従い、配線
溝１０４が形成されたとき、ダミープラグ１０２の上部
が配線溝内に突出しないようにしている。このため、エ
ッチング残渣は発生しない。ここで、本実施例では、配
線溝１０４が形成されたとき、ダミープラグ１０２の上
部が配線溝１０４の底部よりも低い位置になるように、
層間絶縁膜５のエッチングレートよりダミープラグ１０
２のエッチングレートが速くなるような条件でエッチン
グを行っている。
【００４２】配線溝１０４形成後は、図１（ｅ）に示す
ように第２のマスク層６をＯ2プラズマで剥離し、続い
て、ダミープラグ１０２を除去する。例えば、層間絶縁
膜５がＳｉＯ2膜でダミープラグ１０２がＳｉＯＮ膜で
ある場合、ダミープラグ１０２の除去にフロン系ガスま
たはハロゲン系ガスまたはその混合ガス主体の等方性プ
ラズマエッチングを用いることで、層間絶縁膜５をほと
んどエッチングすることなく選択的にダミープラグをエ
ッチング除去することが可能となる。
ように第２のマスク層６をＯ2プラズマで剥離し、続い
て、ダミープラグ１０２を除去する。例えば、層間絶縁
膜５がＳｉＯ2膜でダミープラグ１０２がＳｉＯＮ膜で
ある場合、ダミープラグ１０２の除去にフロン系ガスま
たはハロゲン系ガスまたはその混合ガス主体の等方性プ
ラズマエッチングを用いることで、層間絶縁膜５をほと
んどエッチングすることなく選択的にダミープラグをエ
ッチング除去することが可能となる。
【００４３】次に、図１（ｆ）に示すように、ビアホー
ル１０５と配線溝１０４に配線材料、例えばＣｕを埋め
込み、ＣＭＰにより平坦化することによってビアプラグ
１０６と配線１０７を一括で形成することができる。
ル１０５と配線溝１０４に配線材料、例えばＣｕを埋め
込み、ＣＭＰにより平坦化することによってビアプラグ
１０６と配線１０７を一括で形成することができる。
【００４４】本実施例では、図１（ｄ）に示すように、
配線溝１０４が形成されたとき、ダミープラグ１０２の
上部が配線溝１０４の底部よりも低い位置になるように
エッチングを行なっているが、これに限らず、本発明で
は、図７に示すように、配線溝１０４底部とダミープラ
グ１０２の上部が同一高さに揃っていても構わない。こ
の場合も、エッチング残渣の発生を防止するという同様
の効果が得られる。
配線溝１０４が形成されたとき、ダミープラグ１０２の
上部が配線溝１０４の底部よりも低い位置になるように
エッチングを行なっているが、これに限らず、本発明で
は、図７に示すように、配線溝１０４底部とダミープラ
グ１０２の上部が同一高さに揃っていても構わない。こ
の場合も、エッチング残渣の発生を防止するという同様
の効果が得られる。
【００４５】しかしながら、層間絶縁膜５とダミープラ
グ１０２との間にエッチングレート差がある場合には、
配線溝１０４底部とダミープラグ１０２の上部とが丁度
揃ったところでエッチングをストップさせるのは困難で
ある。これに対し、本実施例のように、層間絶縁膜５の
エッチングレートよりダミープラグ１０２のエッチング
レートが速くなるような条件でエッチングを行なえば、
配線溝１０４底部にダミープラグ１０２の上面が露出し
てから、さらにエッチングを続けても、配線溝１０４内
にダミープラグ１０２の上部が突出してしまうことはな
く、必ず、配線溝１０４底部よりもダミープラグ１０２
の上部を低い位置にできる。
グ１０２との間にエッチングレート差がある場合には、
配線溝１０４底部とダミープラグ１０２の上部とが丁度
揃ったところでエッチングをストップさせるのは困難で
ある。これに対し、本実施例のように、層間絶縁膜５の
エッチングレートよりダミープラグ１０２のエッチング
レートが速くなるような条件でエッチングを行なえば、
配線溝１０４底部にダミープラグ１０２の上面が露出し
てから、さらにエッチングを続けても、配線溝１０４内
にダミープラグ１０２の上部が突出してしまうことはな
く、必ず、配線溝１０４底部よりもダミープラグ１０２
の上部を低い位置にできる。
【００４６】したがって、本実施例によれば、確実かつ
容易に残渣の発生を防止して、配線溝およびビアプラグ
を形成することができる。
容易に残渣の発生を防止して、配線溝およびビアプラグ
を形成することができる。
【００４７】第１の実施例では、層間絶縁膜５をダミー
プラグ１０２の側面だけでなく、上面も覆って形成した
例を示したが、この方法では、配線１０７とビアプラグ
１０６との接触面積が小さくなってしまう場合が生じ
る。すなわち、第２のマスク層６形成時に位置ずれが生
じて、開口１０３の直下にダミープラグの一部しか存在
しない状態となった場合、形成される配線溝１０４底部
とビアホール上部との接触面積が小さくなってしまうこ
ととなる。以下に、本発明の第２の実施例として、配線
溝用のマスク層が位置ずれした場合でも、配線とビアプ
ラグとの接触面積を確保することの可能な半導体装置の
製造方法を示す。
プラグ１０２の側面だけでなく、上面も覆って形成した
例を示したが、この方法では、配線１０７とビアプラグ
１０６との接触面積が小さくなってしまう場合が生じ
る。すなわち、第２のマスク層６形成時に位置ずれが生
じて、開口１０３の直下にダミープラグの一部しか存在
しない状態となった場合、形成される配線溝１０４底部
とビアホール上部との接触面積が小さくなってしまうこ
ととなる。以下に、本発明の第２の実施例として、配線
溝用のマスク層が位置ずれした場合でも、配線とビアプ
ラグとの接触面積を確保することの可能な半導体装置の
製造方法を示す。
【００４８】図３（ａ）〜（ｆ）に本発明の第２の実施
例の半導体装置の製造方法の工程断面図を示す。
例の半導体装置の製造方法の工程断面図を示す。
【００４９】まず、図３（ａ）に示すように、金属配線
やポリシリコン電極等の導電体膜１上に、導電体膜１を
保護するためにＳｉＯ2膜からなるストッパ膜２を形成
し、その上にダミープラグ膜１３としてＳｉＯＮ膜を形
成する。本実施例におけるダミープラグ膜１３は、第１
の実施例のダミープラグ３よりも厚く、後に形成される
ビアホール１０５の深さだけでなく配線溝の深さ分の厚
さも含んで形成される。次に、ダミープラグ膜３上に感
光性有機膜を塗布し、露光・現像を行ってダミープラグ
パターニング用の第１のマスク層４を形成する。
やポリシリコン電極等の導電体膜１上に、導電体膜１を
保護するためにＳｉＯ2膜からなるストッパ膜２を形成
し、その上にダミープラグ膜１３としてＳｉＯＮ膜を形
成する。本実施例におけるダミープラグ膜１３は、第１
の実施例のダミープラグ３よりも厚く、後に形成される
ビアホール１０５の深さだけでなく配線溝の深さ分の厚
さも含んで形成される。次に、ダミープラグ膜３上に感
光性有機膜を塗布し、露光・現像を行ってダミープラグ
パターニング用の第１のマスク層４を形成する。
【００５０】続いて、図３（ｂ）に示すように、第１の
マスク層４をマスクとしてダミープラグ膜１３をエッチ
ングし、ダミープラグ３０２を形成し、第１のマスク層
４をＯ2プラズマで剥離する。このダミープラグ３０２
の形成では、厚いダミープラグ膜１３を、導電体膜１に
対して垂直にパターニングするために、高いイオンエネ
ルギーでのエッチングを行なう必要がある。そのため、
本実施例では、導電体膜１上にストッパ膜２を設け、ダ
ミープラグ膜１３のパターニングの際に、ストッパ膜２
上でエッチングをストップさせ、導電膜１の表面にダメ
ージ層が形成されるのを防止している。ここで、確実に
ストッパー膜２上でエッチングをストップさせるため
に、例えば、エッチング時の発光波形で終点検出を行っ
たり、ダミープラグ膜３０２とストッパ膜２との選択比
（ＳｉＯＮ／ＳｉＯ2）が高くなるエッチング条件を用
いる。
マスク層４をマスクとしてダミープラグ膜１３をエッチ
ングし、ダミープラグ３０２を形成し、第１のマスク層
４をＯ2プラズマで剥離する。このダミープラグ３０２
の形成では、厚いダミープラグ膜１３を、導電体膜１に
対して垂直にパターニングするために、高いイオンエネ
ルギーでのエッチングを行なう必要がある。そのため、
本実施例では、導電体膜１上にストッパ膜２を設け、ダ
ミープラグ膜１３のパターニングの際に、ストッパ膜２
上でエッチングをストップさせ、導電膜１の表面にダメ
ージ層が形成されるのを防止している。ここで、確実に
ストッパー膜２上でエッチングをストップさせるため
に、例えば、エッチング時の発光波形で終点検出を行っ
たり、ダミープラグ膜３０２とストッパ膜２との選択比
（ＳｉＯＮ／ＳｉＯ2）が高くなるエッチング条件を用
いる。
【００５１】続いて、図３（ｃ）に示すように、ダミー
プラグ１０２を覆うように、層間絶縁膜１５としてダミ
ープラグ１０２とは異なる膜、例えばＳｉＯ2膜を堆積
し、ＣＭＰにより上面を平坦化して、ダミープラグ３０
２と層間絶縁膜１５が同じ高さになるようにする。そし
て、層間絶縁膜１５上に感光性有機膜を塗布し、露光・
現像を行って配線溝幅の開口１０３を有する第２のマス
ク層６を形成する。
プラグ１０２を覆うように、層間絶縁膜１５としてダミ
ープラグ１０２とは異なる膜、例えばＳｉＯ2膜を堆積
し、ＣＭＰにより上面を平坦化して、ダミープラグ３０
２と層間絶縁膜１５が同じ高さになるようにする。そし
て、層間絶縁膜１５上に感光性有機膜を塗布し、露光・
現像を行って配線溝幅の開口１０３を有する第２のマス
ク層６を形成する。
【００５２】次に、図３（ｄ）に示すように、第２のマ
スク層６をマスクとして層間絶縁膜１５およびダミープ
ラグ３０２をエッチングし、配線溝１０４を形成する。
本実施例においても、ダミープラグのエッチングレート
が層間絶縁膜１５のエッチングレートよりも高くなるエ
ッチング条件でで配線溝を形成することにより、配線溝
１０４が形成されたとき、ダミープラグ３０２の上部が
配線溝１０４底部よりも下がった状態となっている。こ
のとき、本発明に従い、配線溝１０４が形成されたと
き、ダミープラグ１０２の上部が配線溝内に突出しない
ようにしているため、エッチング残渣は発生しない。
スク層６をマスクとして層間絶縁膜１５およびダミープ
ラグ３０２をエッチングし、配線溝１０４を形成する。
本実施例においても、ダミープラグのエッチングレート
が層間絶縁膜１５のエッチングレートよりも高くなるエ
ッチング条件でで配線溝を形成することにより、配線溝
１０４が形成されたとき、ダミープラグ３０２の上部が
配線溝１０４底部よりも下がった状態となっている。こ
のとき、本発明に従い、配線溝１０４が形成されたと
き、ダミープラグ１０２の上部が配線溝内に突出しない
ようにしているため、エッチング残渣は発生しない。
【００５３】また、本実施例では、配線溝１０４が形成
される高さまでダミープラグ３０２を形成しているた
め、図３（ｃ）において、第２のマスク層６が位置ずれ
して、開口１０３がダミープラグ膜３０２上部の一部し
か露出しなかった場合でも、配線溝１０４とビアホール
１０５との接続面積は、ビアホール１０５の断面積分確
保することができ、第１の実施例のように接続面積が小
さくなるという問題を防止できる。
される高さまでダミープラグ３０２を形成しているた
め、図３（ｃ）において、第２のマスク層６が位置ずれ
して、開口１０３がダミープラグ膜３０２上部の一部し
か露出しなかった場合でも、配線溝１０４とビアホール
１０５との接続面積は、ビアホール１０５の断面積分確
保することができ、第１の実施例のように接続面積が小
さくなるという問題を防止できる。
【００５４】配線溝１０４形成後、図３（ｅ）に示すよ
うに第２のマスク層６をＯ2プラズマで剥離し、続い
て、ダミープラグ１０２およびストッパ膜２を順次除去
する。本実施例では、層間絶縁膜５およびストッパ膜２
がＳｉＯ2膜でダミープラグ１０２がＳｉＯＮ膜である
ので、例えば、ダミープラグ１０２の除去にフロン系ガ
スまたはハロゲン系ガスまたはその混合ガス主体の等方
性プラズマエッチングを用いることで、層間絶縁膜５を
ほとんどエッチングすることなく選択的にダミープラグ
をエッチング除去することが可能となる。また、フロン
系ガス主体の低イオンエネルギープラズマエッチング、
例えば、圧力：５Ｐａ、ＲＦパワー：５００Ｗ、ＣＦ
４：６０ｓｃｃｍとしたリアクティブイオンエッチング
（ＲＩＥ）を用いることで導電膜１にダメージを与える
ことなくストッパ膜２を除去することができる。
うに第２のマスク層６をＯ2プラズマで剥離し、続い
て、ダミープラグ１０２およびストッパ膜２を順次除去
する。本実施例では、層間絶縁膜５およびストッパ膜２
がＳｉＯ2膜でダミープラグ１０２がＳｉＯＮ膜である
ので、例えば、ダミープラグ１０２の除去にフロン系ガ
スまたはハロゲン系ガスまたはその混合ガス主体の等方
性プラズマエッチングを用いることで、層間絶縁膜５を
ほとんどエッチングすることなく選択的にダミープラグ
をエッチング除去することが可能となる。また、フロン
系ガス主体の低イオンエネルギープラズマエッチング、
例えば、圧力：５Ｐａ、ＲＦパワー：５００Ｗ、ＣＦ
４：６０ｓｃｃｍとしたリアクティブイオンエッチング
（ＲＩＥ）を用いることで導電膜１にダメージを与える
ことなくストッパ膜２を除去することができる。
【００５５】次に、図３（ｆ）に示すように、ビアホー
ル１０５と配線溝１０４に配線材料、例えばＣｕを埋め
込み、ＣＭＰにより平坦化することによってビアプラグ
１０６と配線１０７を一括で形成することができる。
ル１０５と配線溝１０４に配線材料、例えばＣｕを埋め
込み、ＣＭＰにより平坦化することによってビアプラグ
１０６と配線１０７を一括で形成することができる。
【００５６】本実施例において、ストッパ膜２は、最終
的に素子が形成された時点でも、導電膜１上に残存する
こととなるが、ストッパ膜２は、層間絶縁膜１５に対し
てではなく、ダミープラグ膜３０２に対してエッチング
選択性があればよいため、層間絶縁膜と同種の膜、例え
ば実施例のように、酸化膜を用いることができる。従っ
て、ストッパ膜２としてＳｉ3Ｎ4等の誘電率の高い膜を
使用することによって配線間容量が高くなってしまうと
いう問題を防ぐことができる。なお、配線間容量がさほ
ど問題とならない場合には、ストッパ膜としてＳｉ3Ｎ4
を使用することももちろん可能である。
的に素子が形成された時点でも、導電膜１上に残存する
こととなるが、ストッパ膜２は、層間絶縁膜１５に対し
てではなく、ダミープラグ膜３０２に対してエッチング
選択性があればよいため、層間絶縁膜と同種の膜、例え
ば実施例のように、酸化膜を用いることができる。従っ
て、ストッパ膜２としてＳｉ3Ｎ4等の誘電率の高い膜を
使用することによって配線間容量が高くなってしまうと
いう問題を防ぐことができる。なお、配線間容量がさほ
ど問題とならない場合には、ストッパ膜としてＳｉ3Ｎ4
を使用することももちろん可能である。
【００５７】上記第１および第２の実施例において、ダ
ミープラグ２および１０２、層間絶縁膜５および１５、
ストッパー膜２の材料としては、窒化膜(Ｓｉ3Ｎ4）、
ＳｉＯＮ膜（ＳｉXＯYＮZ）、酸化膜（ＳｉＯ2)、Ｓｉ
ＯＦ膜（ＳｉxＯYＦZ）、シリコン膜（Ｓｉ）、無機系
酸化膜等からそれぞれ適宜選択するとよい。特に、ダミ
ープラグのエッチングレートが層間絶縁膜のエッチング
レートよりも高くなる条件でのエッチングを可能にする
ために、ダミープラグの材料としては、有機化合物では
なく、上記のような無機系の膜を用いることが好まし
い。
ミープラグ２および１０２、層間絶縁膜５および１５、
ストッパー膜２の材料としては、窒化膜(Ｓｉ3Ｎ4）、
ＳｉＯＮ膜（ＳｉXＯYＮZ）、酸化膜（ＳｉＯ2)、Ｓｉ
ＯＦ膜（ＳｉxＯYＦZ）、シリコン膜（Ｓｉ）、無機系
酸化膜等からそれぞれ適宜選択するとよい。特に、ダミ
ープラグのエッチングレートが層間絶縁膜のエッチング
レートよりも高くなる条件でのエッチングを可能にする
ために、ダミープラグの材料としては、有機化合物では
なく、上記のような無機系の膜を用いることが好まし
い。
【００５８】第１の実施例においては、ダミープラグ膜
３の膜厚がさほど厚くないため、導電膜１上にストッパ
膜を形成していないが、ダミープラグ膜３のエッチング
の際に、導電膜１表面のダメージが問題となる場合に
は、第２の実施例と同様、導電膜１とダミープラグ膜３
の間にＳｉＯ2膜等のストッパ膜を設けることも可能で
ある。
３の膜厚がさほど厚くないため、導電膜１上にストッパ
膜を形成していないが、ダミープラグ膜３のエッチング
の際に、導電膜１表面のダメージが問題となる場合に
は、第２の実施例と同様、導電膜１とダミープラグ膜３
の間にＳｉＯ2膜等のストッパ膜を設けることも可能で
ある。
【００５９】上記両実施例においては、ダミープラグ１
０２および３０２の形成は、ダミープラグ膜を形成し、
これをパターニングすることにより行なっているが、こ
れに限らず、図６の従来技術における保護膜１１１の形
成のように、層間絶縁膜にダミープラグ用のホールを形
成し、そこにダミープラグ膜を埋め込んで形成してもよ
い。
０２および３０２の形成は、ダミープラグ膜を形成し、
これをパターニングすることにより行なっているが、こ
れに限らず、図６の従来技術における保護膜１１１の形
成のように、層間絶縁膜にダミープラグ用のホールを形
成し、そこにダミープラグ膜を埋め込んで形成してもよ
い。
【００６０】
【発明の効果】以上説明したとおり、本発明によれば、
ダミープラグを用いたデュアルダマシン法による配線の
形成方法において、配線溝形成時にダミープラグが配線
溝内に残存しないようにしたため、配線溝内にエッチン
グ残渣が発生しない。その結果、ビアプラグと配線を形
成したときに配線溝内のエッチング残渣によって配線の
マイグレーション耐性が劣化するのを未然に防止するこ
とができる。
ダミープラグを用いたデュアルダマシン法による配線の
形成方法において、配線溝形成時にダミープラグが配線
溝内に残存しないようにしたため、配線溝内にエッチン
グ残渣が発生しない。その結果、ビアプラグと配線を形
成したときに配線溝内のエッチング残渣によって配線の
マイグレーション耐性が劣化するのを未然に防止するこ
とができる。
【００６１】また、ダミープラグのエッチングレートが
層間絶縁膜のエッチングレートよりも高くなる条件でエ
ッチングを行なうことにより、確実かつ容易に、上記の
ダミープラグが配線溝内に残存しないようにする構成を
実現することができる。
層間絶縁膜のエッチングレートよりも高くなる条件でエ
ッチングを行なうことにより、確実かつ容易に、上記の
ダミープラグが配線溝内に残存しないようにする構成を
実現することができる。
【００６２】なお、本発明は、上記実施例に限定され
ず、本発明の技術思想の範囲内で適宜変更が可能である
ことは明らかである。
ず、本発明の技術思想の範囲内で適宜変更が可能である
ことは明らかである。
【図１】図１は、本発明の第１の実施例による半導体装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図２】図２は、本発明の第１の実施例により形成され
る半導体装置の上面図である。
る半導体装置の上面図である。
【図３】図３は、本発明の第２の実施例による半導体装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図４】図４は、従来のシングルダマシンによる半導体
装置の製造方法を示す断面図である。
装置の製造方法を示す断面図である。
【図５】図５は、従来のデュアルダマシンによる半導体
装置の製造方法を示す断面図である。
装置の製造方法を示す断面図である。
【図６】図６は、別の従来のデュアルダマシンによる半
導体装置の製造方法を示す断面図である。
導体装置の製造方法を示す断面図である。
【図７】図７は、本発明の第１の実施例による半導体装
置の製造方法における一工程を示す断面図である。
置の製造方法における一工程を示す断面図である。
１ 導電膜 ２ ストッパ膜 ３，１３ ダミープラグ膜 ４ 第１のマスク層 ５，７，８，１５ 層間絶縁膜 ６ 第２のマスク層 ９ 溝エッチングストッパー膜 １０２ ダミープラグ １０３ 開口部 １０４ 配線溝 １０５ ビアホール １０６ ビアプラグ １０７ 配線 １０８ ホール １０９ 途中止めホール １１０ 一括抜きホール １１１ 保護膜 ２０１ 界面 ２０２ 肩落ち ２０３ エッチング残渣
Claims (11)
- 【請求項１】 導電膜上にダミープラグおよび前記ダミ
ープラグと異なる材質からなり少なくとも前記ダミープ
ラグの側面を覆う層間絶縁膜を形成する工程と、前記層
間絶縁膜上に前記ダミープラグの上部に開口を有するマ
スク層を形成する工程と、前記マスク層をマスクとして
前記層間絶縁膜をエッチングし前記層間絶縁膜に配線溝
を形成するとともに前記ダミープラグの上部を前記配線
溝底部に露出させる工程とを備え、前記配線溝が形成さ
れた時点で前記ダミープラグの上部が前記配線溝の底部
よりも下に位置することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記配線溝の形成は、前記ダミープラグ
のエッチングレートが前記層間絶縁膜のエッチングレー
トよりも高くなる条件で行なわれることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記ダミープラグおよび前記層間絶縁膜
を形成する工程において前記層間絶縁膜は前記ダミープ
ラグの上面を覆って形成され、前記配線溝は前記層間絶
縁膜の前記ダミープラグの上面を覆っている部分に形成
されることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項４】 前記ダミープラグおよび前記層間絶縁膜
を形成する工程において前記ダミープラグと前記層間絶
縁膜は同一の高さを有して形成されることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記ダミープラグは前記導電膜上にダミ
ープラグ膜を形成しこれを選択的にエッチングすること
により形成されること特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項６】 前記ダミープラグを除去してビアホール
を形成する工程と、前記配線溝および前記ビアホール内
に導電性材料を埋め込み配線およびビアプラグを一体的
に形成する工程とを更に備えることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項７】 前記配線溝を形成する工程において、前
記ダミープラグの少なくとも一部がエッチングされ、前
記配線溝の下部にビアホールの少なくとも一部が形成さ
れることを特徴とする請求項１〜６のいずれかに記載の
半導体装置の製造方法。 - 【請求項８】 前記ダミープラグは、無機系材料で構成
されている事を特徴とする請求項１〜６いずれかに記載
の半導体装置の製造方法。 - 【請求項９】 前記無機系材料は、窒化膜（Ｓｉ
3Ｎ4)、ＳｉＯＮ膜（ＳｉXＯYＮZ）、酸化膜（Ｓｉ
Ｏ2)、ＳｉＯＦ膜（ＳｉXＯYＦZ）、シリコン膜（Ｓ
ｉ）、無機系酸化膜等から選択された少なくとも一つの
材料を使用する事を特徴とする請求項１〜６いずれかに
記載の半導体装置の製造方法。 - 【請求項１０】 前記ダミープラグおよび前記層間絶縁
膜が形成される前に前記導電膜上にストッパ膜を形成す
る工程をさらに備え、前記ストッパ膜は前記エッチング
の際のエッチングストッパとして作用することを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項１１】 前記ダミープラグを除去して前記スト
ッパ膜の一部を露出させ、さらに前記ストッパ膜の前記
一部を選択的に除去してビアホールを形成する工程を更
に備えることを特徴とする請求項１０記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000026840A JP3279302B2 (ja) | 1999-02-15 | 2000-02-03 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-36305 | 1999-02-15 | ||
| JP3630599 | 1999-02-15 | ||
| JP2000026840A JP3279302B2 (ja) | 1999-02-15 | 2000-02-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307003A JP2000307003A (ja) | 2000-11-02 |
| JP3279302B2 true JP3279302B2 (ja) | 2002-04-30 |
Family
ID=26375341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000026840A Expired - Fee Related JP3279302B2 (ja) | 1999-02-15 | 2000-02-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279302B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622364B2 (en) | 2015-05-13 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| US10748906B2 (en) | 2015-05-13 | 2020-08-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4174412B2 (ja) * | 2003-11-07 | 2008-10-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5821357B2 (ja) * | 2011-07-19 | 2015-11-24 | 富士通株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-02-03 JP JP2000026840A patent/JP3279302B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622364B2 (en) | 2015-05-13 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| US10748906B2 (en) | 2015-05-13 | 2020-08-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US10756092B2 (en) | 2015-05-13 | 2020-08-25 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| US10777560B2 (en) | 2015-05-13 | 2020-09-15 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307003A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| KR100382729B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
| US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
| US6940150B2 (en) | Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method | |
| KR20010034203A (ko) | 두개의 유기물 함유 재료층을 포함하는 전자 디바이스제조 방법 | |
| US6372635B1 (en) | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| JP3279302B2 (ja) | 半導体装置の製造方法 | |
| US6632707B1 (en) | Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| KR20000071346A (ko) | 듀얼다마신공정을 사용한 반도체장치 제조방법 | |
| JP3228217B2 (ja) | 半導体装置の製造方法 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
| KR100511128B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20050046428A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100396697B1 (ko) | 반도체 소자의 제조방법 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| LAPS | Cancellation because of no payment of annual fees |