JP2005197694A - 半導体集積回路の配線製造方法 - Google Patents
半導体集積回路の配線製造方法 Download PDFInfo
- Publication number
- JP2005197694A JP2005197694A JP2004373249A JP2004373249A JP2005197694A JP 2005197694 A JP2005197694 A JP 2005197694A JP 2004373249 A JP2004373249 A JP 2004373249A JP 2004373249 A JP2004373249 A JP 2004373249A JP 2005197694 A JP2005197694 A JP 2005197694A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- integrated circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000008569 process Effects 0.000 title claims abstract description 49
- 239000011229 interlayer Substances 0.000 claims abstract description 88
- 238000005530 etching Methods 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000010949 copper Substances 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 230000009977 dual effect Effects 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体集積回路が高密度化されることによって互いに隣接する配線が短絡されるブリッジ現象を防止して、集積回路の特性及び動作を安定化させることができる半導体集積回路の配線製造方法を提供する。
【解決手段】本発明による半導体集積回路の配線製造方法は、半導体基板組立体上にエッチング停止膜110及び層間絶縁膜120を順次に形成する段階、層間絶縁膜120上に犠牲絶縁膜130を形成する段階、犠牲絶縁膜130上にトレンチ形成領域を定義する感光膜パターン143,145を形成する段階、感光膜パターン143,145をマスクとして層間絶縁膜120をエッチングしてトレンチ155を形成する段階、エッチング停止膜を全面エッチングする段階を含む。
【選択図】図２ｅ
【解決手段】本発明による半導体集積回路の配線製造方法は、半導体基板組立体上にエッチング停止膜110及び層間絶縁膜120を順次に形成する段階、層間絶縁膜120上に犠牲絶縁膜130を形成する段階、犠牲絶縁膜130上にトレンチ形成領域を定義する感光膜パターン143,145を形成する段階、感光膜パターン143,145をマスクとして層間絶縁膜120をエッチングしてトレンチ155を形成する段階、エッチング停止膜を全面エッチングする段階を含む。
【選択図】図２ｅ
Description
本発明は半導体集積回路の製造方法に関し、より詳しくはダマシン溝を利用する半導体集積回路の配線製造方法に関する。
最近、半導体集積回路を集積化する工程技術力が向上していて、配線抵抗、金属間の寄生容量などの特性を改善させて、回路の動作速度を高めるための一環として、既存のアルミニウム配線の代りに銅配線が広く使われるようになった。また、層間絶縁膜として既存の酸化膜の代わりに低誘電定数物質が次世代集積回路の導体絶縁材料として脚光を浴びている。
また、このように効果のある銅と低誘電定数物質を利用した配線工程の場合、銅のエッチング状態が悪いために、既存エッチング工程の代わりにダマシン工程が銅配線に適した工程として利用されている。
従来のダマシン工程を利用した半導体集積回路の銅配線製造方法によれば、厚い層間絶縁膜の上部にダマシン溝を形成した後、溝の下にある接続孔が十分に埋立てられるように銅膜を厚く過剰に蒸着する。そして銅膜にアニーリング工程を実施して銅膜蒸着時に混入した不純物を除去した後、層間絶縁膜の上部表面が露出される時点まで表面上の銅膜を化学機械的に研磨してダマシン溝内に埋立てられる銅配線を形成する。ここで、ダマシン溝は上下部配線層を連結するためのビアホールと上部配線層が形成されるトレンチからなるデュアルダマシン溝または上部配線層が形成されるトレンチのみからなるシングルダマシン溝で構成される。
一方、従来技術によるダマシン工程は、厚い層間絶縁膜の上部にダマシン溝を形成して半導体基板の一部を露出させるエッチング工程を行う時、半導体基板に形成されている金属配線などの下部構造が損傷することを防止するためにエッチング停止膜を配置する。
ところで、ダマシン溝を形成した後、銅膜と半導体素子部材（例えば、ソース・ドレイン領域、ゲート引出し線など）とを接続する部分の界面抵抗を低くするために、半導体基板組立体の上に形成されているエッチング停止膜を部分的に除去する時、エッチング停止膜が除去されると同時にダマシン溝の上端部両側に位置する層間絶縁膜の一部もまた失われてダマシン溝の上端部側壁が丸く削られ、上端部の幅が広くなる。これは半導体集積回路の製造工程で素子の集積密度を高めるためにデザインルールが縮少される傾向を考慮すれば、ダマシン溝に銅などの金属を埋立てて配線を形成する場合、隣接する配線が互いに連結されるブリッジ現象や漏洩電流を発生する問題点になる。
本発明が目的とする技術的課題は、半導体集積回路が高密度化された場合にも、互いに隣接する配線が短絡されるブリッジ現象を防止し、集積回路の特性及び動作を安定化させることができる半導体集積回路の配線製造方法を提供することにある。
このような課題を構成するために本発明では次のような半導体集積回路の配線製造方法を提示する。
請求項１に記載の発明は、半導体集積回路の配線製造方法において、半導体基板上にエッチング停止膜及び層間絶縁膜を順次に形成する段階と、前記層間絶縁膜上に犠牲絶縁膜を形成する段階と、前記犠牲絶縁膜上にトレンチ形成領域を定義する感光膜パターンを形成する段階と、前記感光膜パターンをマスクとして前記層間絶縁膜をエッチングしてトレンチを形成する段階と、前記エッチング停止膜を全面エッチングする段階と、を含むことを特徴とする。
請求項２に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記犠牲絶縁膜は窒化物系列の物質で形成することを特徴とする。
請求項３に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記犠牲絶縁膜の厚さは前記エッチング停止膜の厚さに比べて同程度以上に厚く形成することを特徴とする。
請求項４に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記層間絶縁膜は酸化物系列の物質を利用して複数の層として形成することを特徴とする。
請求項５に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記エッチング停止膜を全面エッチングする段階の後に、前記トレンチを含む前記層間絶縁膜上に上に拡散防止膜を形成する段階と、前記拡散防止膜上に導電膜を蒸着して前記トレンチを埋立てる段階と、前記導電膜にアニーリング工程を実施する段階と、前記導電膜及び前記拡散防止膜を前記層間絶縁膜の上部表面が露出される時点まで化学機械的に研磨して平坦化する段階と、をさらに含むことを特徴とする。
請求項６に記載の発明は、請求項５に記載の半導体集積回路の配線製造方法において、前記導電膜は銅で形成することを特徴とする。
請求項７に記載の発明は、半導体集積回路の配線製造方法において、半導体基板上にエッチング停止膜及び層間絶縁膜を順次に形成する段階と、前記層間絶縁膜上に犠牲絶縁膜を形成する段階と、前記犠牲絶縁膜上にビアホールを定義する第１感光膜パターンを形成する段階と、前記第１感光膜パターンをマスクとして前記層間絶縁膜をエッチングしてビアホールを形成する段階と、前記犠牲絶縁膜上にトレンチを定義する第２感光膜パターンを形成する段階と、前記第２感光膜パターンをマスクとして前記層間絶縁膜の一部分を選択的にエッチングしてデュアルダマシン溝を形成する段階と、前記エッチング停止膜を全面エッチングする段階と、を含むことを特徴とする。
請求項８に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記犠牲絶縁膜は窒化物系列の物質で形成することを特徴とする。
請求項９に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記犠牲絶縁膜の厚さは前記エッチング停止膜の厚さに比べて同等以上に厚く形成することを特徴とする。
請求項１０に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記層間絶縁膜は酸化物系列の物質を利用して複数の層で形成することを特徴とする。
請求項１１に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記第２感光膜パターンをマスクとして前記層間絶縁膜の一部分を選択的にエッチングしてデュアルダマシン溝を形成する段階は、前記ビアホール内に非感光性物質を埋立てて前記エッチング停止膜を保護する段階と、前記第２感光膜パターンをマスクとして前記層間絶縁膜の一部分をエッチングしてトレンチを形成する段階と、前記非感光性物質を全て除去する段階と、を含むことを特徴とする。
請求項１２に記載の発明は、請求項１に記載の半導体集積回路の配線製造方法において、前記エッチング停止膜を全面エッチングする段階後に、前記ダマシン溝を含む前記層間絶縁膜上に拡散防止膜を形成する段階と、前記拡散防止膜上に導電膜を蒸着して前記ダマシン溝を埋立てる段階と、前記導電膜にアニーリング工程を進める段階と、前記導電膜及び前記拡散防止膜を前記層間絶縁膜の上部表面が露出される時点まで化学機械的に研磨して平坦化する段階と、をさらに含むことを特徴とする。
請求項１３に記載の発明は、請求項１２に記載の半導体集積回路の配線製造方法において、前記導電膜は銅で形成することを特徴とする。
本発明の一観点によって述べると、半導体基板組立体の上にエッチング停止膜及び層間絶縁膜を順次に形成する段階、層間絶縁膜上に犠牲絶縁膜を形成する段階、犠牲絶縁膜上にトレンチ形成領域を定義する感光膜パターンを形成する段階、感光膜パターンをマスクとして層間絶縁膜をエッチングしトレンチを形成する段階、エッチング停止膜を全面エッチングする段階を含む半導体集積回路の配線製造方法を提示する。
ここで、犠牲絶縁膜は窒化物系列の物質で形成するのが好ましい。
また、犠牲絶縁膜の厚さはエッチング停止膜の厚さに比べて同程度以上に厚く形成するのが好ましい。
また、層間絶縁膜は酸化物系列の物質を利用して複数の層として形成するのが好ましい。
また、犠牲絶縁膜の厚さはエッチング停止膜の厚さに比べて同程度以上に厚く形成するのが好ましい。
また、層間絶縁膜は酸化物系列の物質を利用して複数の層として形成するのが好ましい。
また、エッチング停止膜を全面エッチングする段階の後にトレンチを含む層間絶縁膜上に拡散防止膜を形成する段階、拡散防止膜上に導電膜を蒸着してトレンチを埋立てる段階、導電膜にアニーリング工程を実施する段階、導電膜及び拡散防止膜を層間絶縁膜の上部表面が露出される時点まで化学機械的に研磨して平坦化する段階をさらに含むのが好ましい。
また、導電膜は銅で形成するのが好ましい。
また、導電膜は銅で形成するのが好ましい。
本発明の他の観点によって述べると、半導体基板組立体の上にエッチング停止膜及び層間絶縁膜を順次に形成する段階、層間絶縁膜上に犠牲絶縁膜を形成する段階、犠牲絶縁膜上にビアホールを定義する第１感光膜パターンを形成する段階、第１感光膜パターンをマスクとして層間絶縁膜をエッチングしてビアホールを形成する段階、犠牲絶縁膜上にトレンチを定義する第２感光膜パターンを形成する段階、第２感光膜パターンをマスクとして層間絶縁膜の上部を選択的にエッチングしてデュアルダマシン溝を形成する段階、エッチング停止膜を全面エッチングする段階を含む半導体集積回路の配線製造方法を提示する。
また、第２感光膜パターンをマスクとして層間絶縁膜の一部分を選択的にエッチングしてデュアルダマシン溝を形成する段階はビアホール内に非感光性物質を埋立ててエッチング停止膜を保護する段階、第２感光膜パターンをマスクとして層間絶縁膜の一部分をエッチングしてトレンチを形成する段階、非感光性物質を全て除去する段階を含むのが好ましい。
また、エッチング停止膜を全面エッチングする段階の後にダマシン溝を含む層間絶縁膜上に上に拡散防止膜を形成する段階、拡散防止膜上に導電膜を蒸着してダマシン溝を埋立てる段階、導電膜にアニーリング工程を進める段階、導電膜及び拡散防止膜を層間絶縁膜の上部表面が露出される時点まで化学機械的に研磨して平坦化する段階をさらに含むのが好ましい。
本発明によれば、配線を形成するためのダマシン溝の上端部側壁が丸く削られることを防止して互いに隣接する配線が短絡されるブリッジ現象を防止することができるという効果を奏する。また、ダマシン溝の上端部側壁の欠損によって発生する漏れ電流を最少化する。したがって、集積回路の特性及び動作を安定化させることができるという効果を奏する。
以下、添付した図面を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施形態に限定されない。
図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の上にあるとする時、これは他の部分の直ぐ上にある場合だけでなく、その中間に他の部分がある場合も含む。これに反し、ある部分が他の部分の直上にあるとする時には中間に他の部分がないことを意味する。
まず、本発明の実施形態による半導体集積回路を添付した図面を参照して詳細に説明する。
＜第１実施形態＞
まず、本発明の実施形態による半導体集積回路を添付した図面を参照して詳細に説明する。
＜第１実施形態＞
図１は本発明の第１実施形態による半導体集積回路の配線を概略的に示した断面図である。図１に示すように、シリコン基板に不純物領域や絶縁物領域、金属などを埋め込んだり積み上げた下部構造が形成されている半導体基板組立体１００上に層間絶縁膜１２０が形成されている。層間絶縁膜１２０は酸化物系列の物質または低誘電定数の物質からなり、半導体基板組立体１００の一部分である 半導体素子部材（例えば、ソース・ドレイン領域、ゲート引出し線など）を局部的に露出するトレンチ１５５を有する。この時、層間絶縁膜１２０は工程特性及び工程条件によって複数の層として形成することができる。
層間絶縁膜１２０に掘られたトレンチ１５５内面には拡散防止膜１６０が形成されている。そして、拡散防止膜１６０上には銅（Cu）、銀(Ag)などの導電物質からなっており、トレンチ１５５を埋立てる配線１７５が形成されている。また、半導体基板組立体１００と層間絶縁膜１２０との間には、トレンチ１５５を形成するエッチング工程時、トレンチ１５５下部の半導体基板組立体として形成されている下部構造を保護するエッチング停止膜１１０が介在する。
以上で説明した本発明の第１実施形態による半導体集積回路の配線を製造する方法について添付した図面を参照して詳細に説明する。
図２ａ乃至図２ｅは本発明の第１実施形態による半導体集積回路の配線製造方法を説明するために工程順に示した各工程における断面図である。
まず、図２ａに示すように、埋め込み部分などの下部構造（図示せず）が形成されている半導体基板組立体１００上にエッチング停止膜１１０と層間絶縁膜１２０を順次に形成する。ここで、エッチング停止膜１１０は窒化シリコンなど窒化物系列の物質を利用して形成し、層間絶縁膜１２０は酸化シリコンなど酸化物系列の物質または低誘電定数の絶縁体（例えば、フッ素添加した酸化シリコン）を利用して形成する。また、層間絶縁膜１２０は工程特性及び工程条件によって同一であったり互いに異なる酸化物系列の物質を利用して複数の層で形成することができる。
そして図２ｂに示すように、層間絶縁膜１２０上に犠牲絶縁膜１３０を形成する。ここで犠牲絶縁膜１３０の厚さはエッチング停止膜１１０の厚さに比べて同程度以上に厚く形成して、後述するエッチング停止膜１１０を除去する全面エッチング工程において層間絶縁膜１２０を保護する役割を果たす。また、犠牲絶縁膜１３０はエッチング停止膜１１０と同質の窒化物系列の物質で形成するのが好ましい。なお、上記の全面エッチングとは、犠牲絶縁膜１３０以外の選択マスクを使わずに、露出している全てのエッチング停止膜１１０を異方性エッチングにより除去することを言う。
次いで、犠牲絶縁膜１３０上に感光膜を塗布した後、露光及び現像工程を実施して配線を形成するためのトレンチ形成領域を定義する感光膜パターン１４０を形成する。
図２ｅに示すように、感光膜パターンをマスクとして犠牲絶縁膜１３０及び層間絶縁膜１２０をエッチングし層間絶縁膜１２０内にシングルダマシン溝になるトレンチ１５５を形成する。トレンチ１５５を形成するためのエッチング工程の時、埋め込み部分などの下部構造を有する半導体基板組立体１００は、これの上に位置するエッチング停止膜１１０によって保護される。
図２ｅに示すように、感光膜パターンをマスクとして犠牲絶縁膜１３０及び層間絶縁膜１２０をエッチングし層間絶縁膜１２０内にシングルダマシン溝になるトレンチ１５５を形成する。トレンチ１５５を形成するためのエッチング工程の時、埋め込み部分などの下部構造を有する半導体基板組立体１００は、これの上に位置するエッチング停止膜１１０によって保護される。
そして図２ｄに示すように、トレンチ１５５の下部に位置するエッチング停止膜１１０を局部的に除去する。一方、エッチング停止膜１１０を除去するエッチング工程を進める時、トレンチ１５５の上端部側壁の一部が同時にエッチングされて失われる。しかし、本発明の実施形態によれば、エッチング停止膜１１０を除去する時、層間絶縁膜１２０上にエッチング停止膜１１０の厚さと同程度以上に厚く形成されている犠牲絶縁膜１３０の一部分が除去されるだけで、その下にある層間絶縁膜１２０の欠損を防止することができる。したがって、層間絶縁膜１２０の形状によって決定されるトレンチ１５５の形状が変化する、つまり、トレンチ１５５上端部の幅が広くなる問題を防止する。
次に図２ｅに示すように、トレンチ１５５内部を含んで層間絶縁膜１２０上にタンタルシリコンナイトライド（TaSiN）などを利用して拡散防止膜１６０を形成する。そして、拡散防止膜１６０を含む層間絶縁膜１２０上に、トレンチ１５５が十分に埋立てられるように銅（Cu）などの導電膜１７０を厚く、過剰に蒸着する。
次に、導電膜１７０にアニーリング工程を行って導電膜１７０を蒸着する時に混入した不純物を除去する。
次に、導電膜１７０にアニーリング工程を行って導電膜１７０を蒸着する時に混入した不純物を除去する。
また図１に示すように、層間絶縁膜１２０の上部表面が露出される時点まで化学機械的に研磨して仕上がり表面を平坦化する。その結果、導電物質がトレンチ１５５内にのみ存在する導電膜からなる半導体集積回路の配線１７５が完成する。
＜第２実施形態＞
＜第２実施形態＞
次に、本発明の第２実施形態による半導体集積回路の配線について図３乃至図４ｇを参照して詳細に説明する。
図３は本発明の第２実施形態による半導体集積回路の配線を概略的に示した断面図である。
図３は本発明の第２実施形態による半導体集積回路の配線を概略的に示した断面図である。
図３に示すように、下部配線１０５などの下部構造が形成されている半導体基板組立体１００上に層間絶縁膜１２０が形成されている。層間絶縁膜１２０は酸化物系列の物質または低誘電定数の絶縁物質からなり、下部配線１０５の一部分を露出するデュアルダマシン溝１５８を有する。この時、デュアルダマシン溝１５８は上下部配線層を連結するためのビアホール１５０と上部配線層が形成されるトレンチ１５５からなる。
層間絶縁膜１２０のデュアルダマシン溝１５８の内面には拡散防止膜１６０が形成されている。
そして、拡散防止膜１６０上には銅（Cu）などの導電物質からなっていてデュアルダマシン溝１５８を埋立てる上部配線１７５が形成されている。
そして、拡散防止膜１６０上には銅（Cu）などの導電物質からなっていてデュアルダマシン溝１５８を埋立てる上部配線１７５が形成されている。
以上で説明した本発明の第２実施形態による半導体集積回路の配線製造する方法について添付した図面を参照して詳細に説明する。
図４ａ乃至図４ｇは本発明の第２実施形態による半導体集積回路の配線製造方法を説明するために工程順に示した断面図である。
まず、図４ａに示すように、下部配線１０５が形成されている半導体基板組立体１００上にエッチング停止膜１１０と層間絶縁膜１２０を順次に形成する。ここでエッチング停止膜１１０はシリコン窒化物を利用して形成し、層間絶縁膜１２０はシリコン酸化物系列の物質及び低誘電定数の絶縁体を利用して形成する。また、層間絶縁膜１２０は工程特性及び工程条件によって同一であったり互いに異なったりする酸化物系列の物質を利用して複数の層として形成することができる。
図４ｂに示すように、層間絶縁膜１２０上に犠牲絶縁膜１３０を形成する。ここで犠牲絶縁膜１３０の厚さはエッチング停止膜１１０の厚さに比べて同程度以上に厚く形成して後述するエッチング停止膜１１０を除去するエッチング工程から層間絶縁膜１２０を保護する役割を果たす。また、犠牲絶縁膜１３０は窒化物系列の物質で形成するのが好ましい。
次に、犠牲絶縁膜１３０上に感光膜を塗布した後、露光及び現像工程を行って上下配線を連結するためのビアホール形成領域を定義する第１感光膜パターン１４３を形成する。
図４ｅに示すように、第１感光膜パターン１４３をマスクとして犠牲絶縁膜１３０及び層間絶縁膜１２０をエッチングして層間絶縁膜１２０内にビアホール１５０を形成する。ビアホール１５０を形成するためのエッチング工程の時、下部配線１０５が形成されている半導体基板組立体１００は、これの上に位置するエッチング停止膜１１０によって保護される。
そして、犠牲絶縁膜１３０上に形成されている第１感光膜パターン１４３を全て除去する。
そして、犠牲絶縁膜１３０上に形成されている第１感光膜パターン１４３を全て除去する。
図４ｄに示すように、第１感光膜パターン１４３が除去された犠牲絶縁膜１３０の上に再び感光膜を塗布した後、露光及び現像工程を行って配線を形成するためのトレンチ形成領域を定義する第２感光膜パターン１４５を形成する。
そして、ビアホール１５０に非感光性物質１４８を埋め込んで後述するトレンチ形成のためのエッチング工程時、ビアホール１５０が損傷されることを防止する。一方、これは必須なことではなく、工程特性及び条件によって省略することができる。
次に図４ｅに示すように、第２感光膜パターン１４５をマスクとして犠牲絶縁膜１３０及び層間絶縁膜１２０の一部分をエッチングしてデュアルダマシン溝１５８を形成する。この時、デュアルダマシン溝１５８は上下部配線層を連結するためのビアホール１５０及び上部配線層が形成されるトレンチ１５５を有する。
図４ｆに示すように、ビアホール１５０の下部に位置するエッチング停止膜１１０を除去する。一方、エッチング停止膜１１０を除去するエッチング工程を進める時、デュアルダマシン溝１５８の上端部側壁の一部分が共にエッチングされて失われる。しかし、本発明の実施形態によれば、エッチング停止膜１１０を除去する時、層間絶縁膜１２０上にエッチング停止膜１１０の厚さと同程度以上の厚さに形成されている犠牲絶縁膜１３０の一部分が除去されてその下に隠れる層間絶縁膜１２０の欠損を防止することができる。したがって、層間絶縁膜１２０の形状によって決定されるデュアルダマシン溝１５８の形状が変化する問題、つまり、デュアルダマシン溝１５８のトレンチ１５５上端部の幅が広くなる問題を防止する。
また図４ｇに示すように、デュアルダマシン溝１５８内部を含んで層間絶縁膜１２０上にタンタルシリコンナイトライド（TaSiN）などを利用して拡散防止膜１６０を形成する。そして、拡散防止膜１６０を含む層間絶縁膜１２０の上からデュアルダマシン溝１５８が十分に埋立てられるように銅（Cu）などの導電膜１７０を厚く蒸着する。
次に、導電膜１７０にアニーリング工程を行って導電膜１７０蒸着時に混入した不純物を除去する。
次に、導電膜１７０にアニーリング工程を行って導電膜１７０蒸着時に混入した不純物を除去する。
また図３に示すように、層間絶縁膜１２０の上部表面が露出される時点まで化学機械的に研磨して仕上がり表面を平坦化する。その結果、導電膜がデュアルダマシン溝１５８内にのみ存在して導電膜からなる半導体集積回路用配線１７５が完成する。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明によれば、配線を形成するためのダマシン溝の上端部側壁が丸く削られることを防止して互いに隣接する配線が短絡されるブリッジ現象を防止する。また、ダマシン溝の上端部側壁の欠損によって発生する漏れ電流を最少化する。したがって、集積回路の特性及び動作を安定化させることができる。
本発明の権利範囲は詳細に説明した本発明の好ましい実施形態に限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
１００ 半導体基板
１０５ 下部配線
１１０ エッチング停止膜
１２０ 層間絶縁膜
１３０ 犠牲絶縁膜
１４０ 感光膜パターン
１４３ 第１感光膜パターン
１４５ 第２感光膜パターン
１５０ ビアホール
１５５ トレンチ
１５８ デュアルダマシン溝
１６０ 拡散防止膜
１７０ 導電膜
１７５ 金属配線
１０５ 下部配線
１１０ エッチング停止膜
１２０ 層間絶縁膜
１３０ 犠牲絶縁膜
１４０ 感光膜パターン
１４３ 第１感光膜パターン
１４５ 第２感光膜パターン
１５０ ビアホール
１５５ トレンチ
１５８ デュアルダマシン溝
１６０ 拡散防止膜
１７０ 導電膜
１７５ 金属配線
Claims (13)
- 半導体基板上にエッチング停止膜及び層間絶縁膜を順次に形成する段階と、
前記層間絶縁膜上に犠牲絶縁膜を形成する段階と、
前記犠牲絶縁膜上にトレンチ形成領域を定義する感光膜パターンを形成する段階と、
前記感光膜パターンをマスクとして前記層間絶縁膜をエッチングしてトレンチを形成する段階と、
前記エッチング停止膜を全面エッチングする段階と、
を含むことを特徴とする、半導体集積回路の配線製造方法。 - 前記犠牲絶縁膜は窒化物系列の物質で形成することを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。
- 前記犠牲絶縁膜の厚さは前記エッチング停止膜の厚さに比べて同程度以上に厚く形成することを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。
- 前記層間絶縁膜は酸化物系列の物質を利用して複数の層として形成することを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。
- 前記エッチング停止膜を全面エッチングする段階の後に、
前記トレンチを含む前記層間絶縁膜上に上に拡散防止膜を形成する段階と、
前記拡散防止膜上に導電膜を蒸着して前記トレンチを埋立てる段階と、
前記導電膜にアニーリング工程を実施する段階と、
前記導電膜及び前記拡散防止膜を前記層間絶縁膜の上部表面が露出される時点まで化学機械的に研磨して平坦化する段階と、をさらに含むことを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。 - 前記導電膜は銅で形成することを特徴とする、請求項５に記載の半導体集積回路の配線製造方法。
- 半導体基板上にエッチング停止膜及び層間絶縁膜を順次に形成する段階と、
前記層間絶縁膜上に犠牲絶縁膜を形成する段階と、
前記犠牲絶縁膜上にビアホールを定義する第１感光膜パターンを形成する段階と、
前記第１感光膜パターンをマスクとして前記層間絶縁膜をエッチングしてビアホールを形成する段階と、
前記犠牲絶縁膜上にトレンチを定義する第２感光膜パターンを形成する段階と、
前記第２感光膜パターンをマスクとして前記層間絶縁膜の一部分を選択的にエッチングしてデュアルダマシン溝を形成する段階と、
前記エッチング停止膜を全面エッチングする段階と、
を含むことを特徴とする、半導体集積回路の配線製造方法。 - 前記犠牲絶縁膜は窒化物系列の物質で形成することを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。
- 前記犠牲絶縁膜の厚さは前記エッチング停止膜の厚さに比べて同等以上に厚く形成することを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。
- 前記層間絶縁膜は酸化物系列の物質を利用して複数の層で形成することを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。
- 前記第２感光膜パターンをマスクとして前記層間絶縁膜の一部分を選択的にエッチングしてデュアルダマシン溝を形成する段階は、
前記ビアホール内に非感光性物質を埋立てて前記エッチング停止膜を保護する段階と、
前記第２感光膜パターンをマスクとして前記層間絶縁膜の一部分をエッチングしてトレンチを形成する段階と、
前記非感光性物質を全て除去する段階と、を含むことを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。 - 前記エッチング停止膜を全面エッチングする段階後に、
前記ダマシン溝を含む前記層間絶縁膜上に拡散防止膜を形成する段階と、
前記拡散防止膜上に導電膜を蒸着して前記ダマシン溝を埋立てる段階と、
前記導電膜にアニーリング工程を進める段階と、
前記導電膜及び前記拡散防止膜を前記層間絶縁膜の上部表面が露出される時点まで化学機械的に研磨して平坦化する段階と、をさらに含むことを特徴とする、請求項１に記載の半導体集積回路の配線製造方法。 - 前記導電膜は銅で形成することを特徴とする、請求項１２に記載の半導体集積回路の配線製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101823A KR100571407B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 배선 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005197694A true JP2005197694A (ja) | 2005-07-21 |
Family
ID=34698921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004373249A Pending JP2005197694A (ja) | 2003-12-31 | 2004-12-24 | 半導体集積回路の配線製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7112537B2 (ja) |
| JP (1) | JP2005197694A (ja) |
| KR (1) | KR100571407B1 (ja) |
| DE (1) | DE102004062928A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687434B1 (ko) * | 2005-12-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 및 이금속 배선을 갖는 반도체 소자 |
| US8058177B2 (en) * | 2008-07-31 | 2011-11-15 | Intel Corporation | Winged vias to increase overlay margin |
| US9024431B2 (en) * | 2009-10-29 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
| KR102592854B1 (ko) * | 2018-04-06 | 2023-10-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350672B1 (en) * | 1997-07-28 | 2002-02-26 | United Microelectronics Corp. | Interconnect structure with gas dielectric compatible with unlanded vias |
| JP2001168188A (ja) | 1999-12-06 | 2001-06-22 | Sony Corp | 半導体装置の製造方法 |
| US6451683B1 (en) * | 2000-08-28 | 2002-09-17 | Micron Technology, Inc. | Damascene structure and method of making |
| US6395632B1 (en) * | 2000-08-31 | 2002-05-28 | Micron Technology, Inc. | Etch stop in damascene interconnect structure and method of making |
-
2003
- 2003-12-31 KR KR1020030101823A patent/KR100571407B1/ko not_active IP Right Cessation
-
2004
- 2004-12-24 JP JP2004373249A patent/JP2005197694A/ja active Pending
- 2004-12-28 DE DE102004062928A patent/DE102004062928A1/de not_active Ceased
- 2004-12-30 US US11/024,850 patent/US7112537B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050142856A1 (en) | 2005-06-30 |
| KR20050069598A (ko) | 2005-07-05 |
| US7112537B2 (en) | 2006-09-26 |
| DE102004062928A1 (de) | 2005-07-28 |
| KR100571407B1 (ko) | 2006-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8404580B2 (en) | Methods for fabricating semiconductor devices | |
| JP2007150257A (ja) | 半導体素子のストレージノードコンタクトプラグの形成方法 | |
| KR20030053055A (ko) | 반도체 장치의 상호 접속 구조체 형성 방법 | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| JP3981353B2 (ja) | 集積回路を製造する方法 | |
| KR100752174B1 (ko) | 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| JP2011171623A (ja) | 半導体装置及びその製造方法 | |
| JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
| KR100763760B1 (ko) | 반도체 소자 제조 방법 | |
| KR20000004334A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20090069366A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3279302B2 (ja) | 半導体装置の製造方法 | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| CN111463169B (zh) | 半导体装置的制造方法 | |
| JP2006019379A (ja) | 半導体装置及びその製造方法 | |
| KR20050046428A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
| KR100808363B1 (ko) | 반도체 소자의 제조방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| KR100699593B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR19990033624A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050406 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061122 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |