KR100613384B1 - 반도체 소자의 배선 형성방법 - Google Patents
반도체 소자의 배선 형성방법 Download PDFInfo
- Publication number
- KR100613384B1 KR100613384B1 KR1020040111027A KR20040111027A KR100613384B1 KR 100613384 B1 KR100613384 B1 KR 100613384B1 KR 1020040111027 A KR1020040111027 A KR 1020040111027A KR 20040111027 A KR20040111027 A KR 20040111027A KR 100613384 B1 KR100613384 B1 KR 100613384B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tin
- wiring
- layer
- tixnyoz
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 50
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 목적은 비아홀 내부의 알루미늄막 상부에 TiN막의 캡핑층을 균일한 두께로 잔류시켜 배선 불량 및 배선의 신뢰성 저하를 방지할 수 있는 반도체 소자의 배선 형성방법을 제공하는 것이다.
본 발명의 목적은 반도체 기판 상에 배선 물질막, 캡핑층 및 보호막을 순차적으로 형성하는 단계; 보호막, 캡핑층 및 배선 물질막을 패터닝하여, 배선 물질막, 캡핑층 및 보호막의 적층구조로 이루어진 배선을 형성하는 단계; 배선을 덮도록 기판 전면 상에 층간절연막을 형성하는 단계; 및 층간절연막과 보호막을 순차적으로 식각하여 배선의 캡핑층을 일부 노출시키는 비아홀을 형성하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다. 여기서, 배선 물질막은 알루미늄막으로 이루어지고, 캡핑층은 제 1 TiN막으로 이루어지며, 보호막은 TixNyOz막과 제 2 TiN막이 순차적으로 적층된 막으로 이루어진다.
배선, 알루미늄막, 캡핑층, 보호막, TiN막, TixNyOz막
Description
도 1a 및 도 1b는 종래 반도체 소자의 배선 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 단면도.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 TiN막의 캡핑층을 구비한 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로, 배선 기술은 집적회로(Integrated Circuit; IC)에서 트랜지스터의 상호 연결회로, 전원공급 및 신호전달의 통로를 구현하는 기술을 말한다.
최근에는 반도체 소자의 고집적화에 따라 디자인룰(design rule)이 감소하면서 배선을 다층으로 형성하고 있으며, 이러한 다층 배선들의 전기적 연결을 위해 상부 및 하부 배선들 사이에 콘택 플러그를 형성하고 있다.
통상적으로 콘택 플러그는 층간절연막에 하부 배선을 노출시키는 비아홀을 형성하고 비아홀에 플러그 물질을 매립하고 화학기계연마(Chemical Mechanical Polishing; CMP, 이하 CMP라 칭함)에 의해 플러그 물질을 서로 분리시키고 평탄화하여 형성하며, 플러그 물질로는 주로 텅스텐(W)막을 사용한다.
도 1a 및 도 1b를 참조하여 종래 반도체 소자의 배선 형성방법을 설명한다.
도 1a를 참조하면, 반도체 기판(10) 상에 배선 물질로서 알루미늄(Al)막(12)을 증착하고, 알루미늄막(12) 상부에 캡핑(capping)층으로서 티타늄나이트라이드(TiN)막(14)을 증착한다. 여기서, TiN막(14)은 500 내지 1000Å의 두께로 증착한다. 그 다음, 포토리소그라피 공정 및 식각 공정에 의해 TiN막(14)과 알루미늄막(12)을 패터닝하여 하부 배선(15)을 형성한다.
그 후, 하부 배선(15)을 덮도록 기판(10) 전면 상에 층간절연막(16)을 형성하고, 포토리소그라피 공정에 의해 층간절연막(16) 상부에 하부 배선(15) 상의 층간절연막(16)을 일부 노출시키는 포토레지스트 패턴(18)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(18; 도 1a 참조)을 마스크로하여 노출된 층간절연막(16)을 식각하여 하부 배선(15)을 노출시키는 비아홀(20)을 형성한 후, 공지된 방법에 의해 포토레지스트 패턴(18)을 제거한다.
그 다음, 도시되지는 않았지만, 비아홀(20)을 매립하도록 플러그 물질로서 텅스텐막을 증착하고, CMP 공정에 의해 분리 및 평탄화하여 콘택 플러그를 형성한 다음, 콘택 플러그를 통하여 하부 배선(15)과 콘택하는 상부 배선을 형성한다.
여기서, 비아홀(20) 형성을 위한 층간절연막(16)의 식각은 알루미늄막(12)이나 TiN막(14) 중 하나를 식각 정지막으로 하여 수행할 수 있는데, 알루미늄막(12) 의 불량을 방지하고 배선의 신뢰성을 향상시키기 위해서는 알루미늄막(12) 보다는 TiN막(14)을 식각 정지막으로 하여 식각을 수행하여 비아홀(20) 내부의 알루미늄막(12) 상부에 TiN막(14)을 잔류시키는 것이 더 효율적이다.
그러나, 식각 시 TiN막(14)을 원하는 두께만큼 제거하고 알루미늄막(12) 상부에 TiN막(14)을 균일한 두께로 잔류시키는 것은 매우 어렵고, 알루미늄막(12) 상부에 TiN막(14)이 불균일한 두께로 존재할 경우 배선 불량 및 배선의 신뢰성 저하가 유발된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 비아홀 내부의 알루미늄막 상부에 TiN막의 캡핑층을 균일한 두께로 잔류시켜 배선 불량 및 배선의 신뢰성 저하를 방지할 수 있는 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적은 반도체 기판 상에 배선 물질막, 캡핑층 및 보호막을 순차적으로 형성하는 단계; 보호막, 캡핑층 및 배선 물질막을 패터닝하여, 배선 물질막, 캡핑층 및 보호막의 적층구조로 이루어진 배선을 형성하는 단계; 배선을 덮도록 기판 전면 상에 층간절연막을 형성하는 단계; 및 층간절연막과 보호막을 순차적으로 식각하여 배선의 캡핑층을 일부 노출시키는 비아홀을 형성하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다.
여기서, 배선 물질막은 알루미늄막으로 이루어지고, 캡핑층은 제 1 TiN막으 로 이루어지며, 보호막은 TixNyOz막과 제 2 TiN막이 순차적으로 적층된 막으로 이루어지며, 알루미늄막, 제 1 TiN막, TixNyOz막 및 제 2 TiN막은 동일 챔버 내에서 형성한다.
또한, 비아홀을 형성하는 단계는 층간절연막을 제 2 TiN막이 노출될 때까지 식각하고, 노출된 제 2 TiN막을 상기 TixNyOz막이 노출될 때까지 식각한 후, 오버 식각을 수행하여 노출된 TixNyOz막을 식각하는 과정으로 이루어지는데, 이때 층간절연막의 식각은 C4F8, Co, Ar, O2 등의 가스를 사용하여 수행하고, 제 2 TiN막의 식각은 SF6와 Ar 가스를 사용하여 수행한다.
또한, TixNyOz막은 제 1 TiN막의 증착 후 상기 챔버 내부로 산소를 공급하여 형성하거나, 제 1 TiN막의 증착 후 제 1 TiN막으로 산소를 이온주입하여 형성하거나, 산소 분위기에서 열처리 공정을 수행하여 형성할 수 있다.
또한, 제 1 및 제 2 TiN막은 각각 Ti/TiN막으로 대체될 수 있다.
도 2a 내지 도 2c를 참조하여 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명한다.
도 2a를 참조하면, 반도체 기판(100) 상에 배선 물질로서 알루미늄(Al)막(102)을 형성하고, 인-시튜(in-situ)로 알루미늄막(102) 상부에 캡핑층으로서 제 1 TiN막(104)을 형성한다. 그 다음, 제 1 TiN막(104)을 형성한 챔버 내부로 산소(oxygen) 가스를 주입하여 제 1 TiN막(104)과 반응시켜 제 1 TiN막(104) 상부에 TixNyOz막(106)을 형성하고, 동일 챔버에서 TixNyOz막(106) 상부에 제 2 TiN막 (108)을 형성한다.
여기서, TixNyOz막(106)과 제 2 TiN막(108)은 이후 비아홀 형성을 위한 층간절연막의 식각 시 캡핑층에 대한 보호막으로 작용한다.
또한, 제 1 TiN막(104)과 제 2 TiN막(108)은 각각 500Å의 두께로 증착하고, 제 1 및 제 2 TiN막(104, 108)은 각각 Ti/TiN막으로 대체될 수 있다.
또한, TixNyOz막(106)은 제 1 TiN막(104)의 증착 후 제 1 TiN막(104)으로 산소를 이온주입 하거나 산소 분위기에서 열처리 공정을 수행하여 형성할 수도 있다.
도 2b를 참조하면, 포토리소그라피 공정 및 식각 공정에 의해 제 2 TiN막(108), TixNyOz막(106), 제 1 TiN막(104), 및 알루미늄막(102)을 순차적으로 패터닝하여 하부 배선(109)을 형성한다.
그 다음, 하부 배선(109)을 덮도록 기판(100) 전면 상에 층간절연막(110)을 형성하고, 포토리소그라피 공정에 의해 층간절연막(110) 상부에 하부 배선(109) 상의 층간절연막(110)을 일부 노출시키는 포토레지스트 패턴(112)을 형성한다.
도 2c를 참조하면, 포토레지스트 패턴(112; 도 1b 참조)을 마스크로하여 노출된 층간절연막(110)과 하부의 제 2 TiN막(108) 및 TixNyOz막(106)을 순차적으로 식각하여 하부 배선(109)의 제 1 TiN막(104)을 노출시키는 비아홀(114)을 형성한다. 이때, TixNyOz막(106)과 제 2 TiN막(108)이 제 1 TiN막(104)에 대하여 보호막으로서 작용함에 따라, 알루미늄막(102) 상부에 제 1 TiN막(104)이 균일한 두께로 잔류하게 된다.
바람직하게, 식각은 C4F8, Co, Ar, O2 등의 가스를 사용하여 제 2 TiN막(108)이 노출될 때까지 층간절연막(110)을 식각하고, 노출된 제 2 TiN막(108)을 SF6와 Ar 가스를 사용하여 TixNyOz막(106)이 노출될 때까지 식각한 후, 오버 식각을 수행하여 노출된 TixNyOz막(106)을 식각하는 과정으로 이루어지는데, 제 2 TiN막(108)의 식각 후 TixNyOz막(106)이 노출되면 이때 식각장비의 시그널이 변하여 식각 정지 시점을 확인할 수 있다.
그 후, 공지된 방법에 의해 포토레지스트 패턴(112)을 제거하고, 도시되지는 않았지만, 비아홀(114)을 매립하도록 플러그 물질로서 텅스텐막을 증착한 다음, CMP 공정에 의해 분리 및 평탄화하여 콘택 플러그를 형성한다. 그 후, 콘택 플러그를 통하여 하부 배선(109)과 콘택하는 상부 배선을 형성한다.
상술한 바와 같이, 본 발명에서는 TiN막의 캡핑층 상부에 TixNyOz막과 TiN막을 더 형성하여 비아홀 형성을 위한 층간절연막의 식각 시 TiN막에 대한 보호막으로 작용하도록 함으로써, 배선물질인 알루미늄막 상부에 균일한 두께로 TiN막의 캡핑층을 잔류시킬 수 있다.
이에 따라, 캡핑층의 제거로 인한 배선 불량을 방지할 수 있을 뿐만 아니라 EM(Electro MIgratin) 및 SM(Stress Migration)에 대한 배선의 신뢰성 저하를 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아 니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (10)
- 반도체 기판 상에 배선 물질막, 캡핑층 그리고 보호막을 적층하는 단계,상기 보호막, 캡핑층 그리고 배선 물질막을 패터닝하여, 배선 물질막, 캡핑층 그리고 보호막의 적층구조로 이루어진 배선을 형성하는 단계,상기 배선을 덮도록 기판 전면 상에 층간절연막을 형성하는 단계, 그리고상기 층간절연막 및 보호막을 차례로 식각하여, 상기 배선의 캡핑층을 일부 노출시키는 비아홀을 형성하는 단계를 포함하고,상기 배선 물질막은 알루미늄막이고, 상기 캡핑층은 제 1 TiN막이고,상기 보호막은 TixNyOz막과 제 2 TiN막의 적층 구조인 반도체 소자의 배선 형성방법.
- 제1항에서,상기 TixNyOz막은 상기 제 1 TiN막의 증착 후, 상기 챔버 내부로 산소를 공급하거나, 상기 제 1 TiN막으로 산소를 이온주입하거나, 산소 분위기에서 열처리하여 형성하는 반도체 소자의 배선 형성방법.
- 삭제
- 제 1 항에 있어서,상기 알루미늄막, 제 1 TiN막, TixNyOz막 그리고 제 2 TiN막은 동일 챔버 내에서 형성하는 반도체 소자의 배선 형성방법.
- 제 1 항에 있어서,상기 비아홀을 형성하는 단계는상기 층간절연막을 제 2 TiN막이 노출될 때까지 식각하고, 상기 노출된 제 2 TiN막을 상기 TixNyOz막이 노출될 때까지 식각한 후, 오버 식각을 수행하여 상기 노출된 TixNyOz막을 식각하는 과정으로 이루어진 반도체 소자의 배선 형성방법.
- 제 5 항에 있어서,상기 층간절연막의 식각은 C4F8, Co, Ar, O2 등의 가스를 사용하여 수행하는 반도체 소자의 배선 형성방법.
- 제 5 항 또는 제 6 항에 있어서,상기 제 2 TiN막의 식각은 SF6와 Ar 가스를 사용하여 수행하는 반도체 소자의 배선 형성방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 및 제 2 TiN막은 각각 Ti/TiN막으로 대체되는 반도체 소자의 배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111027A KR100613384B1 (ko) | 2004-12-23 | 2004-12-23 | 반도체 소자의 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111027A KR100613384B1 (ko) | 2004-12-23 | 2004-12-23 | 반도체 소자의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060072409A KR20060072409A (ko) | 2006-06-28 |
| KR100613384B1 true KR100613384B1 (ko) | 2006-08-17 |
Family
ID=37165608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040111027A KR100613384B1 (ko) | 2004-12-23 | 2004-12-23 | 반도체 소자의 배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100613384B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101286239B1 (ko) | 2007-08-24 | 2013-07-15 | 삼성전자주식회사 | 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법 |
| KR20100069935A (ko) | 2008-12-17 | 2010-06-25 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002942A (ko) * | 2001-07-03 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20030058846A (ko) * | 2002-01-02 | 2003-07-07 | 삼성전자주식회사 | 반도체소자의 비아홀 형성방법 및 이에 따른 반도체소자 |
-
2004
- 2004-12-23 KR KR1020040111027A patent/KR100613384B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002942A (ko) * | 2001-07-03 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20030058846A (ko) * | 2002-01-02 | 2003-07-07 | 삼성전자주식회사 | 반도체소자의 비아홀 형성방법 및 이에 따른 반도체소자 |
Non-Patent Citations (2)
| Title |
|---|
| 1020030002942 * |
| 1020030058846 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060072409A (ko) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080182405A1 (en) | Self-aligned air-gap in interconnect structures | |
| KR100739252B1 (ko) | 반도체 소자의 제조 방법 | |
| US6893954B2 (en) | Method for patterning a semiconductor wafer | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| US6660619B1 (en) | Dual damascene metal interconnect structure with dielectric studs | |
| KR100613384B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR20050114784A (ko) | 반도체 소자의 구리배선 형성방법 | |
| US6465343B1 (en) | Method for forming backend interconnect with copper etching and ultra low-k dielectric materials | |
| KR100571391B1 (ko) | 반도체 소자의 금속 배선 구조의 제조 방법 | |
| KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030056157A (ko) | 반도체 소자 제조 방법 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| KR100467810B1 (ko) | 반도체 소자 제조 방법 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR20030074870A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100657746B1 (ko) | 반도체 소자의 비아 홀 형성 방법 | |
| KR20080000845A (ko) | 반도체 소자의 제조방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100887019B1 (ko) | 다중 오버레이 마크를 갖는 마스크 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |