KR100467810B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100467810B1
KR100467810B1 KR10-2002-0024457A KR20020024457A KR100467810B1 KR 100467810 B1 KR100467810 B1 KR 100467810B1 KR 20020024457 A KR20020024457 A KR 20020024457A KR 100467810 B1 KR100467810 B1 KR 100467810B1
Authority
KR
South Korea
Prior art keywords
metal wiring
film
metal
etching
oxide film
Prior art date
Application number
KR10-2002-0024457A
Other languages
English (en)
Other versions
KR20030086089A (ko
Inventor
조경수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0024457A priority Critical patent/KR100467810B1/ko
Publication of KR20030086089A publication Critical patent/KR20030086089A/ko
Application granted granted Critical
Publication of KR100467810B1 publication Critical patent/KR100467810B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 제조 방법에 관한 것으로, 그 목적은 금속배선과 금속배선 사이에 매립된 산화막 내부에 보이드가 형성되는 것을 방지하는 데 있다. 이를 위해 본 발명에서는, 하부절연막을 포함한 반도체 구조물 상부 전면에 금속배선막을 형성하는 단계; 금속배선막을 선택적으로 식각하여 패터닝된 금속배선을 형성하는 단계; 금속배선의 상부 양 모서리를 플라즈마로 식각하는 단계; 금속배선을 포함한 상부 전면에 상부절연막을 형성하는 단계를 포함하여 반도체 소자를 제조한다.

Description

반도체 소자 제조 방법 {Fabrication method of semiconductor device}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 선폭이 좁은 금속배선 사이를 산화막으로 매립하는 방법에 관한 것이다.
반도체 소자가 점차 고집적화, 다층화됨에 따라 중요한 기술의 하나로 다층 배선 기술이 등장하게 되었는데, 이와 같은 다층 배선 기술은 금속 배선층과 절연막층을 회로 소자가 형성된 반도체 기판 상부에 교대로 형성하며, 절연막에 의해 분리된 금속 배선층 사이를 비아를 통해 전기적으로 접속함으로써 회로 동작이 이루어지도록 하는 것이다.
최근 반도체 소자의 고집적화 추세에 따라 금속배선 간 선폭이 좁아지고 금속배선의 종횡비가 커질수록 금속배선과 금속배선 사이를 산화막으로 매립하는 것이 기술적으로 매우 어려워지고 있다.
일반적으로 종횡비가 큰 금속배선 간을 산화막으로 매립할 때에는 고밀도 플라즈마 방식 또는 일반 플라즈마 방식 또는 상압 화학기상증착 방식 등을 이용하는데, 이러한 방식을 사용하여도 금속 배선간 선폭이 0.13㎛ 이하이거나 금속배선의 종횡비가 2.5 이상인 경우에는 산화막 내부에 보이드(void)가 형성되며, 이러한 보이드는 소자의 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 금속배선 간 산화막 내부에 보이드가 형성되는 것을 방지하는 데 있다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는, 하부절연막을 포함한 반도체 구조물 상부 전면에 금속배선막을 형성하는 단계; 금속배선막을 선택적으로 식각하여 패터닝된 금속배선을 형성하는 단계; 금속배선의 상부 양 모서리를 플라즈마로 식각하는 단계; 금속배선을 포함한 상부 전면에 상부절연막을 형성하는 단계를 포함하여 반도체 소자를 제조한다.
이 때, 금속배선막을 선택적으로 식각할 때에는 금속배선막을 건식식각으로 제거한 후에 제거된 금속배선막 하부에 있던 하부절연막을 소정깊이 더 식각하는 것이 바람직하며, 더 식각하는 하부절연막의 깊이는 금속배선 전체 높이의 15~50% 인 것이 바람직하다.
또한, 금속배선을 형성한 후에는 금속배선을 포함한 상부 전면에 제1산화막을 700Å 이하의 두께로 형성한 후, 플라즈마 식각하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 상세히 설명한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1)의 구조물, 즉 개별 소자가 형성된 반도체 기판 또는 금속 배선층 상부에 산화막 등으로 이루어진 하부절연막(2)을 형성하고, 하부절연막(2) 상에 금속배선막(3)을 형성한 다음, 금속배선막(3) 상에 감광막을 도포하고 노광 및 현상하여 금속배선으로 예정된 영역의 상부에 해당하는 부분을 제외한 나머지 부분이 제거된 감광막 패턴(4)을 형성한다.
금속배선막(3)으로는 Al, Al합금, 또는 Cu 등을 사용한다.
다음, 도 1b에 도시된 바와 같이, 감광막 패턴(4)을 마스크로 하여 노출된 금속배선막(3)을 건식 식각하여 패터닝된 금속배선(3')을 형성한 후, 감광막 패턴(4)을 제거하고 세정공정을 수행한다.
이 때, 건식 식각과정에서는 과도 식각하여 노출된 금속배선막(3)을 모두 식각한 다음에 그 하부의 하부절연막(2)을 소정깊이 더 식각한다. 과도 식각되는 하부절연막(2)의 깊이는 금속배선(3') 전체 높이의 15~50% 정도가 되도록 한다.
다음, 식각 장치 내에 아르곤 등의 가스를 주입하고 플라즈마를 발생시켜 금속배선(3')의 일부를 식각하는데, 이 때, 금속배선(3')은 모서리 부분이 측벽이나 상면보다 몇 배 더 빨리 식각되므로 식각 결과 금속배선(3')은 도 1c에 도시된 바와 같이 상부의 양 모서리가 깎인 형상이 되며, 따라서, 금속배선(3')은 상방으로 갈수록 금속배선간 거리가 넓어지게 된다.
이 때 금속배선(3') 및 하부절연막(2)을 포함한 상부 전면에 제1산화막(5)을 700Å 이하의 얇은 두께로 증착한 다음, 플라즈마 식각할 수도 있는데, 이 경우 제1산화막(5)은 그 두께가 얇으므로 모두 제거가 되지만, 이러한 제1산화막(5)은 플라즈마 식각시 식각된 금속물질 등에 기인한 금속배선간 단락을 방지하는 역할을 한다.
플라즈마 식각 후 금속물질을 포함하는 잔류 산화막(6)은 금속배선(3') 주변의 하부절연막(2) 상면에 쌓이게 된다.
플라즈마 식각 후에는 H2O와 H2O2를 함유하는 케미컬을 사용하여 세정공정을 수행할 수도 있다.
다음, 금속배선(3')을 포함한 상부 전면에 산화막을 형성하는데, 산화막은 저압화학기상증착방법을 이용하여 단일층으로 형성할 수도 있고 도 1c에 도시된 바와 같이 제2산화막(7)을 저압화학기상증착법을 이용하여 300~3000Å의 얇은 두께로 증착한 후, 제2산화막(7) 상에 제3산화막(8)을 고밀도 플라즈마 방법을 이용하여 두껍게 증착할 수도 있다.
이후에는, 제3산화막을 평탄화하고 금속배선과 연결되는 비아를 형성한다.
상술한 바와 같이, 본 발명에서는 패터닝된 금속배선을 플라즈마로 일부 식각하여 상부의 양 모서리를 깎인 형상으로 만들기 때문에 결과적으로 금속배선 간 거리가 넓어져서 좁은 선폭 구조의 금속배선에서 산화막 매립시 보이드 발생이 억제되는 효과가 있으며, 따라서 소자의 신뢰성이 향상되는 효과가 있다.

Claims (7)

  1. 하부절연막을 포함한 반도체 구조물 상부 전면에 금속배선막을 형성하는 단계;
    상기 금속배선막을 선택적으로 식각하여 패터닝된 금속배선을 형성하는 단계;
    상기 금속배선을 포함한 상부 전면에 제1산화막을 형성한 후, 상기 금속배선의 상부 양 모서리를 식각하는 단계;
    상기 금속배선을 포함한 상부 전면에 상부절연막을 형성하는 단계
    를 포함하며,
    상기 금속배선막을 선택적으로 식각할 때에는 금속배선막을 건식식각으로 제거한 후에 상기 제거된 금속배선막 하부에 있던 하부절연막을 상기 금속배선 전체 높이의 15~50% 깊이만큼 더 식각하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서, 상기 금속배선의 상부 양 모서리를 식각할 때에는 아르곤 가스를 이용한 플라즈마로 식각하는 반도체 소자 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 제1산화막은 700Å 이하의 두께로 형성하는 반도체 소자 제조 방법.
  7. 제 1 항에 있어서, 상기 상부절연막을 형성할 때에는, 저압화학기상증착방법을 이용하여 단일층으로 형성하는 방법, 및 저압화학기상증착법을 이용한 박막과 고밀도 플라즈마 방법을 이용한 후막의 이중층으로 형성하는 방법 중의 어느 하나로 형성하는 반도체 소자 제조 방법.
KR10-2002-0024457A 2002-05-03 2002-05-03 반도체 소자 제조 방법 KR100467810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024457A KR100467810B1 (ko) 2002-05-03 2002-05-03 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024457A KR100467810B1 (ko) 2002-05-03 2002-05-03 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20030086089A KR20030086089A (ko) 2003-11-07
KR100467810B1 true KR100467810B1 (ko) 2005-01-24

Family

ID=32381456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024457A KR100467810B1 (ko) 2002-05-03 2002-05-03 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100467810B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670147B1 (ko) * 2005-08-05 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100657149B1 (ko) * 2005-11-15 2006-12-13 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026628A (ko) * 1994-12-21 1996-07-22 김주용 금속배선 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026628A (ko) * 1994-12-21 1996-07-22 김주용 금속배선 형성 방법

Also Published As

Publication number Publication date
KR20030086089A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
KR19990030228A (ko) 금속층과 유기체 금속간 유전체층을 제공하기 위한 이중 다마스크식 가공 방법
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
KR100467810B1 (ko) 반도체 소자 제조 방법
KR100571391B1 (ko) 반도체 소자의 금속 배선 구조의 제조 방법
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR100763760B1 (ko) 반도체 소자 제조 방법
KR100641980B1 (ko) 반도체 소자의 배선 및 그 형성방법
KR100440472B1 (ko) 반도체 소자 제조 방법
KR100613384B1 (ko) 반도체 소자의 배선 형성방법
KR100854209B1 (ko) 반도체 장치 제조 방법
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR0134108B1 (ko) 반도체 소자의 제조방법
KR100729069B1 (ko) 반도체 장치 제조 방법
KR100467815B1 (ko) 반도체 소자 및 그 제조 방법
JP2000307003A (ja) 半導体装置の製造方法
JPH0917860A (ja) 半導体素子における配線構造とその製造方法
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100450845B1 (ko) 반도체 소자 제조 방법
KR100613385B1 (ko) 반도체 소자의 배선 형성방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR0182043B1 (ko) 금속-절연막의 평탄화 방법
KR100427539B1 (ko) 반도체소자의다중금속층형성방법
KR100414732B1 (ko) 금속배선 형성 방법
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee