KR100729069B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100729069B1
KR100729069B1 KR1020050132537A KR20050132537A KR100729069B1 KR 100729069 B1 KR100729069 B1 KR 100729069B1 KR 1020050132537 A KR1020050132537 A KR 1020050132537A KR 20050132537 A KR20050132537 A KR 20050132537A KR 100729069 B1 KR100729069 B1 KR 100729069B1
Authority
KR
South Korea
Prior art keywords
etching
mask pattern
contact hole
forming
etch mask
Prior art date
Application number
KR1020050132537A
Other languages
English (en)
Inventor
김재영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132537A priority Critical patent/KR100729069B1/ko
Application granted granted Critical
Publication of KR100729069B1 publication Critical patent/KR100729069B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

절연막 위에 콘택 홀 형성을 위해 포토레지스트로 식각 마스크 패턴을 형성하고, 이 식각 마스크 패턴을 이용하여 건식 식각을 실시하되 포토레지스트에 대한 식각력을 가지는 식각 조건을 이용하여 식각이 이루어지면서 포토레지스트 패턴의 입구가 점차 넓어지고, 따라서, 콘택 홀의 입구가 콘택 홀의 저면에서의 폭보다 넓게 형성되도록 하는 것을 특징으로 하는 반도체 장치 제조 방법이 개시된다.
이때, 단계적 혹은 점진적으로 식각력이 높은 조건을 부여할 수 있고, 식각조건은 식각 가스의 산소나 일산화 탄소의 량을 바꾸거나, 등방성을 증가시키는 방법을 사용할 수 있다.

Description

반도체 장치 제조 방법{Method of fabricating semiconductor device}
도1은 종래의 콘택 홀의 입구 각진 모서리에는 오버 행(over hang)이 형성되고, 내부에 보이드(void)가 형성된 상태를 나타내는 단면도,
도2 및 도3은 종래에 습식 식각 및 건식 식각을 통해 금속 플러그 형성시의 오버행을 방지하는 공정을 나타내는 공정 단면도들,
도4 내지 도7은 본 발명의 일 실시예에 따라 식각을 실시할 때의 각 단계의 콘택 홀 형태를 나타내는 공정 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명
10,110: 기판 20,120: 절연막(층간 절연막)
41: 오버 행 43: 보이드
50,151,153,155,157: 마스크 패턴 60',60,161,163,165,167: 콘택 홀
61: 언더 컷
본 발명은 반도체 장치 제조 방법에 관한 것으로, 보다 상세하게는 반도체 장치의 콘택 홀 형성 방법에 관한 것이다.
반도체 장치는 반도체 기판에 절연막과 도전막을 형성하고 패터닝하여 전자 전기 소자 및 배선을 형성함과 동시에 이들이 결합된 상태로서의 회로 장치를 형성하여 이루어진다. 소자와 소자, 소자와 배선 및 하부 배선과 상부 배선을 연결하기 위해 여러 가지 방법이 사용되며, 특히 소자의 전기 단자와 배선, 하부 배선과 상부 배선을 연결하기 위해 층간 절연막을 관통하여 수직으로 형성되는 콘택이 사용된다.
콘택은 하부 소자나 배선을 형성하고, 하부 소자나 배선이 형성된 하부 기판(10) 위에 절연막(20)을 형성한 뒤 하부 소자나 배선 일부를 드러내는 콘택 홀을 형성하고, 그 홀에 도전층(40)을 채움으로써 형성된다. 콘택은 상부 배선과 같은 금속층 적층 과정에서 형성되거나, 상부 배선과 별도의 과정을 통해 형성될 수 있다.
콘택 홀에 채워질 금속층을 형성하는 방법으로 화학기상 증착과 함께 스퍼터링이 많이 사용된다. 특히 알미늄 금속으로 플러그를 형성할 경우, 화학기상증착은 어렵고, 스퍼터링이 통상적으로 사용된다. 콘택홀을 화학기상증착으로 채우는 경우, 좁은 콘택 홀에도 고르게 금속막이 적층되어 내부에 보이드가 없는 플러그를 형성할 수 있다. 그러나, 스퍼터링을 이용하는 경우, 타겟에서 튀어 나온 입자는 모든 방향으로의 성분을 가질 수 있고, 해당 부분에 쌓이는 금속층은 그 부분이 개방된 입체각에 비례하게 된다. 따라서 튀어나온 모서리에는 금속층의 다른 부분보다 두껍게 형성되고, 구석진 곳에서는 금속층이 얇게 형성된다.
그 결과, 도1에 도시된 것과 같이 콘택 홀의 입구 각진 모서리에는 금속층(40)의 먼저 두껍게 형성되어(over hang:41) 콘택 홀 내부에 금속층(40)이 채워지기도 전에 콘택 홀 입구가 막히게 된다. 따라서 내부에는 채워지지 않은 공간(void:43)가 형성된다.
이런 보이드(43)는 도전체가 없는 공간이므로 콘택의 저항을 높이는 역할을 하고, 경우에 따라서는 콘택 부분에서의 단선을 초래할 수도 있다.
종래부터 스퍼터링에 따른 오버 행(41)과 보이드(43)의 문제를 해결하기 위해 콘택 홀의 입구 부분 모서리를 곡률 반경이 큰 부드러운 곡선으로 형성하는 방법이 제시되었다. 그 하나의 방법으로 층간 절연막(20)에 콘택 홀 형성을 위한 포토레지스트 패턴(50)을 형성하고, 처음에는 도2와 같이 습식 식각 등 등방성 식각을 실시하고, 다음 단계에서 도3과 같이 이방성 식각을 실시할 수 있다. 이런 경우, 포토레지스트 패턴(50) 아래에는 언더 컷(61)이 형성되어 언더 컷(61) 부분이 콘택 홀(60) 입구의 기울기를 완화시켜주는 역할을 하게 된다.
그러나, 습식 식각에 의한 등방성 식각은 형성되는 패턴도 위로 볼록한 완만한 곡선과 차이가 있는 아래로 볼록한 곡선이 되기 쉽다. 또한, 식각량의 조절이 어렵고, 번거로와 공정 비용이나 시간에 불리한 점이 많다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 스퍼터링에 의한 금속 플러그를 형성하는 과정에서 보이드 등의 문제가 없도록 채움성이 우수한 형태의 콘 택 홀을 형성하는 반도체 장치 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 하나의 공정 장비 내에서 계속되는 공정을 통해 식각 조건의 일부만을 바꾸어 콘택 홀의 입구가 완만한 곡선을 이루도록 하는 반도체 장치 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 절연막 위에 콘택 홀 형성을 위해 포토레지스트로 식각 마스크 패턴을 형성하고, 이 식각 마스크 패턴을 이용하여 건식 식각을 실시하되 포토레지스트에 대한 식각력을 가지는 레서피를 이용하여 식각이 이루어지면서 포토레지스트 패턴의 입구가 점차 넓어지고, 따라서, 콘택 홀의 입구가 콘택 홀의 저면에서의 폭보다 넓게 형성되도록 하는 것을 특징으로 한다.
본 발명에서 식각 단계를 적어도 복수의 단계로 나누어 뒤로 갈수록 포토레지스트 패턴에 대한 식각력이 높은 조건을 부여하거나, 명확한 단계의 변화 없이 지속적으로 포토레지스트 패턴에 대한 식각력이 높은 조건을 부여함으로써 콘택 홀이 저면에서 입구쪽으로 갈수록 가속적으로 넓어져 위로 볼록한 단면 구조를 가지도록 하는 것을 특징으로 한다. 이때, 식각은 조건, 특성을 바꾸어 가면서 실시될 수 있다. 가령, 초기에 이방성이 우월한 조건에서 식각을 하고, 단계별로 혹은 지속적으로 등방성이 우월한 조건으로 식각 성격을 바꾸어 가면서 식각 공정을 계속할 수 있다.
본 발명에서 포토레지스트에 대한 식각력을 높이기 위해 식각 가스에서 산소 나 일산화 탄소 중 적어도 하나의 함량을 지속적으로 높이는 방법을 사용할 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도4 내지 도7은 본 발명의 일 실시예에 따라 콘택 홀 형성용 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 사용하여 식각 가스 중의 산소의 함량을 높여가면서 식각을 실시할 때의 각 단계의 콘택 홀 형태를 나타내는 공정 단면도들이다.
도4와 같은 상태를 형성하기 위하여 먼저 하부 공정 기판(110)에 층간 절연막(120)을 적층한 상태에서 층간 절연막(120) 위쪽에 포토레지스트를 도포한다. 포토레지스트가 도포된 기판에 노광 및 현상을 통하여 콘택 홀 형성을 위한 포토레지스트 식각 마스크 패턴(151)을 형성한다. 그리고, 도시된 것과 같이 건식 식각의 1 단계를 실시한다.
식각 장비로는 플라즈마 인가형 에칭 장비가 통상적으로 이용될 수 있다. 이 장비에서 플라즈마 인가를 위한 고주파 코일에 고주파 전원을 공급하면서, 한편으로 이방성을 주기 위해 웨이퍼가 놓이는 테이블을 통해 바이어스 전력을 인가할 수 있다.
식각 공정 가스로는 C4F8과 같은 탄소 불소 화합물 계열과 CO, O2, Ar 의 혼합 가스가 사용될 수 있다. 이 가운데 본 실시예에서는 다른 공정 가스의 투입량을 고정한 상태로 포토레지스트와 같은 유기막에 대한 식각력을 가지는 산소의 함량은 가령 5sccm 정도로 유지한다. 이 단계에서는 바이어스 전력을 상대적으로 높게 인가하여 식각의 성격이 이방성을 띄도록 한다. 따라서, 층간 절연막(120)의 콘택 홀(161) 측벽도 수직에 가깝게 형성되고, 폭은 초기의 포토레지스트 식각 마스크 패턴(151) 폭인 A가 된다.
도5와 같은 상태를 형성하기 위해 도4의 식각 1단계에서 식각 조건 가운데 산소의 함량을 가령 10sccm으로 바꾸어 식각 2단계를 진행한다. 동시에 바이어스 전력을 반 정도로 낮추어 등방성 식각이 1단계에 비해 높게 이루어지도록 한다.
이런 식각 조건에서는 식각 마스크 패턴(153)의 측벽에 대해서도 어느 정도 식각이 이루어지기 때문에 식각 마스크 패턴(153)의 콘택 홀(163) 부분에 대응하는 폭은 전체적으로 커지면서 상부 입구 부분에는 등방성을 띄는 식각 조건의 영향으로 반경이 작은 라운드를 이루게 된다. 그리고, 식각 마스크 패턴의 두께도 조금 줄어든다. 층간 절연막 부분에서는 1단계에서 이미 식각된 폭(A)에 해당하는 부분은 2단계에 진입하여도 그 위쪽의 층간절연막 부분이 아직 식각되지 않은 상태가 되므로 깊이는 깊어지지만 폭은 미처 넓어지지 않거나 조금만 넓어진 상태가 된다. 그러나 새롭게 식각되는 부분은 위쪽으로 갈수로 식각이 시작되는 단계에서 포토레지스트 식각 마스크 패턴(153)의 폭이 넓어진 상태이므로 넓은 폭(B)으로 식각 된다. 따라서, 이 단계까지 이루어진 콘택 홀의 상부는 점차 폭이 넓어져 콘택 홀 측벽이 경사를 가지게 된다.
도6의 단계에서도 도5의 단계와 같은 논리가 적용될 수 있다. 도6에서 나타 나는 식각 3단계에서는 산소의 투입량은 가령 15sccm으로 더 늘어나고, 바이어스 전력은 더 줄어들게 된다. 따라서, 이 단계에서 이루어지는 콘택 홀(165)의 상부는 측벽이 도5의 2단계에서보다 더 완만한 경사를 가지게 되며, 보다 넓어진 폭(C)을 가지게 된다. 포토레지스트 식각 마스크 패턴(155)도 더 얇아진 두께와 더 넓어진 폭을 가지게 된다.
그리고, 도7의 마지막 단계에서는 산소의 투입량은 더욱 늘어나 가령 20 sccm이 되고, 바이어스 전력은 인가되지 않거나 더 줄어든 상태로 등방성이 우월한 식각이 이루어진다. 콘택 홀(167)의 상부는 측벽이 수평과 작은 각도를 이루는 완만한 경사로 형성된다.
도7의 상태에서 식각 마스크 패턴(157)을 애싱으로 제거하고, 콘택 홀(167) 입구가 완만한 경사를 가지는 상태에서 알미늄 스퍼터링으로 콘택 플러그 및 상부 배선층을 형성하게 된다. 이때에는 콘택 홀의 각 지점에서 열려있는 공간이 점하는 입체각이 줄어들게 되므로 오버 행의 형성이 줄어들게 되고, 콘택 홀의 대부분의 공간이 금속층으로 채워져 보이드로 인한 제품의 안정성 저하나 불량이 줄어들게 된다.
본 발명에 따르면 스퍼터링에 의한 금속 플러그를 형성하는 과정에서 보이드 등의 문제가 줄어들어 제품의 안정성, 단선 불량을 방지할 수 있고, 콘택 저항도 낮아지는 효과를 가질 수 있다.

Claims (5)

  1. 절연막 위에 콘택 홀 형성을 위해 포토레지스트로 식각 마스크 패턴을 형성하는 단계, 상기 식각 마스크 패턴을 이용하여 건식 식각을 실시하는 단계 및 상기 콘택 홀이 형성된 기판에 스퍼터링으로 금속층을 적층하는 단계를 구비하는 반도체 장치 형성 방법에 있어서,
    상기 건식 식각을 실시하는 단계에서는 시간 경과에 따라 상기 식각 마스크 패턴 측벽에 대해 더 높은 식각력을 가지도록 등방성 식각 조건을 강화하기 위해 식각 장비의 바이어스 전력을 시간의 경과에 따라 낮추는 것을 특징으로 하는 반도체 장치 형성 방법.
  2. 제 1 항에 있어서,
    상기 건식 식각을 실시하는 단계는 복수의 단계로 나누어지고,
    상대적으로 늦은 단계로 갈수록 상기 식각 마스크 패턴 측벽에대해 더 높은 식각력을 가지는 것을 특징으로 하는 반도체 장치 형성 방법.
  3. 제 1 항에 있어서,
    상기 건식 식각을 실시하는 단계에서는 시간 경과에 따라 식각 공정 가스에 사용되는 산소 및 일산화 탄소 가운데 적어도 하나의 양을 늘려가면서 식각을 실시하는 것을 특징으로 하는 반도체 장치 형성 방법.
  4. 삭제
  5. 삭제
KR1020050132537A 2005-12-28 2005-12-28 반도체 장치 제조 방법 KR100729069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132537A KR100729069B1 (ko) 2005-12-28 2005-12-28 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132537A KR100729069B1 (ko) 2005-12-28 2005-12-28 반도체 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR100729069B1 true KR100729069B1 (ko) 2007-06-14

Family

ID=38359642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132537A KR100729069B1 (ko) 2005-12-28 2005-12-28 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR100729069B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690218A (zh) * 2020-05-18 2021-11-23 中国科学院微电子研究所 一种半导体器件及制作方法和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004659A (ko) * 1997-06-28 1999-01-15 김영환 반도체 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004659A (ko) * 1997-06-28 1999-01-15 김영환 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690218A (zh) * 2020-05-18 2021-11-23 中国科学院微电子研究所 一种半导体器件及制作方法和电子设备
CN113690218B (zh) * 2020-05-18 2023-11-07 中国科学院微电子研究所 一种半导体器件及制作方法和电子设备

Similar Documents

Publication Publication Date Title
US7511940B2 (en) Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
GB2345189A (en) Process for forming dual damascene wiring
US9837305B1 (en) Forming deep airgaps without flop over
JP2006100571A (ja) 半導体装置およびその製造方法
CN113053805A (zh) 半导体结构的形成方法及半导体结构
KR100729069B1 (ko) 반도체 장치 제조 방법
US7196002B2 (en) Method of making dual damascene with via etch through
TWI512895B (zh) 形成半導體裝置的雙鑲嵌結構的方法以及由其製造的半導體裝置
JP2695689B2 (ja) 多層層間絶縁膜のエッチング方法
JP2007096214A (ja) 半導体装置の製造方法
KR100684432B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100449026B1 (ko) 트렌치를 이용한 금속구조물 제조방법
KR100467810B1 (ko) 반도체 소자 제조 방법
JPH1167909A (ja) 半導体装置の製造方法
TWI497784B (zh) 磁性感測裝置及其製作方法
KR101024871B1 (ko) 듀얼 다마신 패턴 형성 방법
US6599825B2 (en) Method for forming wiring in semiconductor device
KR100807026B1 (ko) 반도체 장치 제조 방법
KR0134108B1 (ko) 반도체 소자의 제조방법
KR20020078885A (ko) 반도체 소자의 비어콘택 형성방법
KR19990045447A (ko) 반도체 장치 및 그 제조 방법
JPS6039849A (ja) 半導体装置の製造方法
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
JP2011138871A (ja) 半導体装置の製造方法
KR20060077687A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110520

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee