CN113690218A - 一种半导体器件及制作方法和电子设备 - Google Patents

一种半导体器件及制作方法和电子设备 Download PDF

Info

Publication number
CN113690218A
CN113690218A CN202010421253.1A CN202010421253A CN113690218A CN 113690218 A CN113690218 A CN 113690218A CN 202010421253 A CN202010421253 A CN 202010421253A CN 113690218 A CN113690218 A CN 113690218A
Authority
CN
China
Prior art keywords
hole
semiconductor device
dielectric layer
etching
water content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010421253.1A
Other languages
English (en)
Other versions
CN113690218B (zh
Inventor
车世浩
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010421253.1A priority Critical patent/CN113690218B/zh
Publication of CN113690218A publication Critical patent/CN113690218A/zh
Application granted granted Critical
Publication of CN113690218B publication Critical patent/CN113690218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

本发明公开一种半导体器件及其制作方法和电子设备，涉及一种半导体器件及其制作方法和电子设备，解决现有技术中半导体器件制作比较繁琐，增加制作时间和成本的问题。该半导体器件，包括：衬底；形成在衬底上的电介质层，电介质层上形成有至少一个一次成形的孔；孔的上部的孔径大于孔的下部的孔径；以及形成在孔内的填充材料。本发明还包括半导体器件的制作方法以及电子设备，包括上述技术方案所提的半导体器件。本发明提供的半导体器件具有制作流程简单，并可提高产品的良品率的效果。

Description

一种半导体器件及制作方法和电子设备
技术领域
本发明涉及集成电路技术领域，尤其涉及一种半导体器件及其制作方法和电子设备。
背景技术
随着芯片集成化程度越来越高，芯片上所集成的半导体器件的尺寸越来越小，因此，随着芯片集成化程度越来越高，芯片单位面积所容纳的半导体器件越来越多，使得芯片的性能越来越好。
在半导体器件制作工艺中，可以采用双重膜制造图案化结构。此处双重膜含有介质膜以及按照所需图案间隔分布有多个牺牲膜。当采用双重膜制造图案化结构时，去除多个牺牲膜，形成多个凹槽或孔，进而完成图案化结构的制作。但是，当孔的孔径比较小的时候，后续向孔内填充材料时，填充在孔内的材料容易形成空隙，造成孔填充困难，导致产品良率下降。
为了解决上述技术问题，现有技术分两步去除牺牲膜和部分介质膜，使得孔凹槽形成上宽下窄的形状，但是这样做步骤比较繁琐，增加了制造时间和成本。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法和电子设备，用于通过一次成形法制备得到上宽下窄的孔凹槽，大大简化了制备流程，提高了产品的生产效率，且降低了生产成本。
为了实现上述目的，本发明提供如下技术方案：
一种半导体器件，包括：衬底；形成在衬底上的电介质层，电介质层上形成有至少一个一次成形的孔；孔的上部的孔径大于孔的下部的孔径；以及形成在孔内的填充材料。
与现有技术相比，本发明提供的半导体器件中，通过控制刻蚀工艺，可以通过一步刻蚀工艺，获得上部的孔径大于下部的孔径的孔。由于一次步刻蚀工艺，大大缩短了制备孔的时间，提高了半导体器件整体的生产效率，降低了生产时间成本。且形成的上部孔径大于下部孔径，该结构使得向孔内填充材料时，填充材料不易在孔口封闭，大大降低了材料填充时在孔内部产生的空隙率，在一定程度上提高了产品的良品率。
可选地，孔包括位于下部的第一孔和位于上部的第二孔，第一孔与第二孔为连通孔，第二孔由上向下孔径逐渐减小。
可选地，第一孔的孔径单位变化量小于或等于预设阈值。
可选地，第一孔的孔深与第二孔的孔深之比为(1～2)：1。
可选地，孔为控制刻蚀溶剂中水含量的方式一次成形的孔。
本发明还提供了一种半导体器件的制作方法。该半导体器件的制作方法包括：提供衬底。在衬底上形成电介质层。控制刻蚀剂对电介质层进行刻蚀，形成至少一个一次成形的孔。孔的上部的孔径大于孔的下部的孔径。在孔内形成填充材料。
与现有技术相比，本发明提供的半导体器件的制作方法的有益效果与上述技术方案的半导体器件的有益效果相同，此处不做赘述。
可选地，在电介质层形成至少一个一次成形的孔包括：采用湿法刻蚀，在控制刻蚀剂溶液水含量的情况下，采用刻蚀剂一次性刻蚀电介质层，获得形成在电介质层上的至少一个孔。
可选地，电介质层包括交替设置的牺牲膜和电介质膜；控制刻蚀剂对电介质层进行湿法刻蚀包括：以预定速率使刻蚀剂溶液水含量从第一预定值达到第二预定值，刻蚀剂溶液水含量变化过程中，持续对牺牲膜和邻近牺牲膜的电介质膜进行刻蚀，形成第二孔；控制刻蚀剂溶液的水含量为第二预定值，继续对牺牲膜进行刻蚀，形成第一孔。
可选地，在以预定速率使刻蚀剂溶液水含量从第一预定值到达第二预定值之前，半导体器件的制备方法还包括：控制刻蚀剂溶液水含量为第一预定值，对牺牲膜和邻近牺牲膜的电介质膜进行刻蚀。
可选地，第一预定值为7wt％～10wt％，第二预定值为15wt％～20wt％。
可选地，刻蚀剂溶液水含量由第一预定值改变为第二预定值的速率为每分钟变化量为0.05wt％～0.1wt％。
可选地，形成第一孔的孔深与第二孔的孔深之比为(1～2)：1
本发明还提供一种电子设备，包括上述半导体器件。
可选地，该电子设备，包括通讯设备或终端设备。
与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案的半导体器件的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的半导体器件结构示意图。
图2至图5为本发明实施例中制备半导体器件的流程结构示意图。
图6为本发明实施例中随刻蚀剂溶液水含量变化氧化硅和氮化硅刻蚀率变化图。
图7至图8为本发明实施例中刻蚀剂溶液水含量变化速率图。
附图标记：
100-衬底；110-电介质层；111-电介质膜；112-牺牲膜；120-孔；121-第一孔；122-第二孔；130-填充材料。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如背景技术所言，在半导体器件制作工艺中，可以采用双重膜制造图案化结构。例如，在3D NAND或DRAM存储器制作过程中，通常在半导体衬底上形成牺牲层和隔离层交替层叠的堆叠结构，堆叠结构中牺牲层去除后会形成孔，然后在牺牲层的位置形成控制栅或字线。由于芯片集成化程度越来越高，为了在芯片单位面积上容纳的半导体器件越来越多，通常会减小牺牲层和隔离层的厚度，使得牺牲层去除后，形成的孔的尺寸减小，在深度不变，甚至深度变深的条件下，向孔内填充材料时，容易在孔顶部先行封闭，造成孔内的形成间隙。如果填充过程中，有先封口，即孔内部有间隙，那么最终填充后，结构表面平整度较差，即高度方向不一致，造成信号不稳定，产品良率下降。
为此，本发明提供了一种半导体器件，通过控制刻蚀条件，可以一次成形上部的孔径的大于下部的孔径的孔。本发明形成的孔，上部孔径大于下部孔径，便于向孔内形成填充材料，提高产品良品率，且采用一次成形工艺，减少了制作周期，提高了产品的生产效率。
本发明实施例提供一种半导体器件。该半导体器件可以应用于3DNAND存储器中，也可以应用于其它类型的集成电路，例如DRAM等。请参见图1，本发明实施例提供半导体器件包括：衬底100。形成在衬底100上的电介质层110。电介质层110上形成有至少一个一次成形的孔120。孔120的上部的孔径大于孔120的下部的孔径。以及形成在孔120内的填充材料130。
应理解，孔120自电介质层110的表面向下延伸形成。孔120的深度是自电介质层110表面向下延伸的长度。自电介质层表面孔口处向下一定深度为孔120的上部，余下部分为孔120的下部。应理解，孔120的上部与下部的深度比根据实际情况确定。由于孔120的上部孔径大于孔120的下部孔径，应理解，孔120的上部的最小孔径应大于或等于孔120的下部的最大孔径。此外，还需说明的是，在电介质层110上可以一次成形多个相互平行的孔120，上述相互平行的多个孔120的深度可以相等或不相等。
与现有技术相比，本发明实施例提供的半导体器件，通过控制刻蚀条件，可以进行一步刻蚀工艺，获得至少一个一次成形的上部孔径大于下部孔径的孔120。采用一步刻蚀工艺使得制孔工艺缩短，减少了生产时间，提高了生产效率。尤其是，通过一步刻蚀工艺可以同时形成多个一次成形的上部孔径大于下部孔径的孔120。可以理解，需要成形的孔的数量越多，采用一步刻蚀工艺同时获得多个孔，其整体制作时间缩短越明显，进而可以提高半导体器件整体的生产效率，并大大降低生产的时间成本。形成上部孔径大于下部孔径的孔120，便于向孔120内填充或形成填充材料130，使得第一孔121中形成的填充材料，例如导电材料，在高度方向上具有一致的宽度，从而使半导体器件具有良好的信号传输稳定性，还提高了产品的良品率。
需要说明的是，上述衬底100可以是半导体衬底。例如，衬底100可以是体硅衬底、上硅(SOI)衬底、III-V族化合物半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜衬底等。电介质层110可以为低k介电常数材料。例如，电介质层110可以为二氧化硅(SiO2)、硅氮化物(SiN4)或硅氮氧化物(SiON)等。填充材料130可以根据该半导体器件的不同应用场景选择具体需要的填充材料种类。例如：当半导体器件应用于3D NAND存储器时，上述孔120用于填充字线，填充材料可以为金属铜、钨等。但不仅限于此。
作为一种可能的实现方式，请参阅图3。孔120包括位于下部的第一孔121和位于上部的第二孔122，第一孔121与第二孔122为连通孔，第二孔122由上向下孔径逐渐减小。
上述第二孔122由上向下孔径逐渐减小，应理解，第二孔122的孔口的孔径大于第二孔122的孔底的孔径。由于第二孔的孔径大于第一孔的孔径，还应理解，第二孔122的孔底的孔径大于第一孔121的孔径。此时，向孔120内形成填充材料时，由于第二孔122的孔口孔径较大，填充材料不易堆积在孔口处，方便向孔120内填充或形成填充材料，可以大大降低填充材料内空隙，提高了产品的良品率。
作为一种可能的实现方式，请参阅图3。第一孔121的孔径单位变化量小于或等于预设阈值。可以认为，第一孔121的孔口处的孔径与第一孔121中任意一处的孔径基本相等。应理解，理论上来说，第一孔121不同位置的孔径单位变化量为0，预设阈值为0。此时，此时，第一孔121的侧壁与孔120的孔底所在的平面垂直，第一孔121任意一处的孔径均相等。但在实际应用中，由于加工误差的存在，允许预设阈值以0为基准点具有向上或下浮动的误差，比如误差范围可以是±2埃。此时，可以认为第一孔121的孔径基本没有变化。第一孔121的侧壁与孔120的孔底所在的平面基本垂直。
采用本发明实施例的半导体器件，由于第一孔121孔径基本不变，而只改变第二孔122孔径，使第二孔的孔径由上向下逐渐减小，此时可以保证在便于向孔120内形成填充材料的前提下，第一孔121下部的侧边基本为垂直与孔底所在平面的侧边。使得第一孔121中形成的填充材料，例如导电材料，在高度方向上具有一致的宽度，从而使半导体器件具有良好的信号传输稳定性。
如图3所示，在一种示例中，第一孔121的孔深与第二孔122的孔深之比为(1～2)：1。此处，第一孔121的孔深可以大于或等于第二孔122的孔深，尤其是，当控制第一孔121的孔深大于第二孔122的孔深时，可以进一步保证半导体器件具有良好的信号传输稳定性。
为了实现一次刻蚀即可得到孔径不同的刻蚀孔，以简化半导体器件的制作流程。发明人对以交替堆叠的氮化硅膜层和氧化硅膜层作为电介质层，以磷酸溶液作为刻蚀剂，刻蚀电介质层的原理进行了研究。氮化硅与刻蚀剂磷酸溶液反应的方程式如下：
Figure BDA0002496962520000071
由上述反应方程式可知，氮化硅的刻蚀过程中，磷酸只是作为催化剂，而实际反应的物质主要是水。发明人发现排除刻蚀过程中其它因素的影响，控制刻蚀率的关键因素是刻蚀剂溶液含水量，也就是磷酸溶液的体积分数。
此外，发明人进一步研究了刻蚀剂磷酸溶液对氮化硅和氧化硅的刻蚀选择比。氮化硅与氧化硅分别与磷酸反应的方程式如下：
Figure BDA0002496962520000072
Figure BDA0002496962520000073
通过上述反应方程式可知，刻蚀过程中，刻蚀剂溶液水含量越多，氮化硅的刻蚀率越高；刻蚀剂溶液水含量越低，氧化硅的刻蚀率越高。也就是说随刻蚀剂溶液水含量的增加，磷酸溶液对氮化硅/氧化硅的刻蚀选择比增加。相反，刻蚀剂溶液水含量越少，磷酸溶液对氧化硅/氮化硅的刻蚀选择比越大。发明人利用上述特点，并与本发明实施例中电介质层上形成的孔的结构特征进行结合，使得上述孔为控制刻蚀溶剂中水含量的方式经一步刻蚀工艺一次形成的孔。
作为一种可能的实现方式中，上述孔120为控制刻蚀溶剂中水含量的方式一次形成的孔。图6示出氧化硅和氮化硅刻蚀率随刻蚀剂溶液水含量变化的曲线图。由图5可知，通过控制刻蚀剂溶液水含量的变化，可以控制氮化硅以及氧化硅的刻蚀选择比以及刻蚀率。
例如，如图7所示，控制刻蚀剂溶液水含量为A，使刻蚀剂溶液水含量以一定增长速率增长到B，在水含量增长过程中，持续对氮化硅层和氧化硅层进行刻蚀。开始刻蚀时，刻蚀剂溶液水含量为A(刻蚀中水含量低)，此时，氮化硅层和临近氮化硅层的氧化硅层被同时刻蚀，刻蚀剂对氧化硅刻蚀率高，易于形成顶部宽口结构。随着刻蚀剂溶液水含量的逐渐增加，刻蚀剂对氧化硅层的刻蚀率逐渐减小。当刻蚀剂溶液水含量增加到B时，此时刻蚀剂对氧化硅层的刻蚀选择比最高，即刻蚀剂对氮化硅层刻蚀速率最快，刻蚀氧化硅最慢。刻蚀剂溶液水含量由A增加到B的过程中，可以获得孔径逐渐减小的第二孔。保持刻蚀剂溶液水含量为B不变，持续对氮化硅层进行刻蚀，刻蚀至预定深度，即可获得孔径基本不变的第二孔。本发明实施例即为采用一步刻蚀工艺得到一次成形的孔。
由上可见，刻蚀剂含水量对不同膜层的刻蚀率不同，即不同膜层的刻蚀选择比不同，通过控制刻蚀中水含量的变化，可以通过一步刻蚀工艺对刻蚀孔的孔径进行控制。现有技术中形成上宽下窄的孔时，常采用刻蚀过程中保持刻蚀剂溶液水含量不变的方法进行刻蚀，因此要得到上部孔径大，下部孔径小的孔，通常需要至少三个工艺步骤。因此，与现有技术相比，本发明实施例缩短了刻蚀工艺步骤，降低了生产时间，提高了生产效率。
请参见图2至图5，本发明实施例还提供一种半导体器件的制作方法，包括：
S10：提供衬底100；
S11：在衬底100上形成电介质层110；
S12：控制刻蚀剂对电介质层进行刻蚀，形成至少一个一次成形的孔。孔的上部的孔径大于孔的下部的孔径。
S13：在孔120内形成填充材料130。
上述实施例中，如图2所示，在衬底100上形成电介质层110。应理解，电介质层110可以通过沉积方式形成于衬底100上。例如，采用化学气相沉积(CVD)或原子层沉积(ALD)等工艺形成电介质层。具体使用时可以根据需要选择任意可实现的形成方式。
本发明实施例提供的半导体器件的制作方法与本发明实施例提供的半导体器件具有相同的技术效果，在此不再赘述。
作为一种可能的实现方式中，在电介质层形成至少一个一次成形的孔包括：采用湿法刻蚀，在控制刻蚀剂溶液水含量的情况下，采用刻蚀剂一次性刻蚀电介质层，获得形成在电介质层上的至少一个孔。应理解，根据上述一次成形孔的原理介绍，本发明实施例中电介质层中应含有至少两种不同材料的膜层，并且刻蚀剂溶液水含量对不同材料的刻蚀选择比不同，刻蚀速率也不同。通过控制刻蚀剂溶液水含量，一次性刻蚀电介质层，即可获得形成在电介质层上的至少一个孔。
示例地，如图2至图4所示，电介质层110采用交替设置的电介质膜111和牺牲膜112；控制刻蚀剂对电介质层110进行湿法刻蚀包括：
S121：如图3以预定速率使刻蚀剂溶液水含量从第一预定值到达第二预定值，刻蚀剂溶液水含量变化过程中，持续对牺牲膜112和邻近牺牲膜112的电介质膜111进行刻蚀，形成第二孔122。
应理解，上述刻蚀剂溶液水含量的变化对不同材料的刻蚀选择比和刻蚀率不同。为了使牺牲膜112与电介质膜111具有不同的刻蚀选择比和不同的刻蚀率，牺牲膜112与电介质膜111的材料选择应不相同。例如，牺牲膜112选择氮化硅膜，电解质膜111选择氧化硅膜，刻蚀溶液选择磷酸溶液。再例如，牺牲膜选择多晶硅膜，电解质膜选择氮氧化硅膜，刻蚀剂溶液可以选择氨类溶液。实际应用时，牺牲膜112和电介质膜111可以根据需要进行选择。
需要说明的是，刻蚀剂溶液含水量由第一预定值变化为第二预定值，含水量是逐渐增大，还是逐渐减小，与牺牲膜112和电解质膜111的具体种类有关。示例地，牺牲膜112选择氮化硅膜，电解质膜111选择氧化硅膜，刻蚀溶液选择磷酸溶液时，可以采用以下工艺条件制作：
以每分钟0.05wt％～0.1wt％的增长速率，使刻蚀剂磷酸溶液中水含量从7wt％～10wt％(第一预定值)逐渐增长到15wt％～20wt％(第二预定值)，刻蚀剂溶液水含量逐渐增大，持续对氮化硅膜(牺牲膜112)进行刻蚀时，刻蚀剂对氮化硅膜邻近的氧化硅膜的刻蚀选择比逐渐减小，刻蚀率逐渐降低，即可得到孔径由上向下逐渐减小的第一孔。需要说明的是，刻蚀过程中还可以控制刻蚀温度为150℃～165℃。
S122：如图4所示，控制刻蚀剂溶液的水含量为第二预定值，继续对牺牲膜112进行刻蚀，形成第一孔121。应理解，刻蚀剂溶液水含量达到第二预定值时，维持刻蚀剂溶液水含量不变，刻蚀剂对氮化硅的刻蚀速度不变，形成孔径不变的第一孔121。第一孔121的刻蚀时间，可以根据第一孔121的深度进行控制。例如，控制第一孔121与第二孔122的孔深之比为(1～2)：1，当第一孔121的孔深达到该预定值，即可停止刻蚀。
上述实施例中，需要进一步说明的是，为了更加精确控制刻蚀剂溶液水含量的变化，可以采用硅浓度计对刻蚀过程中硅浓度变化进行测量。例如，在氮化硅膜和氧化硅膜被蚀刻后，刻蚀剂溶液中硅浓度会增加，通过硅浓度计测量硅浓度变化，依据单位时间内硅浓度变化量和单位时间内刻蚀剂溶液中水的变化量的对应关系，(以ppm为单位)，可以精确控制刻蚀剂溶液水的供给量。本发明实施例，通过上述制作方法，最终可以在连续操作条件下，经一步成形工艺，得到孔径由上向下逐渐减小的第二孔122以及与第二孔122连通的、且孔径基本不变的第一孔121。
作为一种可能的实现方式中，如图8所示，在以预定速率使刻蚀剂溶液水含量从第一预定值A到达第二预定值B之前，半导体器件的制备方法还包括：控制刻蚀剂溶液水含量为第一预定值A，对牺牲膜和邻近牺牲膜的电介质膜进行刻蚀一定时间。该刻蚀过程可以作为刻蚀的预备阶段，目的是使初始刻蚀时第二孔的孔口的孔径达到预定孔径即可。
本发明还提供了一种电子设备，包括本发明的半导体器件。
可选地，电子设备包括通信设备或终端设备。
与现有技术相比，本发明实施例提供的电子设备的有益效果与上述技术方案的半导体器件的有益效果相同，此处不做赘述。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (14)

1.一种半导体器件，其特征在于，包括：
衬底；
形成在所述衬底上的电介质层，所述电介质层上形成有至少一个一次成形的孔；所述孔的上部的孔径大于所述孔的下部的孔径；
以及形成在所述孔内的填充材料。
2.根据权利要求1所述半导体器件，其特征在于，所述孔包括位于下部的第一孔和位于上部的第二孔，所述第一孔与所述第二孔为连通孔，所述第二孔由上向下孔径逐渐减小。
3.根据权利要求2所述半导体器件，其特征在于，所述第一孔的孔径单位变化量小于或等于预设阈值。
4.根据权利要求2所述半导体器件，其特征在于，所述第一孔的孔深与所述第二孔的孔深之比为(1～2)：1。
5.根据权利要求1～4任一项所述的半导体器件，其特征在于，所述孔为控制刻蚀溶剂中水含量的方式一次成形的孔。
6.一种半导体器件的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成电介质层；
控制刻蚀剂对所述电介质层进行刻蚀，形成至少一个一次成形的孔；所述孔的上部的孔径大于所述孔的下部的孔径；
在所述孔内形成填充材料。
7.根据权利要求6所述半导体器件的制作方法，其特征在于，所述在所述电介质层形成至少一个一次成形的孔包括：
采用湿法刻蚀，在控制刻蚀剂溶液水含量的情况下，采用所述刻蚀剂一次性刻蚀所述电介质层，获得形成在所述电介质层上的至少一个所述孔。
8.根据权利要求7所述半导体器件的制作方法，其特征在于，所述电介质层包括交替设置的牺牲膜和电介质膜；
控制所述刻蚀剂对所述电介质层进行湿法刻蚀包括：
以预定速率使所述刻蚀剂含水量从第一预定值达到第二预定值，所述刻蚀剂含水量变化过程中，持续对所述牺牲膜和邻近所述牺牲膜的电介质膜进行刻蚀，形成所述第二孔；
控制所述刻蚀剂溶液的水含量为第二预定值，继续对所述牺牲膜进行刻蚀，形成所述第一孔。
9.根据权利要求8所述半导体器件的制作方法，其特征在于，所述在以预定速率使所述刻蚀剂溶液水含量从第一预定值到达第二预定值之前，所述半导体器件的制备方法还包括：
控制所述刻蚀剂溶液水含量为第一预定值，对所述牺牲膜和邻近所述牺牲膜的电介质膜进行刻蚀。
10.根据权利要求8所述半导体器件的制作方法，其特征在于，所述第一预定值为7wt％～10wt％，所述第二预定值为15wt％～20wt％。
11.根据权利要求8～10任一所述半导体器件的制作方法，其特征在于，所述刻蚀剂溶液水含量由所述第一预定值改变为所述第二预定值的速率为每分钟变化量为0.05wt％～0.1wt％。
12.根据权利要求8～10任一所述半导体器件的制作方法，其特征在于，形成所述第一孔的孔深与所述第二孔的孔深之比为(1～2)：1。
13.一种电子设备，包括如权利要求1～12任一项所述的半导体器件。
14.根据权利要求13所述的电子设备，包括通讯设备或终端设备。
CN202010421253.1A 2020-05-18 2020-05-18 一种半导体器件及制作方法和电子设备 Active CN113690218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010421253.1A CN113690218B (zh) 2020-05-18 2020-05-18 一种半导体器件及制作方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010421253.1A CN113690218B (zh) 2020-05-18 2020-05-18 一种半导体器件及制作方法和电子设备

Publications (2)

Publication Number Publication Date
CN113690218A true CN113690218A (zh) 2021-11-23
CN113690218B CN113690218B (zh) 2023-11-07

Family

ID=78575625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010421253.1A Active CN113690218B (zh) 2020-05-18 2020-05-18 一种半导体器件及制作方法和电子设备

Country Status (1)

Country Link
CN (1) CN113690218B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060831A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 콘택홀 형성 방법
US6376382B1 (en) * 1998-11-27 2002-04-23 United Microelectronics Corp. Method for forming an opening
KR100729069B1 (ko) * 2005-12-28 2007-06-14 동부일렉트로닉스 주식회사 반도체 장치 제조 방법
KR20070089584A (ko) * 2006-02-28 2007-08-31 주식회사 하이닉스반도체 반도체 소자의 스토리지노드콘택플러그 제조 방법
KR20070093672A (ko) * 2006-03-15 2007-09-19 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 불휘발성 메모리 장치의플로팅 게이트 형성 방법
CN103633015A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060831A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 콘택홀 형성 방법
US6376382B1 (en) * 1998-11-27 2002-04-23 United Microelectronics Corp. Method for forming an opening
KR100729069B1 (ko) * 2005-12-28 2007-06-14 동부일렉트로닉스 주식회사 반도체 장치 제조 방법
KR20070089584A (ko) * 2006-02-28 2007-08-31 주식회사 하이닉스반도체 반도체 소자의 스토리지노드콘택플러그 제조 방법
KR20070093672A (ko) * 2006-03-15 2007-09-19 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 불휘발성 메모리 장치의플로팅 게이트 형성 방법
CN103633015A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN113690218B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
EP3642877B1 (en) Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10290648B1 (en) Three-dimensional memory device containing air gap rails and method of making thereof
US10256247B1 (en) Three-dimensional memory device with silicided word lines, air gap layers and discrete charge storage elements, and method of making thereof
US20210066347A1 (en) Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US10438964B2 (en) Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
US10629606B2 (en) Three-dimensional memory device having level-shifted staircases and method of making thereof
US11355515B2 (en) Three-dimensional memory device including locally thickened electrically conductive layers and methods of manufacturing the same
EP3375014B1 (en) Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US9842907B2 (en) Memory device containing cobalt silicide control gate electrodes and method of making thereof
US10290647B2 (en) Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making the same
US9601508B2 (en) Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US9646975B2 (en) Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure
US9960180B1 (en) Three-dimensional memory device with partially discrete charge storage regions and method of making thereof
US9305934B1 (en) Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal
US20170352669A1 (en) Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same
US20160111439A1 (en) Bottom recess process for an outer blocking dielectric layer inside a memory opening
WO2017058299A1 (en) Epitaxial source region for uniform threshold voltage of vertical transistors in 3d memory devices
US20160240476A1 (en) Self-aligned integrated line and via structure for a three-dimensional semiconductor device
JP2022520173A (ja) 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法
KR102525050B1 (ko) 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법
WO2022205698A1 (zh) 掩膜图形、半导体结构及其制作方法
CN113690218B (zh) 一种半导体器件及制作方法和电子设备
CN104752321B (zh) 半导体器件的制造方法
CN112466878A (zh) 一种半导体器件制作方法、半导体器件和三维存储器器件
WO2020226703A1 (en) Three-dimensional memory device having backside contact structure and method of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant