KR20070089584A - 반도체 소자의 스토리지노드콘택플러그 제조 방법 - Google Patents

반도체 소자의 스토리지노드콘택플러그 제조 방법 Download PDF

Info

Publication number
KR20070089584A
KR20070089584A KR1020060120794A KR20060120794A KR20070089584A KR 20070089584 A KR20070089584 A KR 20070089584A KR 1020060120794 A KR1020060120794 A KR 1020060120794A KR 20060120794 A KR20060120794 A KR 20060120794A KR 20070089584 A KR20070089584 A KR 20070089584A
Authority
KR
South Korea
Prior art keywords
storage node
node contact
contact plug
etching
semiconductor device
Prior art date
Application number
KR1020060120794A
Other languages
English (en)
Inventor
남기원
안현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/648,389 priority Critical patent/US20070202679A1/en
Publication of KR20070089584A publication Critical patent/KR20070089584A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 스토리지노드콘택홀 탑 영역의 넓어짐 현상을 방지하면서 인접 스토리지노드콘택홀 간의 간격을 유지하는데 적합한 반도체 소자의 스토리지노드콘택플러그 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체 소자의 스토리지노드콘택플러그 제조 방법은 폴리실리콘을 전면 식각(클로린 베이스(Chlorine base) 가스를 사용)하여 스토리지노드콘택플러그를 형성한 후에, 층간절연막이 스토리지노드콘택플러그보다 더 빠르게 식각되는 과도 식각(플로린베이스 가스에 산소 가스를 첨가한 혼합가스로 진행)을 진행하는 단계를 포함하고, 이에 따라 본 발명은 스토리지노드콘택플러그를 형성하기 위한 폴리실리콘막 전면 식각시 폴리실리콘막의 식각 손실은 최소화하고, 층간절연막의 과도한 손실을 유발하여 스토리지노드콘택홀의 탑 영역의 모양을 종래의 넓어짐(Widening) 형태에서 버티컬(Vertical) 형태로 변형시켜 안정적인 스토리지노드콘택과 스토리지노드 간의 오버레이 마진을 확보할 수 있는 효과가 있다.
스토리지노드콘택플러그(SNC), 간격 감소, 브릿지, 전면 식각

Description

반도체 소자의 스토리지노드콘택플러그 제조 방법{METHOD FOR FORMING STORAGE NODE CONTACT PLUG IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 스토리지노드콘택플러그 제조 방법을 도시한 단면도.
도 2는 종래 기술의 문제점을 나타낸 사진.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 소자의 스토리지노드콘택플러그 제조 방법을 도시한 단면도.
도 4는 본 발명의 개선점을 나타낸 사진.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 층간절연막
33 : 하드마스크 34 : 스토리지노드콘택홀
35 : 포토레지스트 36 : 스토리지노드콘택플러그
본 발명은 반도체 제조 기술에 관한 것으로, 특히 스토리지노드와 스토리지노드콘택플러그 간의 자기정렬콘택 페일(Self Align Contact fail) 방지를 위한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 층간 절연을 위한 층간절연막의 높이가 높아진다. 따라서 포토레지스트 패턴을 마스크로 사용하여 층간절연막을 식각하여 콘택홀을 형성할 때, 포토레지스트의 식각 손실 및 패턴 변형이 발생하여, 층간절연막의 식각을 원활하게 진행하기 어렵기 때문에, 포토레지스트 패턴 하부에 하드마스크를 적용하는 방법이 도입되었다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 스토리지노드콘택플러그 제조 방법을 도시한 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 형성하고, 층간절연막(12)의 소정 영역 상에 스토리지노드콘택홀을 형성하기 위한 하드마스크(13)을 형성한다. 이 때, 하드마스크(13)는 SRON(Si-Rich-OxyNitride)으로 형성한다.
이어서, 하드마스크(13)를 사용하여 층간절연막(12)을 선택적으로 식각하여 반도체 기판(11)의 일부가 드러나는 스토리지노드콘택홀(14)을 형성한다. 이 때, 스토리지노드콘택홀(14)의 선폭은 CD11로 나타낸다.
도 1b에 도시된 바와 같이, 하드마스크(13)를 제거하기 위해, 스토리지노드콘택홀(14)을 포함하는 반도체 기판(11)의 전면에 포토레지스트(Photoresist, 15)를 코팅하고, 전면 식각(Etch Back)을 진행하여 하드마스크(13)를 제거한다.
도 1c에 도시된 바와 같이, 남아있는 포토레지스트(15)를 스트립하고 스토리지노드콘택홀(14) 내부에 폴리실리콘막을 매립하고 평탄화 공정을 진행하여 스토리지노드콘택플러그(16)를 형성한다.
그러나 상술한 종래 기술은, 스토리지노드콘택홀(14)을 형성한 후 전면 식각을 실시하여 하드마스크(13)를 제거할 때 스토리지노드콘택홀(14)의 탑 영역에 어택이 발생한다. 이는, 스토리지노드콘택홀(14)의 탑 영역의 넓어짐(Top Widening) 현상을 유발한다.
즉, 스토리지노드콘택홀(14)의 선폭은 'CD11'인데, 탑 영역의 어택이 발생한 후 선폭은 'CD12'로 증가하게 되고, 이는 인접하는 스토리지노드콘택홀(14) 간의 간격 마진(Spacing Margin)이 감소하는 문제가 있다. 원래 인접하는 스토리지노드콘택홀(14) 간의 간격(S1) 보다 탑 영역의 넓어짐 현상에 의해 간격(S2)이 증가한다.
도 2는 종래 기술의 문제점을 나타낸 사진이다.
도 2를 참조하면, 'A' 부분을 살펴보면 층간절연막의 탑 영역에 어택이 발생하여 층간절연막의 식각 단면 즉 스토리지노드콘택홀의 탑 영역의 프로파일이 버티컬(Vertical)하지 않고 경사(Slope)를 갖는 것을 알 수 있다.
상술한 종래 기술에서와 같이, 스토리지노드콘택홀을 정의하는 하드마스크를 제거하기 위한 전면 식각시 스토리지노드콘택홀의 탑 영역에 어택(Attack)이 발생하여 스토리지노드콘택홀의 탑 영역의 선폭이 증가하는 현상이 발생한다.
이후 스토리지노드콘택플러그용 도전층 형성 후 넓어진 스토리지노드콘택플러그의 탑 영역으로 인해 인접 스토리지노드홀(스토리지노드가 형성될 영역)과의 간격 마진(Spacing Margin)이 감소한다. 이러한 간격 마진의 감소는 스토리지노드콘택플러그와 스토리지노드간 브릿지(Bridge)를 유발할 수 있다.
위와 같은 문제점은 스토리지노드콘택플러그외에도 반도체소자의 여러 콘택플러그 공정시에 발생된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드콘택홀의 탑 영역의 넓어짐 현상을 방지하면서 인접한 스토리지노드콘택홀 간의 간격을 유지하는데 적합한 반도체 소자의 스토리지노드콘택플러그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 스토리지노드콘택플러그 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 하드마스크를 형성하는 단계; 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계; 상기 하드마스크를 제거하는 단계; 상기 콘택홀을 매립하는 도전층을 형성하 는 단계; 상기 도전층을 전면 식각하여 스토리지노드콘택플러그를 형성하는 단계; 및 상기 층간절연막이 상기 스토리지노드콘택플러그보다 더 빠르게 식각되는 과도 식각을 진행하는 단계를 포함하는 것을 특징으로 하고, 상기 도전층은 폴리실리콘막이고, 상기 층간절연막은 산화막인 것을 특징으로 하며, 상기 도전층의 전면식각은 클로린 베이스(Chlorine base) 가스를 사용하여 진행하며, 상기 과도식각은 플로린베이스 가스에 산소 가스를 첨가한 혼합가스로 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 소자의 스토리지노드콘택플러그 제조 방법을 도시한 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(31) 상부에 층간절연막(32)을 형성하고, 층간절연막(32)의 소정 영역 상에 스토리지노드콘택홀(34)을 형성하기 위한 하드마스크(33)를 형성한다. 이때, 하드마스크(33)는 SRON(Si-Rich-OxyNitride)이다. 그리고, 하드마스크(33)는 포토레지스트를 이용한 식각을 통해 형성하며, 포토레지스트는 스토리지노드콘택홀(34) 형성시 소모되어 잔류하지 않는다.
이어서, 하드마스크(33)를 식각배리어로 사용하여 층간절연막(32)을 선택적으로 식각하여 반도체 기판(31)의 일부가 드러나는 스토리지노드콘택홀(34)을 형성한다. 여기서, 반도체기판(31)은 소스/드레인접합 또는 랜딩플러그(Landing plug) 일 수 있다. 그리고, 층간절연막(32)은 BPSG(Boron Phosphorous Silicate Glass)와 같은 산화막이다.
도 3b에 도시된 바와 같이, 하드마스크(33)를 제거하기 위해, 스토리지노드콘택홀(34)을 포함하는 반도체 기판(31)의 전면에 포토레지스트(35)를 코팅하고, 전면 식각(Etch Back)을 실시하여 하드마스크(33)를 제거한다. 이 때, 하드마스크(33)를 제거하면서, 스토리지노드콘택홀(34)의 탑 영역에 어택이 발생하고 이는, 스토리지노드콘택홀(34)의 탑 영역 넓어짐(Widening) 현상을 피할 수 없다. 즉, 원래 스토리지노드콘택홀의 선폭은 CD31 인데, 탑 영역 넓어짐 현상으로 인해 선폭 CD32를 갖게된다.
도 3c에 도시된 바와 같이, 잔류하는 포토레지스트(35)를 스트립한 후에 스토리지노드콘택홀(34)을 포함하는 반도체 기판(31)의 전면에 폴리실리콘막을 증착한다. 그리고 나서, 평탄화 공정으로 전면 식각을 실시하여 폴리실리콘막을 식각하여 스토리지노드콘택홀(34) 내부에 스토리지노드콘택플러그(36)를 형성한다.
폴리실리콘막을 전면 식각하여 스토리지노드콘택플러그(36)를 형성할 때 클로린 베이스(Chlorine base) 가스를 사용한다. 예컨대, Cl4를 사용하며, Cl4 가스를 사용하여 전면식각하면, 폴리실리콘막의 식각이 층간절연막(32)보다 더 빠르게 진행된다.
도 3d에 도시된 바와 같이, 층간절연막(32) 상에 잔류하는 폴리실리콘막 잔유물을 제거하기 위해 과도 식각(Over Etch)을 진행한다. 과도 식각시, 스토리지노 드콘택플러그(36)의 손실은 최소화 하고 층간절연막(32)의 식각율을 증가시키도록 하는데, 층간절연막(32)의 식각율을 증가시켜 인접하는 스토리지노드콘택플러그(36) 사이에 위치한 층간절연막(32)의 식각 단면 프로파일 즉, 탑 어택 넓어진 영역을 버티컬(Vertical)하게 하도록 식각한다.
과도 식각은 플로린 베이스(Fluorine base) 가스를 사용한다. 예컨대, 플로린 베이스 가스는 CF4, CHF3 및 C4F6으로 이루어진 그룹에서 선택된 어느 하나의 가스를 사용하는데, 위 플로린 베이스 가스는 모두 카본(Carbon)과 결합하고 있는 가스이다. 그리고, 플로린베이스 가스에 산소가스를 소량 첨가한다. 즉, 산소 가스를 첨가하여 폴리실리콘막의 식각율을 조절하므로써 스토리지노드콘택플러그(36)를 선택적으로 식각하여 스토리지노드콘택플러그(36)의 탑 영역의 프로파일을 완만하게 만들어준다.
한편, 카본 성분을 함유하지 않는 가스는 폴리실리콘막의 식각율을 빠르게 할 수 있어 폴리실리콘막의 식각 손실을 조절할 수 없으므로, 폴리실리콘막의 식각률을 조절하기 위해서는 카본이 결합된 플로린베이스 가스를 메인가스(Main gas)로 사용한다.
과도식각시, 플로린베이스 가스와 산소가스로 이루어진 혼합가스의 총 유량은 30∼150sccm으로 하며, 소량 첨가되는 산소 가스는 전체 혼합 가스 유량의 1∼10%를 주입한다. 산소 가스를 전체 혼합 가스 유량의 10% 보다 크게 주입하게 되면, 폴리실리콘막의 식각 속도가 빨라져 스토리지노드콘택플러그(36)의 과도한 식 각 손실을 유발하므로, 완만한 프로파일을 만들기 어렵다.
위와 같이 플로린베이스가스와 산소가스를 이용하여 과도식각을 진행하면, 층간절연막(32)의 식각 속도는 스토리지노드콘택플러그(36)로 사용된 폴리실리콘막 보다 빠르게 되는 선택비를 얻는다. 바람직하게, 층간절연막(32) 대 스토리지노드콘택플러그(36)의 선택비는 3:1∼1.5:1이 된다.
스토리지노드콘택플러그(36) 형성을 위한 폴리실리콘막의 전면 식각 공정시, 층간절연막(32)에 비해 스토리지노드콘택홀(34) 내부의 폴리실리콘막의 식각 속도가 상대적으로 빠르기 때문에 과도식각시 위와 같은 선택비를 유지해야만 스토리지노드콘택홀(34)의 탑 영역의 프로파일을 완화시킬 수 있다.
과도 식각을 진행한 후의 결과를 살펴보면, 층간절연막(32)의 일부 영역, 즉 스토리지노드콘택홀(34)의 탑 어택 받은 부분(점선으로 표시)이 식각되어 층간절연막(32)의 높이(H32)는 원래 높이(H31, 도 3c 참조) 보다 낮아지면서 탑 영역의 어택이 제거된다. 그리고, 인접하는 스토리지노드콘택플러그(36) 사이에 위치한 층간절연막(32)은 탑 어택이 발생했을 때의 간격(S2)과 비교하여 처음 스토리지노드콘택홀을 형성할 때 디파인한 선폭(S1)이 유지된 것을 알 수 있다.
한편, 전면 식각 및 과도 식각은 통상적인 RF(Radio Frequency) 플라즈마 챔버 또는 마이크로웨이브(Microwave) 플라즈마챔버에서 진행한다.
도 4는 본 발명의 개선점을 나타낸 사진이다.
도 4를 참조하면, 'B' 부분을 살펴보면 폴리실리콘막 대비 층간절연막의 식각 속도가 빠르기 때문에 과도 식각 진행시 스토리지노드콘택홀 내부의 폴리실리콘 막의 식각 손실이 조절되어 탑 영역의 프로파일을 안정적인 모양으로 형성할 수 있다.
상술한 바와 같이 본 발명은, 스토리지노드콘택플러그를 형성하기 위한 폴리실리콘막 식각 시, 클로린 베이스 가스를 사용하여 1차로 전면 식각한 후, 층간절연막과 폴리실리콘막의 식각 속도의 차이가 있는 플로린 베이스 가스 및 산소가스를 사용하여 2차로 과도 식각을 진행한다.
이와 같이 전면식각 및 과도식각을 진행하므로써, 스토리지노드콘택플러그(36)로 사용된 폴리실리콘막의 식각 손실은 최소화하고 층간절연막(32)의 과도한 식각 손실을 유발하여 스토리지노드콘택홀(34)의 탑 영역의 모양을 버티컬한 형태로 변형시킨다. 이로써, 인접하는 스토리지노드콘택플러그(36)와 후속 스토리지노드 간의 오버레이 마진(Overlay margin)을 확보할 수 있다.
한편, 본 발명은 스토리지노드콘택플러그외에 반도체소자의 콘택플러그 공정시에도 적용이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 전면식각과 과도식각으로 이루어진 스토리지노드콘택플러 그 공정의 과도식각시 폴리실리콘막의 식각 손실은 최소화하고, 층간절연막의 과도한 손실을 유발하여 스토리지노드콘택홀의 탑 영역의 모양을 종래의 넓어짐(Widening) 형태에서 버티컬 형태로 변형시켜 스토리지노드콘택플러그와 스토리지노드 간의 오버레이 마진을 확보할 수 있는 효과가 있다.

Claims (13)

  1. 반도체 기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 하드마스크를 형성하는 단계;
    상기 층간절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 하드마스크를 제거하는 단계;
    상기 콘택홀을 매립하는 도전층을 형성하는 단계;
    상기 도전층을 전면 식각하여 스토리지노드콘택플러그를 형성하는 단계; 및
    상기 층간절연막이 상기 스토리지노드콘택플러그보다 더 빠르게 식각되는 과도 식각을 진행하는 단계
    를 포함하는 반도체 소자의 스토리지노드콘택플러그 제조 방법.
  2. 제1항에 있어서,
    상기 도전층의 전면식각시,
    상기 층간절연막보다 상기 도전층을 더 빠르게 식각하는 반도체소자의 스토리지노드콘택플러그 제조 방법.
  3. 제1항에 있어서,
    상기 과도식각시,
    상기 층간절연막과 상기 스토리지노드콘택플러그는 1.5:1∼3:1의 식각 선택비를 갖는 반도체 소자의 스토리지노드콘택플러그 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도전층은 폴리실리콘막이고, 상기 층간절연막은 산화막인 반도체소자의 스토리지노드콘택플러그 제조 방법.
  5. 제4항에 있어서,
    상기 도전층의 전면식각은,
    클로린 베이스(Chlorine base) 가스를 사용하여 진행하는 반도체 소자의 스토리지노드콘택플러그 제조 방법.
  6. 제4항에 있어서,
    상기 과도 식각은,
    적어도 카본이 결합된 플로린 베이스(Fluorine base) 가스를 사용하는 반도체 소자의 스토리지노드콘택플러그 제조 방법.
  7. 제6항에 있어서,
    상기 플로린 베이스 가스는,
    CF4, CHF3 및 C4F6으로 이루어진 그룹에서 선택된 어느 하나인 반도체 소자의 스토리지노드콘택플러그 제조 방법.
  8. 제6항에 있어서,
    상기 과도 식각시, 상기 플로린베이스 가스에 산소 가스를 첨가한 혼합가스로 진행하는 반도체소자의 스토리지노드콘택플러그 제조 방법.
  9. 제8항에 있어서,
    상기 혼합가스의 총 유량은 30∼150 sccm으로 하는 반도체 소자의 스토리지노드콘택플러그 제조 방법.
  10. 제9항에 있어서,
    상기 혼합가스에서 상기 산소 가스의 유량 비율은 1∼10%인 반도체 소자의 스토리지노드콘택플러그 제조 방법.
  11. 제4항에 있어서,
    상기 도전층의 전면식각과 과도식각은, RF(Radio Frequency) 플라즈마 챔버 또는 마이크로웨이브(Microwave) 플라즈마 챔버에서 진행하는 반도체소자의 스토리지노드콘택플러그 제조 방법.
  12. 제1항에 있어서,
    상기 하드마스크를 제거하는 단계는,
    상기 콘택홀의 내부를 매립하는 포토레지스트를 전면에 코팅하는 단계;
    상기 포토레지스트의 전면식각을 통해 상기 하드마스크를 제거하는 단계; 및
    상기 콘택홀 내부에 남아있는 포토레지스트를 제거하는 단계
    를 포함하는 반도체소자의 스토리지노드콘택플러그 제조 방법.
  13. 제12항에 있어서,
    상기 하드마스크는, SRON(Si-Rich-OxyNitride)으로 형성하는 반도체소자의 스토리지노드콘택플러그 제조 방법.
KR1020060120794A 2006-02-28 2006-12-01 반도체 소자의 스토리지노드콘택플러그 제조 방법 KR20070089584A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/648,389 US20070202679A1 (en) 2006-02-28 2006-12-29 Method for fabricating contact plug of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060019621 2006-02-28
KR20060019621 2006-02-28

Publications (1)

Publication Number Publication Date
KR20070089584A true KR20070089584A (ko) 2007-08-31

Family

ID=38614554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120794A KR20070089584A (ko) 2006-02-28 2006-12-01 반도체 소자의 스토리지노드콘택플러그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070089584A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690218A (zh) * 2020-05-18 2021-11-23 中国科学院微电子研究所 一种半导体器件及制作方法和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690218A (zh) * 2020-05-18 2021-11-23 中国科学院微电子研究所 一种半导体器件及制作方法和电子设备
CN113690218B (zh) * 2020-05-18 2023-11-07 中国科学院微电子研究所 一种半导体器件及制作方法和电子设备

Similar Documents

Publication Publication Date Title
KR20090033124A (ko) 반도체장치의 리세스게이트 제조 방법
KR100792365B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
KR20070089584A (ko) 반도체 소자의 스토리지노드콘택플러그 제조 방법
KR100905194B1 (ko) 반도체 소자의 트랜지스터 형성 방법
KR100366617B1 (ko) 자기 정렬 콘택홀 제조 방법
KR20100125921A (ko) 반도체 장치 제조방법
KR20070002840A (ko) 리세스게이트 공정을 이용한 반도체소자의 제조 방법
KR101466993B1 (ko) 반도체 소자의 제조방법
KR100719172B1 (ko) 반도체 소자의 제조 방법
KR20100005609A (ko) 리세스 게이트를 갖는 반도체 장치 제조 방법
KR100377163B1 (ko) 반도체소자의 폴리실리콘 플러그 형성 방법
US20070202679A1 (en) Method for fabricating contact plug of semiconductor device
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100386454B1 (ko) 반도체 소자의 제조 방법
KR100673883B1 (ko) 반도체소자의 콘택 플러그 형성방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100866124B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100744002B1 (ko) 반도체 소자의 제조방법
KR20030093715A (ko) 반도체소자 제조 방법
KR100940649B1 (ko) 정전방지 소자와 반도체 소자의 컨택 및 정전방지 소자와반도체 소자의 컨택 형성 방법
KR100745057B1 (ko) 반도체 소자의 제조 방법
KR100575878B1 (ko) 반도체 소자의 제조방법
KR100745052B1 (ko) 반도체소자의 랜딩플러그 콘택 형성방법
KR100672763B1 (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application