KR100744002B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100744002B1
KR100744002B1 KR1020060059311A KR20060059311A KR100744002B1 KR 100744002 B1 KR100744002 B1 KR 100744002B1 KR 1020060059311 A KR1020060059311 A KR 1020060059311A KR 20060059311 A KR20060059311 A KR 20060059311A KR 100744002 B1 KR100744002 B1 KR 100744002B1
Authority
KR
South Korea
Prior art keywords
film
gate
oxide film
semiconductor device
gate pattern
Prior art date
Application number
KR1020060059311A
Other languages
English (en)
Inventor
한기현
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059311A priority Critical patent/KR100744002B1/ko
Application granted granted Critical
Publication of KR100744002B1 publication Critical patent/KR100744002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 서브홀을 형성시 게이트하드마스크를 보호하기 위해 형성한 산화막의 이상증착으로 인해 오픈불량이 발생하고, 오픈불량된 이상증착을 제거하기 위해 습식식각시간을 증가시킬 경우, 게이트하드마스크의 손실 및 층간절연막의 손실로 랜딩플러그콘택간에 분리막의 역할을 어려워지는 것을 방지하기 위한 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 게이트패턴 사이에 랜딩플러그콘택홀이 정의되도록 하는 층간절연막을 형성하는 단계, 상기 게이트패턴을 포함한 전면에 보호막을 형성하는 단계, 상기 보호막 상에 상기 게이트패턴의 상부와 하부에 증착두께가 다른 희생막을 형성하는 단계, 습식식각으로 상기 게이트패턴 사이의 희생막을 제거하는 단계, 상기 게이트패턴 사이의 보호막 및 반도체 기판을 일부식각하여 서브홀을 형성하는 단계를 포함하고, 상기한 본 발명은 서브홀을 형성시 게이트하드마스크를 보호하기 위해 USG산화막 형성 전에 질화막을 추가로 형성하여, USG산화막의 이상증착으로 인해 랜딩플러그콘택홀 하부에 USG산화막이 두껍게 형성되어 습식식각시간이 증가되어도, 게이트하드마스크의 손실 및 층간절연막의 손실을 방지함으로써 안정적인 서브홀 형성을 가능하게 하는 효과가 있다.
랜딩플러그콘택, 서브홀, 식각선택비, 이상증착

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE}
도 1은 USG산화막의 이상증착을 나타내는 TEM사진,
도 2a 내지 도 2c는 종래 기술에 따른 랜딩플러그콘택을 나타내는 TEM사진,
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 소자분리막
33 : 리세스 34 : 게이트패턴
35 : 스페이서 36 : 층간절연막
37 : 하드마스크 38 : 랜딩플러그콘택홀
39 : 질화막 40 : USG산화막
41 : 서브홀 42 : 랜딩플러그콘택
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 랜딩플러그콘택 제조방법에 관한 것이다.
반도체 소자의 리프레쉬(Refresh) 및 하부와의 전기적 특성 개선을 위해 랜딩플러그콘택(Landing Plug Contact;LPC)홀 식각시 반도체 기판의 표면을 일부 식각하여 서브홀(Sub Hole)을 형성하여, 랜딩플러그콘택 형성을 위한 폴리실리콘 전도막 증착시 비트라인콘택 노드(Bit Line Contact Node;BLC NODE)와 스토리지노드콘택 노드(Storage Node Contact Node;SNC NODE)의 전기적 특성을 향상시키는 연구가 진행되고 있다.
상기 서브홀을 형성하기 위한 식각시 게이트하드마스크질화막이 손실되는 문제점이 있다. 상기 게이트하드마스크질화막의 손실되는 문제점을 해결하기 위해서 스텝커버리지가 열악한 산화막을 형성하고, 게이트패턴 사이의 산화막을 습식식각으로 제거한 후, 서브홀을 형성하는 공정이 진행되고 있다.
반도체 소자의 고집적화가 됨에 따라 게이트패턴 사이의 공간이 감소하면서 서브홀 형성을 위해 게이트패턴을 포함한 전면에 증착하는 산화막이 하부에 이상증착이 되는 경우가 발생하고 있다.
도 1은 USG산화막의 이상증착을 나타내는 TEM사진이다.
도 1에 도시된 바와 같이, 반도체 기판(11) 상에 형성된 게이트패턴(12) 사이에 산화막이 이상증착(100)된 것을 알 수 있다. 상기 이상증착(100)으로 인해 반 도체 기판(11)까지 식각이 진행되지 않아서 낫오픈(Not Open)이 발생하는 문제점이 있다.
상기 낫오픈되는 문제점을 해결하기 위해, 게이트 패턴(12) 사이의 산화막을 제거하기 위한 습식식각시간을 증가시켜 이상증착(100)되어 있는 산화막을 제거하면, 서브홀의 형성은 가능하지만, 습식식각시간이 증가할 경우, 게이트패턴(12) 상부에 형성된 산화막 역시 필요한 두께보다 더 제거되어, 서브홀 형성시 게이트하드마스크의 손실을 일으키는 원인이 된다. 또한, 습식식각을 증가할 경우, 게이트패턴(12) 사이를 채우는 층간절연막의 손실이 진행되어, 분리막의 역할을 할 수 없는 문제점이 있다.
도 2a 내지 도 2c는 종래 기술에 따른 랜딩플러그콘택을 나타내는 TEM사진이다.
도 2a에 도시된 바와 같이, 활성영역에 게이트패턴이 형성된 레이아웃을 자르면 도 2b 및 도 2c와 같다.
도 2b 및 도 2c에 도시된 바와 같이, 게이트패턴(23) 사이에 서브홀(22)이 형성되고, 랜딩플러그콘택(24)이 형성되었으나, 도 2c에서는 서브홀(22) 형성시 층간절연막이 손실(D)되어, 랜딩플러그콘택(24)보다 층간절연막이 더 낮아진 것을 알 수 있다. 이에 따라, 각 랜딩플러그콘택의 분리막 역할을 하지 못하는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 서브홀을 형성시 게이트하드마스크를 보호하기 위해 형성한 산화막의 이상증착으로 인해 낫오픈이 발생하고, 낫오픈된 이상증착을 제거하기 위해 습식식각시간을 증가시킬 경우, 게이트하드마스크의 손실 및 층간절연막의 손실로 랜딩플러그콘택간에 분리막의 역할을 어려워지는 것을 방지하기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 반도체 소자의 제조방법은 게이트패턴 사이에 랜딩플러그콘택홀이 정의되도록 하는 층간절연막을 형성하는 단계, 상기 게이트패턴을 포함한 전면에 보호막을 형성하는 단계, 상기 보호막 상에 상기 게이트패턴의 상부와 하부에 증착두께가 다른 희생막을 형성하는 단계, 습식식각으로 상기 게이트패턴 사이의 희생막을 제거하는 단계, 상기 게이트패턴 사이의 보호막 및 반도체 기판을 일부식각하여 서브홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다. 설명의 편의를 돕기위해, 좌측에는 'A' 즉, 게이트패턴의 수직방향, 우측에는 'B' 즉, 게이트패턴의 수평방향을 나타내어 함께 설명하기로 한다. 즉, 도 2a의 레이아웃에서 'A'는 도2b방향, 'B'는 도 2c방향을 나타낸 것이다.
도 3a에 도시된 바와 같이, 반도체 기판(31)에 소자분리막(32)을 형성한다. 여기서, 소자분리막(32)은 활성영역을 정의하기 위한 것으로, 반도체 기판(31)을 국부적으로 소정깊이 식각하고 절연막을 매립한 후, 평탄화하여 형성한다.
이어서, 반도체 기판(31)을 선택적으로 일정깊이 식각하여 리세스(33)를 형성한다. 여기서, 리세스(33)는 채널길이(Channel Length)를 늘리기 위한 것으로, 상기 소자분리막(32)보다 낮게 형성한다. 이는, 리세스(33)의 깊이가 길어질 경우, 소자분리막(32)이 역할을 하지 못하는 문제가 생기기 때문이다.
이어서, 리세스(33)에 일부가 매립되고 나머지는 반도체 기판(31) 상부로 돌출되는 게이트패턴(34)을 형성한다. 여기서, 게이트패턴(34)은 폴리실리콘막(34a), 텅스텐실리사이드(34b)와 게이트하드마스크(34c)가 순차로 적층된 구조로 형성하되, 텅스텐실리사이드(34b)는 텅스텐으로 형성할 수 있고, 게이트하드마스크(34c)는 질화막으로 형성한다.
이어서, 게이트패턴(34)의 양측벽에 스페이서(35)를 형성한다. 여기서, 스페이서(35)는 게이트패턴(34)의 측벽을 보호하기 위한 것으로, 질화막으로 형성한다.
이어서, 게이트패턴(34) 사이를 채울때까지 절연물질(예컨대, 유동성이 우수한 BPSG산화막)을 형성한 후, 게이트패턴(34)의 표면을 타겟으로 평탄화한다. 이어서, 절연물질 상에 랜딩플러그콘택 예정지역을 오픈시키는 하드마스크(37)를 형성 하고, 하드마스크(37)를 식각마스크로 절연물질을 식각하여 'A'쪽에는 랜딩플러그콘택홀(38)을, 'B'쪽에는 층간절연막(36)을 형성한다. 여기서, 층간절연막(36)은 게이트패턴(34)간의 절연역할 외에, 후속 랜딩플러그콘택을 분리하는 분리막역할을 한다.
도 3b에 도시된 바와 같이, 게이트패턴(34)을 포함한 전면에 질화막(39)을 형성한다. 여기서, 질화막(39)은 후속 서브홀 형성시 게이트하드마스크(34c) 및 층간절연막(36)을 보호하여 손실을 방지하기 위한 보호막역할을 하는 것으로, 20Å∼50Å의 두께로 형성한다.
도 3c에 도시된 바와 같이, 질화막(39) 상에 스텝커버리지가 열악한 즉, 게이트패턴(34) 상부와 측벽 및 하부에 증착되는 두께가 서로 다른 USG(Un-doped Silicate Glass)산화막(40)을 형성한다. 여기서, USG산화막(40)은 후속 서브홀 형성시 게이트하드마스크(34c)의 손실을 방지하기 위한 희생막역할을 하는 것으로, 게이트하드마스크(34c) 상부에 증착되는 두께가 두껍도록 형성하되, 게이트패턴(34) 사이의 USG산화막(40)을 모두 제거하기 위해 게이트패턴(34) 상부에 형성되는 USG산화막(40)의 두께를 증가시킨다. 이때, USG산화막(40)은 스텝커버리지(Step Coverage)가 열악하기 때문에 상부의 두께 증가시 하부의 두께증가는 그리 크지 않다.
그러나, 게이트패턴(34) 간의 좁은간격으로 인해 USG산화막(40)의 이상증착(200a, 200b)이 나타나서 얇게 형성되어야 하는 게이트패턴(34) 사이 하부 즉, 랜딩플러그콘택홀(38) 하부에 USG산화막(40)이 두껍게 형성된다.
도 3d에 도시된 바와 같이, 습식식각을 실시하여 랜딩플러그콘택홀(38) 하부에 USG산화막(40)을 제거한다. 여기서, 습식식각은 산화막과 질화막의 선택비가 높은 물질로 실시하되, 탈이온수(De-Ionized WATER)와 불산을 혼합하여 진행하고 탈이온수:불산의 비율을 15:1∼25:1로 혼합하여 실시한다. 여기서, 탈이온수는 'H2O'로 표시될 수 있다.
상기 습식식각 후, 랜딩플러그콘택홀(38) 하부의 USG산화막(40)은 적어도 100Å이하로 잔류하거나 모두 제거될 수 있으나, 종래보다 더 두껍게 형성된 USG산화막은 게이트패턴(34)의 상부 및 측벽에 일부 잔류(40a)한다.
위와 같이, 습식식각을 산화막과 질화막의 선택비가 높게 실시하면 이상증착된 USG산화막(40)을 제거하기 위해 습식식각시간이 증가될 경우, 게이트패턴(34) 상부에 형성된 USG산화막(40)까지 제거된다고 하더라도, USG산화막(40) 하부에 형성된 질화막(39)으로 인해 게이트하드마스크(34c) 및 층간절연막(36)이 손실되지 않는다.
도 3e에 도시된 바와 같이, 랜딩플러그콘택홀(38) 하부의 질화막(39)을 제거하고, 이어서 랜딩플러그콘택홀(38) 하부의 반도체 기판(31)을 식각하여 서브홀(41)을 형성한다.
상기 서브홀(41) 형성 시 게이트패턴(34)과 층간절연막(36)의 상부 및 측벽에 잔류하는 USG산화막(40)과 질화막(39)이 게이트하드마스크(34c)를 보호하기 때문에, 서브홀(41)이 형성되는 시점에서 게이트하드마스크(34c)와 층간절연막(36)은 손실되지 않는다.
도 3f에 도시된 바와 같이, 서브홀(41) 및 랜딩플러그콘택홀(38)을 매립하도록 도전물질을 형성하고, 게이트패턴(34)의 표면을 타겟으로 평탄화하여 랜딩플러그콘택(Landing Plug Contact:LPC, 42)을 형성한다. 여기서, 도전물질은 폴리실리콘으로 형성할 수 있다.
상기한 본 발명은, 게이트패턴 상부에 질화막을 형성한 후, 종래보다 게이트패턴 상부에 USG산화막의 두께를 증가시켜 증착함으로써 USG산화막의 이상증착으로 랜딩플러그콘택홀 하부에 USG산화막이 두껍게 형성되어, USG산화막을 제거하기 위한 습식식각시간이 증가되어도, 질화막과 산화막의 선택비로 게이트하드마스크 및 층간절연막이 손실되지 않고, 랜딩플러그콘택홀 하부의 USG산화막 제거가 가능한 장점이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 서브홀을 형성시 게이트하드마스크를 보호하기 위해 USG산화막 형성 전에 질화막을 추가로 형성하여, USG산화막의 이상증착으로 인해 랜딩플 러그콘택홀 하부에 USG산화막이 두껍게 형성되어 습식식각시간이 증가되어도, 게이트하드마스크의 손실 및 층간절연막의 손실을 방지함으로써 안정적인 서브홀 형성을 가능하게 하는 효과가 있다.

Claims (6)

  1. 게이트패턴 사이에 랜딩플러그콘택홀이 정의되도록 하는 층간절연막을 형성하는 단계;
    상기 게이트패턴을 포함한 전면에 보호막을 형성하는 단계;
    상기 보호막 상에 상기 게이트패턴의 상부와 하부에서 증착두께가 다른 희생막을 형성하는 단계;
    습식식각으로 상기 게이트패턴 사이의 희생막을 제거하는 단계; 및
    상기 게이트패턴 사이의 보호막 및 반도체 기판을 일부식각하여 서브홀을 형성하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 보호막은, 상기 희생막의 습식식각시 제거되지 않는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 보호막은 질화막으로 형성하고, 상기 희생막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 희생막은 USG산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제3항에 있어서,
    상기 보호막은 20Å∼50Å으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 습식식각은 탈이온수와 불산을 혼합하여 실시하되 탈이온수:불산을 15:1∼25:1로 혼합하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060059311A 2006-06-29 2006-06-29 반도체 소자의 제조방법 KR100744002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059311A KR100744002B1 (ko) 2006-06-29 2006-06-29 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059311A KR100744002B1 (ko) 2006-06-29 2006-06-29 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100744002B1 true KR100744002B1 (ko) 2007-07-30

Family

ID=38499870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059311A KR100744002B1 (ko) 2006-06-29 2006-06-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100744002B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008943A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR20060071479A (ko) * 2004-12-22 2006-06-27 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008943A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR20060071479A (ko) * 2004-12-22 2006-06-27 주식회사 하이닉스반도체 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
US7923784B2 (en) Semiconductor device having saddle fin-shaped channel and method for manufacturing the same
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
US8187969B2 (en) Method for manufacturing semiconductor device
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
KR100875654B1 (ko) 반도체 소자의 스토리지노드콘택 형성 방법
KR20130022954A (ko) 반도체 장치의 비트라인 및 그의 제조 방법
KR100927777B1 (ko) 메모리 소자의 제조방법
KR100744002B1 (ko) 반도체 소자의 제조방법
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR20080001883A (ko) 반도체 소자의 콘택홀 제조방법
KR20040038049A (ko) 반도체 소자의 콘택 형성 방법
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100950554B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성 방법
KR20230042963A (ko) 카본 함유의 콘택-펜스를 포함한 반도체 소자
KR100841051B1 (ko) 케미컬어택을 방지한 반도체 소자 및 그의 제조 방법
KR100744681B1 (ko) 반도체 소자 제조 방법
KR100935197B1 (ko) 반도체 소자의 콘택 형성방법
KR100564120B1 (ko) 반도체 소자의 버팅 콘택 형성방법
KR100609523B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20080088275A (ko) 반도체 소자의 콘택 플러그 제조방법
KR20100048762A (ko) 반도체 소자 및 그의 제조방법
KR20090022381A (ko) 반도체 소자의 콘택 플러그 제조방법
KR20080089069A (ko) 반도체소자의 게이트 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee