KR100609523B1 - 반도체소자의 자기정렬적인 콘택 형성방법 - Google Patents

반도체소자의 자기정렬적인 콘택 형성방법 Download PDF

Info

Publication number
KR100609523B1
KR100609523B1 KR1020020087066A KR20020087066A KR100609523B1 KR 100609523 B1 KR100609523 B1 KR 100609523B1 KR 1020020087066 A KR1020020087066 A KR 1020020087066A KR 20020087066 A KR20020087066 A KR 20020087066A KR 100609523 B1 KR100609523 B1 KR 100609523B1
Authority
KR
South Korea
Prior art keywords
forming
self
insulating layer
gate electrode
spacer
Prior art date
Application number
KR1020020087066A
Other languages
English (en)
Other versions
KR20040060296A (ko
Inventor
남상혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020087066A priority Critical patent/KR100609523B1/ko
Publication of KR20040060296A publication Critical patent/KR20040060296A/ko
Application granted granted Critical
Publication of KR100609523B1 publication Critical patent/KR100609523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 자기정렬적인 콘택 형성방법에 관한 것으로,
자기정렬적인 콘택 공정시 절연막 스페이서의 과도식각에 의한 소자의 특성 열화를 방지하기 위하여,
과도식각되는 부분의 절연막 스페이서 상부를 소정두께 식각하고 식각된 부분을 하드마스크층과 같은 절연막으로 증착하여 후속 콘택 공정시 식각선택비가 낮은 절연막 스페이서를 형성함으로써 자기정렬적인 콘택 공정시 콘택 불량을 방지할 수 있고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 자기정렬적인 콘택 형성방법{A method for forming a self-aligned contact of a semiconductor device}
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도.
도 2b 내지 도 2f는 본 발명의 실시예에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 게이트산화막
15 : 게이트전극용 도전층 17,39 : 하드마스크층
19,41 : 제1절연막 21,43 : 제2절연막
23 : 하부절연층 25,51 : 콘택홀
35 : 게이트전극용 폴리실리콘막 37 : 게이트전극용 금속층
45 : 랜딩 플러그 47 : 질화막
49 : 층간절연막
본 발명은 반도체소자의 자기정렬적인 콘택 형성방법에 관한 것으로, 특히 하부 도전배선의 측벽에 절연막 스페이서를 다층으로 형성할 때 상기 절연막 스페이서 중에서 식각선택비가 우수한 절연막 스페이서로 인한 과도식각으로 상기 도전배선 사이로 콘택플러그가 형성될 때 상기 도전배선과의 절연특성이 열화되는 현상을 방지하는 기술에 관한 것이다.
일반적으로 게이트전극 측벽에 형성되는 절연막 스페이서는 자기정렬적인 콘택(Self-Aligned Contact, SAC) 공정의 식각장벽층 역할로 인해 질화막을 사용하는 것이 통상적이다.
그러나, 절연 특성 측면에서 실리콘산화막을 사이에 위치시키는 것이 유리한 것으로 알려져 있다.
통상적으로 실리콘산화막이 게이트전극 바로 옆이나, 질화막 사이에 스페이서로 사용하였을 때 후속 SAC 공정 등에서 산화막 부분이 선택적으로 과다 식각되어 후속 공정에서 소자의 특성이 열화된다.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(11) 상에 활성영역을 정의하는 소자분리막(도시안됨)을 형성한다.
그리고, 상기 반도체기판(11) 상부에 게이트전극을 형성한다.
이때, 상기 게이트전극은 전체표면상부에 게이트산화막(13), 게이트전극용 도전층(15) 및 하드마스크층(17)의 적층구조를 형성하고 게이트전극 마스크(도시안 됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 게이트전극을 형성한다.
그 다음, 상기 게이트전극의 측벽에 제1,2 절연막(19,21) 스페이서의 적층구조를 형성한다. 이때, 상기 제1절연막(19)은 산화막으로 형성하고 상기 제2절연막(21)은 질화막으로 형성한다. 여기서, 상기 제1절연막(19)인 산화막은 상기 게이트전극의 절연특성을 향상시키기 위하여 사용한 것이다.
상기 제1절연막(19) 스페이서 및 제2절연막(21) 스페이서의 적층구조는 전체표면상부에 제1절연막(19)과 제2절연막(21)을 적층하고 이들을 이방성식각하여 형성한 것이다.
전체표면상부를 평탄화시키는 하부절연층(23)을 형성한다.
도 1b를 참조하면, 콘택마스크(도시안됨)를 이용한 자기정렬적인 콘택 식각공정으로 상기 반도체기판(11)을 노출시키는 콘택홀(25)을 형성한다.
이때, 상기 제1,2 절연막(19,21) 스페이서도 식각되지만 특히 상기 제1절연막(19) 스페이서가 과도하게 식각되어 ⓐ 와 같은 형상으로 콘택홀(25)이 형성되므로, 후속 공정으로 상기 콘택홀(25)을 매립하는 콘택플러그(도시안됨)를 형성하여 자기정렬적인 콘택 불량을 유발한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 자기정렬적인 콘택 형성방법은, 산화막이 포함된 절연막 스페이서의 형성공정후 식각선택비 차이를 이용한 자기정렬적인 콘택 공정시 상기 산화막으로 구비되는 스페이서가 과도식각되어 자기정렬적인 콘택 공정의 불량을 유발하여 소자의 특성 및 신뢰성이 저하되고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 산화막과 질화막으로 형성된 스페이서 중에서 상기 산화막으로 형성된 스페이서 부분 상측을 식각하고 이를 질화막으로 매립하여 자기정렬적인 콘택 공정을 용이하게 실시할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 자기정렬적인 콘택 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 자기정렬적인 콘택 형성방법은,
게이트전극 측벽에 식각선택비 차이를 갖는 제1절연막과 제2절연막의 적층구조로 스페이서를 형성하는 공정과,
상기 게이트전극 사이로 랜딩 플러그를 형성하는 평탄화식각공정을 실시하여 상기 게이트전극의 상부구조를 노출시키는 공정과,
상기 게이트전극 상부의 하드마스크층과 식각선택비 차이를 갖는 제1절연막 스페이서를 상부로부터 소정 두께 식각하는 공정과,
상기 제1절연막의 식각된 부분을 상기 하드마스크층과 같은 물질로 매립하는 공정을 포함하는 것과,
상기 제1절연막은 산화막인 것과,
상기 제2절연막과 하드마스크층은 질화막인 것과,
상기 제1절연막의 식각된 부분 매립 공정은 상기 식각된 부분을 매립하는 하드마스크층과 같은 물질을 전체표면상부에 형성하고 상기 랜딩 플러그를 식각장벽으로 하는 평탄화식각공정으로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체기판(31) 상에 활성영역을 정의하는 소자분리막(도시안됨)을 형성한다.
그리고, 상기 반도체기판(31) 상부에 게이트전극을 형성한다.
이때, 상기 게이트전극은 전체표면상부에 게이트산화막(33), 게이트전극용 폴리실리콘막(35), 게이트전극용 금속층(37) 및 하드마스크층(39)의 적층구조를 형성하고 게이트전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 게이트전극을 형성한다.
그 다음, 상기 게이트전극을 포함하는 전체표면상부에 제1절연막(41) 및 제2절연막(43)을 각각 소정두께 형성한다. 이때, 상기 제1절연막(41)은 산화막으로 형성하고 상기 제2절연막(43)은 질화막으로 형성한다.
상기 제1절연막(41)과 제2절연막(43)을 이방성 식각하여 상기 게이트전극 측벽에 적층된 제1,2절연막(41,43) 스페이서를 형성한다.
도 2b를 참조하면, 전체표면상부에 하부절연층을 형성하고 랜딩 플러그 콘택마스크를 이용한 사진식각공정으로 상기 반도체기판(31)을 노출시키는 랜딩 플러그 콘택홀을 형성하고 이를 매립하는 랜딩 플러그(45)를 형성한다.
상기 랜딩 플러그(45)는 상기 랜딩 플러그 콘택홀을 매립하는 랜딩 플러그 폴리를 전체표면상부에 형성하고 상기 하드마스크층(39)을 노출시키는 평탄화식각공정으로 형성한다.
도 2c를 참조하면, 상기 랜딩 플러그(45) 형성 공정시 노출된 제1절연막(41) 스페이서를 상측으로부터 소정깊이 식각하여 ⓑ 와 같은 형상을 갖는다.
도 2d 및 도 2e를 참조하면, 상기 제1절연막(41)이 식각된 부분을 매립하는 질화막(47)을 전체표면상부에 형성하고, 상기 랜딩 플러그(45)를 노출시키는 평탄화식각공정으로 상기 제1절연막(41)이 제거된 부분에만 상기 질화막(47)을 남긴다.
여기서, 상기 질화막(47)은 상기 하드마스크층(39)과 같은 물질로 형성한 것이다.
도 2f를 참조하면, 전체표면상부에 층간절연막(49)을 형성하고 후속 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 랜딩 플러그(45)를 노출시키는 콘택홀(51)을 형성한다. 이때, 상기 제1절연막(41) 스페이서의 과도한 식각은 유발되지 않는다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 자기정렬적인 콘택 형성방법은, 게이트전극 측벽에 구비되는 산화막 스페이서 부분의 상측을 질화막으로 형성하여 후속 콘택 공정시 상기 산화막 스페이서의 과도식각을 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 효과를 제공한다.

Claims (4)

  1. 게이트전극 측벽에 식각선택비 차이를 갖는 제1절연막과 제2절연막의 적층구조로 스페이서를 형성하는 공정과,
    상기 게이트전극 사이로 랜딩 플러그를 형성하는 평탄화식각공정을 실시하여 상기 게이트전극의 상부구조를 노출시키는 공정과,
    상기 게이트전극 상부의 하드마스크층과 식각선택비 차이를 갖는 제1절연막 스페이서를 상부로부터 소정 두께 식각하는 공정과,
    상기 제1절연막의 식각된 부분을 매립하도록 상기 하드마스크층과 같은 물질을 전체표면상부에 형성하는 공정과,
    상기 랜딩 플러그를 식각장벽으로 하여 평탄화식각공정을 실시하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 자기정렬적인 콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 제1절연막은 산화막인 것을 특징으로 하는 반도체소자의 자기정렬적인 콘택 형성방법.
  3. 제 1 항에 있어서,
    상기 제2절연막과 하드마스크층은 질화막인 것을 특징으로 하는 반도체소자의 자기정렬적인 콘택 형성방법.
  4. 삭제
KR1020020087066A 2002-12-30 2002-12-30 반도체소자의 자기정렬적인 콘택 형성방법 KR100609523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087066A KR100609523B1 (ko) 2002-12-30 2002-12-30 반도체소자의 자기정렬적인 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087066A KR100609523B1 (ko) 2002-12-30 2002-12-30 반도체소자의 자기정렬적인 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20040060296A KR20040060296A (ko) 2004-07-06
KR100609523B1 true KR100609523B1 (ko) 2006-08-04

Family

ID=37352217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087066A KR100609523B1 (ko) 2002-12-30 2002-12-30 반도체소자의 자기정렬적인 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100609523B1 (ko)

Also Published As

Publication number Publication date
KR20040060296A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
KR100541046B1 (ko) 희생마스크막을 사용하여 자기정렬 콘택 구조체를형성하는 방법
KR20040057534A (ko) 다마신 공정을 이용한 반도체소자 제조 방법
KR100945229B1 (ko) 반도체 소자의 제조 방법
KR100824630B1 (ko) 게이트 패턴 측벽에 스페이서 패턴을 갖는 반도체 장치 및그 제조 방법
KR100370131B1 (ko) Ｍｉｍ 캐패시터 및 그의 제조방법
KR100609523B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100356776B1 (ko) 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
KR0120568B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR100720256B1 (ko) 반도체 소자의 제조 방법
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20050066192A (ko) 반도체소자의 콘택 형성방법
KR100445408B1 (ko) 반도체소자의콘택방법
KR100744002B1 (ko) 반도체 소자의 제조방법
KR100369355B1 (ko) 고집적 반도체소자의 제조방법
KR101116286B1 (ko) 매립 게이트를 갖는 반도체 장치 제조 방법
KR20040060335A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20080061850A (ko) 반도체 소자 및 그 제조 방법
KR20050003297A (ko) 랜딩 플러그 제조 방법
KR20130054100A (ko) 반도체 소자 및 그 형성방법
KR20110075206A (ko) 반도체 소자 및 그의 형성 방법
KR20040060406A (ko) 반도체소자의 금속배선 형성방법
KR20070109018A (ko) 반도체 장치의 제조 방법
KR20040063351A (ko) 패드와 플러그 접촉면의 저항을 감소시키는 반도체 장치형성 방법
KR20040002223A (ko) 반도체소자의 자기정렬적인 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee