KR20050003297A - 랜딩 플러그 제조 방법 - Google Patents

랜딩 플러그 제조 방법 Download PDF

Info

Publication number
KR20050003297A
KR20050003297A KR1020030044017A KR20030044017A KR20050003297A KR 20050003297 A KR20050003297 A KR 20050003297A KR 1020030044017 A KR1020030044017 A KR 1020030044017A KR 20030044017 A KR20030044017 A KR 20030044017A KR 20050003297 A KR20050003297 A KR 20050003297A
Authority
KR
South Korea
Prior art keywords
landing plug
contact hole
film
manufacturing
oxide film
Prior art date
Application number
KR1020030044017A
Other languages
English (en)
Other versions
KR100564429B1 (ko
Inventor
정태오
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030044017A priority Critical patent/KR100564429B1/ko
Publication of KR20050003297A publication Critical patent/KR20050003297A/ko
Application granted granted Critical
Publication of KR100564429B1 publication Critical patent/KR100564429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 층간 절연막을 BPSG와 질화막 및 산화막 계열의 물질로 형성하고, 랜딩 플러그 식각 공정 후에 세정 공정을 진행하여 랜딩 플러그 콘택홀의 하부 면적을 확보할 뿐만 아니라, 랜딩 플러그 물질 증착 후 평탄화 공정시에 연마량의 차에 의하여 상부의 산화막 높이까지 연마함으로써 랜딩 플러그 상부에서의 브리지 발생을 방지할 수 있도록 하는 랜딩 플러그 제조 방법에 관한 것이다.

Description

랜딩 플러그 제조 방법{Method for manufacturing landing plug}
본 발명은 랜딩 플러그 제조 방법에 관한 것으로, 보다 상세하게는 랜딩 플러그 하부의 면적을 확보하여 저항 특성을 향상시키고, 랜딩 플러그 상부에서의 브리지 유발을 방지하여 소자의 신뢰성을 향상시키기 위한 랜딩 플러그 제조 방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라 메모리 셀 크기가 점점 감소되어 워드 라인 또는 비트라인 사이의 콘택 마진이 점차 작아지고 있다. 이에 따라, 콘택 마진을 높이기 위한 방안으로서, 자기 정렬 콘택(self-aligned contact : 이하 SAC라 함) 제조 기술이 있다.
상기 SAC 제조 방법은 주변 구조물의 단차를 이용하여 콘택홀을 형성하는 것으로, 주변 구조물의 높이, 콘택홀이 형성될 절연 물질의 두께 및 식각 방법 등에 의해 다양한 크기의 콘택홀을 마스크 없이 형성할 수 있기 때문에 고집적화에 의해 미세화되는 반도체 장치의 실현에 적합한 방법으로 이용된다.
종래의 SAC 방식의 랜딩 플러그(Landing plug)는 게이트 전극 사이를 층간 절연막으로 채우고 랜딩 플러그가 형성될 부분을 게이트 전극의 스페이서에 의해 SAC 식각하여 콘택홀을 형성한 다음, 상기 콘택홀에 도프트 폴리실리콘을 매립하고 나서 평탄화 공??을 진행하여 제조하게 된다.
그런데, 공래의 SAC 방식의 랜딩 플러그 제조 방법에 의하면 층간 절연막으로 BPSG 하나의 층만을 증착한 후 랜딩플러그 식각 공정을 진행함으로써, 식각 슬로프에 의해 콘택 면적이 작아지는 문제점이 있었다.
이러한 종래 기술에 의한 랜딩 플러그 제조 방법의 문제점을 하기 도면을 참조하여 설명한다.
도1 및 도2는 종래 기술에 의한 랜딩 플러그 제조 방법을 나타낸 도면으로, 우선 도1에 도시된 바와 같이 실리콘 기판(100)에 필드 산화막(110)을 형성하여 액티브 영역과 필드 영역을 구분한다. 그리고, 통상적인 공정을 진행하여 게이트(120) 및 소오스/드레인(미도시함) 영역을 형성하여 트랜지스터를 형성한 후에 스페이서용 질화막(130)을 전면에 증착한 후 층간 절연막(140)을 증착한다. 이어서, 소정의 식각 공정을 진행하여 랜딩 플러그 콘택(미도시함)을 형성한 후에 플러그용 물질을 매립하여 랜딩 플러그(미도시함)를 형성한다.
도2는 상기에서 형성된 소자의 스토리지 콘택 노드에서의 단면을 나타낸 것으로, 상기 식각된 층간절연막(140)에 랜딩 플러그(150)가 형성된 것으로, 랜딩 플러그 하부 면적이 작아질 뿐만 아니라, 셀 사이즈가 감소하면서 랜딩 플러그간의 공정 마진이 감소하여 랜딩 플러그간 브리지(A)가 유발되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 층간 절연막을 BPSG막, 질화막, 산화막으로 형성하고 콘택홀 형성 후 세정 공정을 진행하여 콘택 하부 면적을 제거함으로써 콘택 면적을 확보할 뿐만 아니라, 질화막을 연마 정지막으로 이용한 평탄화 공정을 진행함으로써 랜딩 플러그 상부에서의 브리지 발생을 방지할 수 있도록 하는 랜딩 플러그 제조 방법을 제공하기 위한 것이다.
도1 및 도2는 종래 기술에 의한 랜딩 플러그 제조 방법을 나타낸 도면이다.
도3a 내지 도3g는 본 발명에 의한 랜딩 플러그 제조 방법을 나타낸 공정 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : 실리콘 기판 210 : 필드 산화막
220 : 게이트 230 : 질화막 스페이서
240 : BPSG막 250 : 질화막
260 : 산화막 270 : 콘택홀
280 : 랜딩 플러그
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판 상에 전도라인을 형성하는 단계와, 상기 전도라인을 형성한 결과물에 하부 산화막 질화막 상부 산화막으로 구성되는 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 형성한 결과물에 세정 공정을 진행하여 콘택홀 하부 면적을 증가시키는 단계와, 상기 콘택홀을 플러그 물질로 매립하는 단계와, 상기 질화막이 드러나도록 연마 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 랜딩 플러그 제조 방법에 관한 것이다.
상기와 같은 본 발명에 의한 랜딩 플러그 제조 방법에 따르면, 층간 절연막을 BPSG와 질화막 및 산화막 계열의 물질로 형성하고, 랜딩 플러그 식각 공정 후에 세정 공정을 진행하여 랜딩 플러그 콘택홀의 하부 면적을 확보할 뿐만 아니라, 랜딩 플러그 물질 증착 후 평탄화 공정시에 연마량의 차에 의하여 상부의 산화막 높이까지 연마함으로써 랜딩 플러그 상부에서의 브리지 발생을 방지할 수 있게된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도3a 내지 도3g는 본 발명에 의한 랜딩 플러그 제조 방법을 나타낸 공정 단면도들이다.
우선, 3a에 도시된 바와 같이 실리콘 기판(200)에 필드 산화막(210)을 형성하여 액티브 영역과 필드 영역을 구분한다. 그리고, 통상적인 공정을 진행하여 게이트(220) 및 소오스/드레인(미도시함) 영역을 형성하여 트랜지스터를 형성한 후에 스페이서용 질화막(230)을 전면에 증착한다.
이어서, 도3b에 도시된 바와 같이 층간 절연막으로 BPSG 막(240)을 증착하고, 에치백 공정을 진행하되 상기 스페이서용 질화막(230)이 하드 마스크 역할을 할 수 있을 정도의 두께가 남도록 타겟을 설정한다. 이때, 상기 BPSG막 대신 HDP 산화막 또는 갭필이 가능한 비전도성 물질로 형성할 수 있으며, 비전도성 물질을 이용할 경우 10~2500Å의 높이로 형성한다.
그런 다음, 도3c에 도시된 바와 같이 상기 게이트(220) 상부를 조금 덮도록 층간 절연막으로 질화막(250)을 2000Å 정도로 증착한 후에 도3d에 도시된 바와 같이 산화막(260)을 증착하여 후속 랜딩 플러그 식각시 SAC 식각을 실시 할 수 있도록 한다. 이때, 층간 절연막은 BPSG(240)와 질화막(250) 및 산화막(260)으로 구성 되며, 도3e는 상기 도3d에서 형성된 결과물의 스토리지 콘택 노드에서의 단면을 나타낸 것이다.
상기 스토리지 콘택 노드 쪽에서의 단면에서 후속 공정을 설명하면, 도3f에 도시된 바와 같이 SAC 식각 공정을 진행하여 랜딩 플러그 콘택홀(270)을 형성한 후에 식각 슬로프에 의해 콘택홀 하부의 면적이 작아지는 문제점을 해결하기 위하여 세정 공정을 더 진행한다. 이때, 상기 질화막(250)은 식각되지 않는 상태에서 하부의 BPSG(240)막의 일부만 제거됨으로써 하부 면적을 확보할 수 있을 뿐만 아니라 후속 플러그 매립 공정시에 플러그간 브리지 발생을 방지할 수 있게된다.
이후, 상기 랜딩 플러그 콘택홀에 플러그용 폴리실리콘을 증착한 후 화학 기계적 연마 공정을 통한 평탄화를 진행함으로써, 도3g에 도시된 바와 같이 랜딩 플러그(280)를 형성한다. 이때, 상기 산화막(260)과 질화막(250)과의 연마 선택비에 의해 산화막(260)만 모두 제거되고, 질화막(250)은 연마가 덜되므로 랜딩 플러그(280)간 절연이 확실히 되어 브리지 유발을 방지할 수 있다.
이와 같이 본 발명에 의한 랜딩 플러그 형성 방법에 의하면, 층간 절연막을 BPSG와 질화막 및 산화막 계열의 물질로 형성하고, 랜딩 플러그 식각 공정 후에 세정 공정을 진행하여 랜딩 플러그 콘택홀의 하부 면적을 확보할 뿐만 아니라, 랜딩 플러그 물질 증착 후 평탄화 공정시에 연마량의 차에 의하여 상부의 산화막(260)만 모두 제거되고 질화막은 덜 제거되며, 이때 슬로프 상태이기 때문에 랜딩 플러그 상부가 브리지 되는 현상을 방지할 수 있게 된다.
상기한 바와 같이 본 발명은 콘택홀 형성 후 세정 공정을 진행하여 콘택홀의 하부 면적을 확보함으로써, 콘택 저항 특성을 개선할 수 있는 이점이 있다.
또한, BPSG막 상부의 질화막과 산화막에 대한 연마 공정시 산화막 높이까지 연마되어 콘택 상부의 랜딩 플러그를 각각 절연시킴으로써 랜딩 플러그간 브리지를 방지하여 소자의 특성을 향상시킬 수 있는 이점이 있다.

Claims (3)

  1. 반도체 기판 상에 전도라인을 형성하는 단계와,
    상기 전도 라인을 형성한 결과물에 하부 산화막과 질화막 및 상부 산화막으로 구성되는 층간 절연막을 형성하는 단계와,
    상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와,
    상기 콘택홀을 형성한 결과물에 세정 공정을 진행하여 콘택홀 하부 면적을 증가시키는 단계와,
    상기 콘택홀을 플러그 물질로 매립하는 단계와,
    상기 질화막이 드러나도록 연마 공정을 진행하는 단계를
    포함하는 것을 특징으로 하는 랜딩 플러그 제조 방법.
  2. 제 1항에 있어서, 상기 하부 산화막은 BPSG 또는 HDP인 것을 특징으로 하는 랜딩 플러그 제조 방법.
  3. 제 1항에 있어서, 상기 하분 산화막은 10~2500Å의 높이로 형성하는 것을 특징으로 하는 랜딩 플러그 제조 방법.
KR1020030044017A 2003-06-30 2003-06-30 랜딩 플러그 제조 방법 KR100564429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030044017A KR100564429B1 (ko) 2003-06-30 2003-06-30 랜딩 플러그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030044017A KR100564429B1 (ko) 2003-06-30 2003-06-30 랜딩 플러그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050003297A true KR20050003297A (ko) 2005-01-10
KR100564429B1 KR100564429B1 (ko) 2006-03-28

Family

ID=37218516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030044017A KR100564429B1 (ko) 2003-06-30 2003-06-30 랜딩 플러그 제조 방법

Country Status (1)

Country Link
KR (1) KR100564429B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755201B2 (en) 2006-10-23 2010-07-13 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN107706304A (zh) * 2016-08-08 2018-02-16 爱思开海力士有限公司 电子设备及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170312B1 (ko) * 1995-06-23 1999-02-01 김광호 고집적 dram 셀 및 그 제조방법
KR100265773B1 (ko) * 1998-08-12 2000-09-15 윤종용 반도체장치의 접촉창의 제조방법
US6200875B1 (en) * 1998-12-21 2001-03-13 Taiwan Semiconductor Manufacturing Company Chemical mechanical polishing of polysilicon plug using a silicon nitride stop layer
US20020076866A1 (en) * 1999-08-10 2002-06-20 Meng-Jaw Cherng Method for forming self-aligned contact
KR100539448B1 (ko) * 1999-12-20 2005-12-27 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
KR20020093261A (ko) * 2001-06-07 2002-12-16 주식회사 하이닉스반도체 반도체 소자의 스토리지 노드 콘택홀 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755201B2 (en) 2006-10-23 2010-07-13 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US8647973B2 (en) 2006-10-23 2014-02-11 Samsung Electronics Co., Ltd. Semiconductor device capable of reducing electrical defects and method of fabricating the same
CN107706304A (zh) * 2016-08-08 2018-02-16 爱思开海力士有限公司 电子设备及其制造方法
CN107706304B (zh) * 2016-08-08 2020-05-19 爱思开海力士有限公司 电子设备及其制造方法

Also Published As

Publication number Publication date
KR100564429B1 (ko) 2006-03-28

Similar Documents

Publication Publication Date Title
KR20020088980A (ko) 반도체 소자의 콘택 플러그 형성방법
JPH11330421A (ja) Ｄｒａｍセルキャパシタの製造方法
US6281073B1 (en) Method for fabricating dynamic random access memory cell
JP2012089772A (ja) 半導体装置の製造方法
KR100699915B1 (ko) 반도체 장치 및 그 제조 방법
US6576963B2 (en) Semiconductor device having transistor
KR100564429B1 (ko) 랜딩 플러그 제조 방법
US20070196983A1 (en) Method of manufacturing non-volatile memory device
KR20110080783A (ko) 반도체 소자의 제조방법
US7109080B2 (en) Method of forming capacitor over bitline contact
KR100537204B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR20020053538A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100505101B1 (ko) 반도체 장치의 콘택 형성 방법
KR20040096339A (ko) 매몰형 비트라인 구조를 갖는 반도체소자의 제조방법
KR20090026619A (ko) 반도체 소자 및 그 제조방법
KR101026370B1 (ko) 반도체 소자의 제조 방법
KR100910221B1 (ko) 반도체 소자의 스토리지노드 콘택 형성 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20050038469A (ko) 폴리실리콘을 층간절연막으로 이용하는 자기정렬 콘택형성방법
KR100390846B1 (ko) 반도체 소자 제조방법
KR101139463B1 (ko) 반도체 소자의 제조 방법
KR20010063426A (ko) 반도체 소자 및 그 제조 방법
KR100609523B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee