KR100445408B1 - 반도체소자의콘택방법 - Google Patents

반도체소자의콘택방법 Download PDF

Info

Publication number
KR100445408B1
KR100445408B1 KR1019970028725A KR19970028725A KR100445408B1 KR 100445408 B1 KR100445408 B1 KR 100445408B1 KR 1019970028725 A KR1019970028725 A KR 1019970028725A KR 19970028725 A KR19970028725 A KR 19970028725A KR 100445408 B1 KR100445408 B1 KR 100445408B1
Authority
KR
South Korea
Prior art keywords
contact hole
storage electrode
bit line
contact
interlayer insulating
Prior art date
Application number
KR1019970028725A
Other languages
English (en)
Other versions
KR19990004598A (ko
Inventor
김진한
장명식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970028725A priority Critical patent/KR100445408B1/ko
Publication of KR19990004598A publication Critical patent/KR19990004598A/ko
Application granted granted Critical
Publication of KR100445408B1 publication Critical patent/KR100445408B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택방법에 관한 것으로, 워드라인이 형성된 반도체 기판 상부에 제1,2층간절연막을 형성하고 상기 제2,1층간절연막을 식각하여 비트라인 콘택홀과 저장전극 콘택홀을 형성한 다음, 상기 콘택홀 측벽에 절연막 스페이서를 형성하고, 상기 비트라인 콘택홀을 매립하는 비트라인을 형성하는 동시에 상기 저장 전극 콘택홀에 콘택패드를 형성한 다음, 상기 반도체기판의 전체표면상부에 제3,4,5층간절연막을 형성하고 상기 제5,4,3절연막을 식각하여 상기 콘택패드에 콘택되는 저장전극을 형성하는 공정으로 소자의 절연특성을 향상시켜 반도체소자의 수율 및 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 콘택방법
본 발명은 반도체소자의 콘택방법에 관한 것으로, 특히 워드라인 간에 형성되는 비트라인용 콘택홀과 저장전극 콘택홀의 측벽에 절연막 스페이서를 형성하고 후속 공정으로 비트라인 형성공정 및 저장전극 콘택공정을 용이하게 실시할 수 있도록 하는 기술에 관한 것이다.
도시되지 않았으나, 일반적인 반도체소자의 형성공정을 설명하면 다음과 같다.
먼저, 반도체기판에 워드라인을 형성하고, 그 상부를 절연막으로 평탄화시킨다.
상기 워드라인과 워드라인 사이를 통하여 상기 반도체소자의 불순물 접합영역에 콘택되는 비트라인을 형성하고, 그 상부를 평탄화시키는 절연막을 형성한다.
상기 워드라인과 워드라인 사이 그리고 워드라인과 비트라인 사이를 통하여 상기 반도체소자의 불순물 접합영역을 노출시키는 콘택 식각공정으로 상기 불순물 접합영역을 노출시키는 콘택홀을 형성한다.
이때, 상기 저장전극 콘택공정시 오정렬이 발생되면 상기 워드라인과 콘택되는 부분의 절연특성이 저하되거나, 예정된 만큼의 콘택오픈 ( contact open )을 실시할 수 없어 패일 ( fail ) 을 유발시킬 수 있다.
그 다음, 상기 콘택홀을 통하여 상기 반도체기판에 콘택되는 저장전극을 형성한다.
후속공정으로, 상기 저장전극의 표면에 유전체막과 플레이트전극을 형성하여 캐패시터를 형성하고, 금속배선과 보호막을 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 콘택방법은, 저장전극 콘택홀을 형성하기 위한 콘택식각공정시 오정렬로 인해 상기 콘택홀에 인접한 비트라인이나 워드라인과의 절연특성이 열화되거나 상기 콘택홀을 매립하는 저장전극과 비트라인/워드라인이 쇼트될 수 있으며, 반도체기판의 콘택영역을 노출시키지 못하거나 아주 작은 면적만을 노출시키는 경우 후속 공정으로 형성되는 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
따라서, 본 발명의 상기한 종래기술의 문제점을 해결하기위하여, 비트라인 콘택홀 및 저장전극 제1콘택홀을 워드라인 사이에 형성하고 그 측벽에 절연막 스페이서를 형성한 다음, 상기 저장전극용 제1콘택홀에 매립된 콘택플러그를 노출시키는 저장전극 제2콘택홀을 형성함으로써 저장전극 콘택공정을 용이하게 실시할 수 있도록 하는 반도체소자의 콘택방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1g 는 본 발명의 실시예에 따른 반도체소자의 콘택방법을 도시한 단면도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
11 : 반도체기판 13 : 소자분리막
15 : 게이트전극 17 : 불순물 접합영역
19 : 절연막 스페이서 21 : 제1층간절연막
23 : 제2층간절연막 25 : 비트라인 콘택홀
27,43 : 저장전극 콘택홀 29 : 질화막 스페이서
31 : 비트라인용 도전층 33 : 비트라인
35 : 콘택패드 37 : 제3층간절연막
39 : 제4층간절연막 41 : 제5층간절연막
45 : 저장전극
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택방법은,
워드라인이 형성된 반도체기판 상부에 일정두께의 제1층간절연막을 형성하는 공정과,
전체표면상부를 평탄화시키는 제2층간절연막을 형성하는 공정과,
상기 제2,1층간절연막을 식각하여 비트라인 콘택홀과 저장전극 콘택홀을 형성하는 공정과,
상기 콘택홀 측벽에 절연막 스페이서를 형성하는 공정과,
상기 비트라인 콘택홀을 매립하는 비트라인을 형성하는 동시에 상기 저장전극 콘택홀에 콘택패드를 형성하는 공정과,
전체표면상부에 제3,4,5층간절연막을 형성하고, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 제5,4,3층간절연막을 식각하여 상기 콘택패드에 접속되는 저장전극을 형성하는 공정을 포함하는 것과,
상기 비트라인 콘택홀과 저장전극 콘택홀의 형성공정은, 상기 비트라인 콘택홀 및 저장전극 콘택홀이 모두 설계된 비트라인 콘택마스크나 저장전극 콘택마스크를 이용한 식각공정으로 형성하는 것과,
상기 제 1,3,5 층간절연막은 산화막으로 형성하고 상기 제 2,4 층간절연막은 BPSG 로 형성하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 워드라인이 형성된 평탄화층을 식각하여 비트라인 및 저장전극 콘택홀을 동시에 형성하고 상기 비트라인 및 저장전극 콘택홀의 측벽에 질화막 스페이서를 형성한 다음, 비트라인을 형성하는 동시에 저장전극 콘택홀 저부에 콘택패드를 형성하고, 후속공정인 저장전극 콘택공정으로 상기 워드라인 간의 공간을 통하여 상기 불순물 접합영역에 접속되는 저장전극을 형성한 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1g 는 본 발명의 실시예에 따른 반도체소자의 콘택방법을 도시한 단면도이다.
먼저, 반도체기판(11)에 소자분리막(13)을 형성하고, 상기 반도체기판(11)의 활성영역에 게이트전극(15)을 형성한다.
그리고, 상기 게이트전극(15)을 마스크로 하여 상기 반도체기판(11)의 불순물 이온주입함으로써 불순물 접합영역(17)을 형성하고, 상기 게이트전극(15) 측벽에 절연막 스페이서(19)를 형성한다.
그 다음에, 전체표면상부에 제1층간절연막(21)을 일정두께 형성한다. 이때, 상기 제1층간절연막(21)은 후속 콘택식각공정시 반도체기판이 손상되는 현상을 방지하기 위하여 산화막으로 형성한 것이다.
전체표면상부를 평탄화시키는 제2층간절연막(23)을 형성한다. 이때, 상기 제2층간절연막(23)은 비.피.에스.지. ( Boro Phospho Silicate Glass, 이하에서 BPSG 라함 ) 로 형성한다.
그리고, 저장전극 콘택홀을 형성할 수 있는 비트라인 콘택마스크(도시안됨)를 이용하여 상기 제2,1층간절연막(23,21)을 식각하여 상기 불순물 접합영역(17)을 노출시키는 비트라인 콘택홀(25)과 저장전극 콘택홀(27)을 형성한다.
이때, 상기 비트라인 콘택홀(25)과 저장전극 콘택홀(27)은, 비트라인 콘택홀을 형성할 수 있는 저장전극 마스크(도시안됨)를 이용한 식각공정으로 형성할 수도 있다. (도 1a)
그 다음에, 상기 콘택홀(25,27) 측벽에 질화막 스페이서(29)를 형성한다. 이때, 상기 질화막 스페이서(29)는 전체표면상부에 질화막을 일정두께 증착하고 이를 이방성식각하여 형성한다. (도 1b)
그리고, 상기 콘택홀(25,27)을 통하여 상기 반도체기판(11)의 불순물 접합영역(17)에 접속되는 비트라인용 다결정실리콘막(31)을 증착한다. (도 1c)
그리고, 상기 제2층간절연막(23)과의 식각선택비 차이를 이용한 식각공정으로 비트라인(33)을 형성한다. 이때, 상기 식각공정은 비트라인 마스크(도시안됨)를 이용하여 실시하는 것으로, 상기 저장전극 콘택홀(27)에는 상기 비트라인용 다결정실리콘막(31)이 일부 남아 콘택패드(35)를 형성한다. (도 1d)
그 다음에, 전체표면상부에 제3층간절연막(37)을 일정두께 형성하고, 그 상부를 평탄화시키는 제4층간절연막(39)을 형성한 다음, 그 상부에 제5층간절연막(41)을 형성한다.
이때, 상기 제3,5층간절연막(37,41)은 산화막으로 형성하고, 상기 제4층간절연막(39)은 BPSG 로 형성한다. 여기서, 상기 제5층간절연막(41)은 식각장벽층으로 사용된 것이다. (도 1e)
그 다음에, 저장전극 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 제5층간절연막(41)과 제4,3층간절연막(39,37)을 순차적으로 식각하여 상기 콘택패드(35)를 노출시키는 저장전극 콘택홀(43)을 형성한다. (도 1f)
그리고, 상기 저장전극 콘택홀(43) 및 콘택패드(35)를 통하여 상기 반도체기판(11)의 불순물 접합영역(17)에 접속되는 저장전극용 다결정실리콘막(45)을 형성한다. (도 1g)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택방법은, 저장전극 및 비트라인 콘택홀을 동시에 형성하고 그 측벽에 스페이서를 형성하며 비트라인 형성공정시 상기 저장전극 및 비트라인 콘택홀 저부에 콘택패드를 형성하여콘택의 절연특성을 향상시키고 콘택 형성 공정을 용이하게 실시할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Claims (3)

  1. 워드라인이 형성된 반도체기판 상부에 일정두께의 제1층간절연막을 형성하는 공정과,
    전체표면상부를 평탄화시키는 제2층간절연막을 형성하는 공정과,
    상기 제2,1층간절연막을 식각하여 비트라인 콘택홀과 저장전극 콘택홀을 형성하는 공정과,
    상기 콘택홀 측벽에 절연막 스페이서를 형성하는 공정과,
    상기 비트라인 콘택홀을 매립하는 비트라인을 형성하는 동시에 상기 저장전극 콘택홀에 콘택패드를 형성하는 공정과,
    전체표면상부에 제3,4,5층간절연막을 형성하고, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 제5,4,3층간절연막을 식각하여 상기 콘택패드에 접속되는 저장전극을 형성하는 공정을 포함하는 반도체소자의 콘택방법.
  2. 청구항 1 에 있어서,
    상기 비트라인 콘택홀과 저장전극 콘택홀의 형성공정은, 상기 비트라인 콘택홀 및 저장전극 콘택홀이 모두 설계된 비트라인 콘택마스크나 저장전극 콘택마스크를 이용한 식각공정으로 형성하는 것을 특징으로 하는 반도체소자의 콘택방법.
  3. 청구항 1 에 있어서,
    상기 제 1,3,5 층간절연막은 산화막으로 형성하고 상기 제 2,4 층간절연막은 BPSG 로 형성하는 것을 특징으로 하는 반도체소자의 콘택방법.
KR1019970028725A 1997-06-28 1997-06-28 반도체소자의콘택방법 KR100445408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028725A KR100445408B1 (ko) 1997-06-28 1997-06-28 반도체소자의콘택방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028725A KR100445408B1 (ko) 1997-06-28 1997-06-28 반도체소자의콘택방법

Publications (2)

Publication Number Publication Date
KR19990004598A KR19990004598A (ko) 1999-01-15
KR100445408B1 true KR100445408B1 (ko) 2004-11-09

Family

ID=37362314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028725A KR100445408B1 (ko) 1997-06-28 1997-06-28 반도체소자의콘택방법

Country Status (1)

Country Link
KR (1) KR100445408B1 (ko)

Also Published As

Publication number Publication date
KR19990004598A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR0155886B1 (ko) 고집적 dram 셀의 제조방법
KR100307287B1 (ko) 반도체장치의패드제조방법
US6197670B1 (en) Method for forming self-aligned contact
KR100275551B1 (ko) 반도체 메모리 장치의 콘택 형성 방법
KR100465632B1 (ko) 반도체 소자의 비트라인 형성방법
KR100445408B1 (ko) 반도체소자의콘택방법
US7084057B2 (en) Bit line contact structure and fabrication method thereof
KR100268806B1 (ko) 반도체소자및그제조방법
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
KR20020047867A (ko) 반도체 소자의 금속 컨택 구조체 및 그 형성방법
KR100437623B1 (ko) 반도체소자의 콘택 제조방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100609523B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20020030567A (ko) 자기 정렬된 컨택 공정을 이용한 반도체 소자의 제조 방법
KR20040059822A (ko) 반도체 메모리 소자 및 그 제조방법
KR100265830B1 (ko) 반도체장치의콘택홀형성방법
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
KR20010011651A (ko) 반도체장치의 콘택 형성방법
KR20010004726A (ko) 반도체 소자의 제조 방법
KR20050002479A (ko) 랜딩플러그 형성 방법
KR20040060335A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20000067293A (ko) 메모리 소자의 퓨즈부 제조방법
KR20040084470A (ko) 반도체소자의 콘택 형성방법
KR20010061598A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20050002362A (ko) 반도체소자의 콘택플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee