KR20080001883A

KR20080001883A - 반도체 소자의 콘택홀 제조방법

Info

Publication number: KR20080001883A
Application number: KR1020060060329A
Authority: KR
Inventors: 이민석
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2008-01-04

Abstract

본 발명은 게이트하드마스크의 손실을 방지와 동시에 콘택 낫오픈 문제를 방지하는 반도체 소자의 콘택홀 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 전극, 하드마스크와 상기 하드마스크보다 실리콘이 더 많이 함유된 보호층의 적층구조를 갖는 패턴을 형성하는 단계, 상기 패턴 사이를 채울때까지 절연층을 형성하는 단계, 상기 절연층 상에 콘택홀예정지역이 오픈된 질화막마스크패턴을 형성하는 단계, 상기 절연층을 자기정렬콘택식각으로 식각하여 상기 패턴에 자기정렬되는 콘택홀을 형성하는 단계를 포함하고, 상기한 본 발명은 게이트패턴의 최상층에 실리콘이 다량함유된 보호층을 형성하여 콘택홀 형성 후 잔류하는 게이트하드마스크 두께의 확보 및 프로파일의 개선과 동시에 콘택홀의 낫오픈 문제를 해결하여 후속 공정 진행 마진 증가 및 소자의 신뢰성 향상에 효과가 있다.

자기정렬콘택, 식각선택비, 평탄화, 게이트패턴

Description

반도체 소자의 콘택홀 제조방법{METHOD FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE IN CONTACT HOLE}

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택홀 제조방법을 설명하기 위한 공정 단면도,

도 2a 내지 도 2c는 도 1a 내지 도 1c의 TEM사진,

도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 제조방법을 설명하기 위한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

31 : 반도체 기판 32 : 게이트절연막

33 : 게이트전극 34 : 제1하드마스크질화막

35 : 제2하드마스크질화막 36 : 스페이서

37 : 절연층 38 : 마스크패턴

39 : 콘택홀 40A : 랜딩플러그콘택

반도체 소자 공정시 마스크공정의 오버레이(Over Lay)문제와 패터닝한계(Patterning Limit)를 해결하기 위해 질화막(Nitride)과 산화막(Oxide)의 선택비를 이용하여 게이트상부를 질화막으로 보호하고, 산화막을 식각하여 콘택(Contact)을 오픈하는 자기정렬콘택(Self Aligned Contact;SAC)공정이 실시되고 있다.

자기정렬콘택 레시피(Recipe)의 특성상 라인 패턴(Line Pattern) 상부 질화막에 충분한 폴리머(Polymer)가 형성되는 경우 질화막 프로파일(Profile)이 점점 작아지고 오픈능력이 뛰어난 레시피를 선호하게 되면서 라인패턴 상부는 자기정렬콘택 식각시 특징적인 요철('

')형 프로파일을 갖게 된다.

도 1a 내지 도 1c와 도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도와 TEM사진이다.

도 1a 및 도 2a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트층간절연막(12)을 형성하고, 복수개의 게이트패턴(13)을 형성한다. 여기서, 게이트패턴(13)은 게이트전극과 게이트하드마스크가 순차로 적층된 구조로 형성된다.

이어서, 게이트패턴(13)을 포함한 전면에 스페이서(14)를 형성하고, 게이트패턴(13) 사이를 채울때까지 층간절연막(15)을 형성한다. 이어서, 층간절연막(15) 상에 자기정렬콘택 예정지역이 오픈된 마스크패턴(16)을 형성한다.

도 1b 및 도 1c에 도시된 바와 같이, 마스크패턴(16)을 식각마스크로 게이트패턴(13) 사이 층간절연막(15)을 식각하여 자기정렬콘택 홀(17)을 형성한다.

도 2b와 도 2c를 참조하면, 도 1b와 도 1c에서의 공정 후 형성되는 반도체 소자의 모습을 알 수 있다.

위와 같이, 종래 기술은 패턴상부가 라운드(Round)한 형태로 형성되어 상대적으로 어깨쪽 프로파일에 증착되는 폴리머의 양이 작고 구조적으로 스페이서질화막(Sidewall Nitride)과 게이트하드마스크의 물리적 접합이 존재하여 취약하기 때문에, 게이트패턴(13)의 어깨부분에 폴리머가 부족하여 게이트하드마스크가 손상되는 문제(P)가 발생한다.

상기한 자기정렬콘택 식각시 형성되는 요철('

')자형 프로파일을 개선하기 위해 다량의 폴리머를 발생시키는 선택비가 높은 조건으로 식각을 진행할 경우, 높은 폴리머를 형성시키는 공정(High Polymer Process)은 콘택 오픈(Contact Open)능력이 현저히 떨어지기 때문에 실시하기 어려운 문제점이 있다.

또한, 소자(Device)의 집적도가 증가함에 따라 도전체의 선폭은 계속 감소해왔고 선폭 감소 및 프로파이르이 영향으로 자기정렬콘택 식각시 발생하는 하드마스크손실량과 스페이서손실량이 더욱 증가하는 경향이 있다. 이런 형상 역시 하드마스크보호를 위해 고선택비를 위한 다량의 폴리머를 형성시키는 조건의 레시피를 사용해야 하지만 오픈능력의 감소를 수반하므로 개선이 어려운 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 게이트하드마스크의 손실을 방지와 동시에 콘택 낫오픈 문제를 방지하는 반도체 소자의 콘택홀 제조방법을 제공하는데 그 목적이 있다.

본 발명에 의한 반도체 소자의 콘택홀 제조방법은 반도체 기판 상부에 전극, 하드마스크와 상기 하드마스크보다 실리콘이 더 많이 함유된 보호층의 적층구조를 갖는 패턴을 형성하는 단계, 상기 패턴 사이를 채울때까지 절연층을 형성하는 단계, 상기 절연층 상에 콘택홀예정지역이 오픈된 질화막마스크패턴을 형성하는 단계, 상기 절연층을 자기정렬콘택식각으로 식각하여 상기 패턴에 자기정렬되는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.

특히, 보호층은 다량의 실리콘함유 산화질화막(Silicon Rich OxyNitride;SRON) 또는 저압화학기상증착법(Low Pressure Chemical Vapor Deposition;LPCVD)을 이용한 질화막으로 형성한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.

도 3a에 도시된 바와 같이, 반도체 기판(31) 상에 게이트절연막(32)을 형성한다. 여기서, 반도체 기판(31)은 소자분리막과 웰(well)이 포함되어 있고, 게이트 절연막(32)은 열산화막으로 형성할 수 있다.

이어서, 게이트절연막(32) 상에 게이트전극(33), 하드마스크(34)와 하드마스크(34)보다 실리콘이 더 많이 함유된 보호층(35)이 적층된 라인패턴(Line Pattern)의 게이트패턴(G)을 형성한다. 여기서, 게이트전극(33)은 폴리실리콘과 금속물질의 적층구조로 형성할 수 있는데, 예컨대 금속물질은 텅스텐 또는 텅스텐실리사이드를 사용한다. 또한, 하드마스크(34)는 예컨대 실리콘질화막(Si₃N₄)으로 형성하되, 플라즈마화학기상증착법(Plasma Enhaned Chemical Vapor Device;PECVD)을 이용한 플라즈마질화막(PE-Nitride)으로 형성한다.

특히, 보호층(35)은 후속 콘택홀 형성시 하드마스크(34)의 손실을 방지하기 위한 보호층역할을 하므로, 후속 절연층 식각시 산화막 레시피에 대한 식각내성이 뛰어난 물질로 형성한다. 이때, 보호층(35)을 형성하는 물질은 예컨대 실리콘이 다량함유된 산화질화막(Silicon Rich OxyNitride;SRON) 또는 저압화학기상증착법(Low Pressure Chemical Vapor Deposition Nitride;LPCVD)으로 형성한 질화막(LP-Nitride)으로 형성하되, 바람직하게는 실리콘이 다량함유된 산화질화막(SRON)으로 형성한다.

이어서, 게이트패턴(G)을 포함하는 전면에 스페이서(36)를 형성한다. 여기서, 스페이서(36)는 게이트패턴(G)을 보호하기 위한 것으로, 예컨대 질화막으로 형성할 수 있다.

도 3b에 도시된 바와 같이, 게이트패턴(G) 사이를 채울때까지 스페이서(36) 상에 절연층(37)을 형성한다. 여기서, 절연층(37)은 게이트패턴(G)간의 절연 및 후속 비트라인과의 층간절연을 위한 것으로, 갭필(Gap Fill)공정에 적용가능한 모든 물질을 포함하되 예컨대 산화막으로 형성하고, 바람직하게는 BPSG, SOG 또는 HDP산화막 중에서 어느 하나로 형성한다.

이어서, 절연층(37) 상에 콘택홀 예정지역이 오픈된 마스크패턴(38)을 형성한다. 여기서, 마스크패턴(38)은 절연층(37) 상에 마스크물질, 예컨대 질화막, 폴리실리콘 또는 카본(Carbon) 중에서 어느 하나로 형성하고, 마스크물질 상에 감광막을 도포하고 노광 및 현상으로 콘택홀 예정지역을 오픈시키는 감광막패턴을 형성한 후, 감광막패턴을 식각마스크로 마스크물질을 식각하여 형성한다. 이때, 감광막패턴은 산소스트립으로 제거한다.

또한, 마스크패턴(38)에 의해 정의된 콘택홀 예정지역은 랜딩플러그콘택홀(Landing Plug Contact Hole; LPC Hole) 예정지역이다.

이어서, 마스크패턴(38)을 식각마스크로 자기정렬콘택(Self Aligned Contact;SAC)식각 공정을 실시한다.

도 3c에 도시된 바와 같이, 자기정렬콘택식각공정을 실시하여 콘택홀(39) 즉, 랜딩플러그콘택홀을 형성한다. 여기서, 자기정렬콘택식각공정은 불소계 플라즈마 예컨대, CxFy(x,y는 1 ∼ 10)를 주식각가스로 실시한다. CxFy가스로는 C₃F₃, C₂F₄, C₂F₆, C₃F₈, C₄F₆, C₅F₈ 및 C₅F₁₀의 그룹 중에서 선택된 어느 하나로 실시한다. 또한, 여기에 자기정렬콘택식각공정시 폴리머를 발생시키기 위한 가스 CaHbFc(a,b,c는 1 ∼ 10)가스와 O₂를 첨가한다. CaHbFc가스로는 CH₂F₂, C₃HF₅ 및 CHF₃의 그룹 중에서 선택된 어느 하나로 실시한다. 그리고, 이때 캐리어가스로 He, Ne, Ar 및 Xe 의 그룹 중에서 선택된 어느 하나의 비활성 가스를 사용한다.

콘택홀(39)의 형성이 완료되는 시점에서 게이트패턴(G)의 상부가 일부 손실(Damage, 'D')된다. 그러나, 게이트패턴(G)의 최상층에 산화막질의 절연층(37)과 선택비가 높은 보호층(35)을 형성하였기 때문에, 낫오픈 문제가 발생하지 않도록 충분한 식각을 실시하여도 게이트하드마스크(34)는 손실되지 않는다.

즉, 실리콘이 다량 함유된 질화막질의 보호층(35)의 경우 산화막질인 절연층(37)에 대한 식각선택비가 하드마스크(34)에 비해 높다. 따라서 보호층(35)의 하부에 위치한 하드마스크(34)의 손실을 방지하고, 또한 게이트하드마스크로 하드마스크 및 보호층(34, 35)의 적층구조를 형성하여 하드마스크(34)만 단일막으로 형성한 종래의 게이트패턴구조에 비하여 하드마스크(34) 및 스페이서(36)의 손실을 더욱 감소시킬 수 있다.

도 3d에 도시된 바와 같이, 콘택홀(39)을 채울때까지 도전물질(40)을 형성한다. 여기서, 도전물질(40)은 콘택플러그 즉, 랜딩플러그콘택(Landing Plug Contact;LPC)를 형성하기 위한 것으로, 예컨대 폴리실리콘으로 형성한다.

도 3e에 도시된 바와 같이, 하드마스크(34)를 타겟으로 평탄화를 실시하여 랜딩플러그콘택(40A)을 형성한다. 여기서, 평탄화는 화학적기계적연마(Chemical Mechanical Polishing;CMP)공정으로 실시하되, 하드마스크(34)의 표면이 드러날때 까지 즉, 하드마스크(34) 상부의 보호층(35)이 제거될때까지 실시한다. 또한, 평탄화를 실시하기 전에 플러그형성을 위한 에치백(Etch Back)공정을 실시할 수 있다.

상기한 바와 같이 하드마스크(34)를 타겟으로 평탄화를 실시하는 이유는 실리콘이 다량 함유된 보호층(35)은 전기적 누설전류(Leakage)특성에 대한 신뢰성이 높지 않으므로 후속 공정을 진행하기 전에 미리 제거하여 전기적 누설전류 발생을 방지하기 위한 것이다.

평탄화가 완료되는 시점에서, 랜딩플러그콘택(40A)의 형성과 동시에 보호층(35)은 모두 제거되고, 하드마스크(34)와 스페이서(36)의 손실없는 게이트패턴(G₁)이 형성된다. 또한, 각 랜딩플러그콘택(40A)간의 분리(Isolation)가 완료된다.

상기한 본 발명은, 게이트패턴의 최상층에 산화막과의 높은 선택비를 갖는 실리콘이 다량함유된 보호층을 추가로 형성하여 콘택홀 식각공정을 실시하므로써, 하드마스크 및 스페이서의 손실을 방지하면서도, 콘택홀의 낫오픈 문제를 해결할 수 있다.

또한, 본 발명의 바람직한 실시예는 게이트패턴에 대해 설명하였지만, 게이트패턴 외에 비트라인 패턴등 라인패턴(Line Pattern)과 자기정렬콘택(SAC) 식각공정의 레시피를 적용하는 모든 구조에서도 적용이 가능하다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 게이트패턴의 최상층에 실리콘이 다량함유된 보호층을 형성하여 콘택홀 형성 후 잔류하는 게이트하드마스크 두께의 확보 및 프로파일의 개선과 동시에 콘택홀의 낫오픈 문제를 해결하여 후속 공정 진행 마진 증가 및 소자의 신뢰성 향상에 효과가 있다.

Claims

반도체 기판 상부에 전극, 하드마스크와 상기 하드마스크보다 실리콘이 더 많이 함유된 보호층의 적층구조를 갖는 패턴을 형성하는 단계;

상기 패턴 사이를 채울때까지 절연층을 형성하는 단계;

상기 절연층 상에 콘택홀예정지역이 오픈된 질화막마스크패턴을 형성하는 단계; 및

상기 절연층을 자기정렬콘택식각으로 식각하여 상기 패턴에 자기정렬되는 콘택홀을 형성하는 단계

를 포함하는 반도체 소자의 콘택홀 제조방법.
제1항에 있어서,

상기 하드마스크는 실리콘질화막으로 형성하고, 상기 보호층은 실리콘이 다량 함유된 산화질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
제2항에 있어서,

상기 하드마스크는 플라즈마화학기상증착법으로 형성하는 것을 특징으로 하 는 반도체 소자의 콘택홀 제조방법.
제1항에 있어서,

상기 하드마스크와 보호층은 실리콘질화막으로 형성하되, 서로 다른 증착방법으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
제4항에 있어서,

상기 보호층은 상기 하드마스크보다 실리콘이 더 많이 함유된 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
제5항에 있어서,

상기 하드마스크는 플라즈마화학기상증착법으로 형성하고, 상기 보호층은 저압화학기상증착법으로 형성하되, 상기 하드마스크보다 실리콘소스를 더 많이 플로우시켜서 형성하는 것을 특징으로 하는 콘택홀 제조방법.
제1항에 있어서,

상기 절연층을 자기정렬콘택식각으로 식각하여 상기 패턴에 자기정렬되는 콘택홀을 형성하는 단계 후,

상기 콘택홀을 채울때까지 도전물질을 형성하는 단계; 및

상기 제1하드마스크질화막을 타겟으로 평탄화공정을 실시하여 콘택플러그를 형성하는 단계

를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.