KR19990004659A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR19990004659A KR19990004659A KR1019970028795A KR19970028795A KR19990004659A KR 19990004659 A KR19990004659 A KR 19990004659A KR 1019970028795 A KR1019970028795 A KR 1019970028795A KR 19970028795 A KR19970028795 A KR 19970028795A KR 19990004659 A KR19990004659 A KR 19990004659A
- Authority
- KR
- South Korea
- Prior art keywords
- mask pattern
- etching
- forming
- metal wiring
- etching step
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 다층 금속 배선 형성시 하나의 마스크 패턴으로 상부와 하부 폭이 다른 형태의 비아를 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다. 상기 목적을 달성하기 위하여, 본 발명에 따른 다층 금속 배선 및 상부폭과 하부폭이 다르게 형성된 비아를 구비하는 반도체 소자의 제조 방법으로서, 반도체 기판 상의 제1 층간 절연막 상에 하부 금속 배선이 기형성된 반도체 기판을 제공하는 단계; 상기 하부 금속 배선 상에 제2 층간 절연막을 증착하는 단계; 사진 공정을 통하여 상기 하부 금속 배선 상에 비아를 형성하기 위한 마스크 패턴을 형성하며, 상기 마스크 패턴의 개구폭은 상기 하부 금속 배선과 접하는 부분의 하부 비아폭과 같도록 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 상기 제2 층간 절연막을 소정 두께 비등방성 식각하는 제1 식각 단계; 상기 마스크 패턴의 개구폭을 소정 크기로 넓히기 위하여, 상기 마스크 패턴을 등방성 제거하는 제2 식각 단계; 및 개구폭이 소정 크기로 넓혀진 상기 마스크 패턴을 이용하여 등방성 식각함으로써, 상부폭이 하부폭보다 넓은 비아를 형성하는 제 3 식각 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 다층 금속 배선 형성시 하나의 마스크 패턴으로 상부와 하부 폭이 다른 형태의 비아를 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, MOS 구조에서 다층 금속 배선간에는 층간 절연막이 형성되고, 이 층간 절연막이 소정 영역 식각되어 금속 배선간을 연결하는 통로(Opening)를 비아(Via)라고 한다. 특히, 제1 금속 배선과 게이트 전극 또는 제1 금속 배선과 반도체 기판간에 형성되는 통로는 콘택 홀(Contact hole)이라고 한다.
이러한, 비아의 프로파일(Profile)은 반도체 소자의 고집적화를 위하여 수직(Vertical)한 모양이 좋다.
그러나, 상기 비아에 금속을 채우기 위한 스퍼터링 공정시 금속 물질의 덮힘 특성(Step- coverage)이 좋지 않으므로, 등방성 식각과 비등방성 식각을 병행하여 그 프로파일이 와인잔(Wine-glass) 형태나 계단 형태를 이루는 것이 유리하다.
도 1A 및 도 1C는 종래 기술에 따른 와인잔 형태의 비아 제조 공정을 나타내는 공정 단면도이다.
먼저, 도 1A와 같이 반도체 기판(100) 상에 차례로 적층된 제1 층간 절연막(101), 제1 금속 배선(102) 및 제2 층간 절연막(103) 상에 비아를 형성하기 위한 제1 마스크 패턴(104)을 형성하며, 이 마스크 패턴의 개구폭은 후속 공정에서 형성될 하부의 비아폭보다 충분히 넓어서, 와인잔의 넓은 상단부를 형성할 수 있다. 이어서, 상기 제2 층간 절연막(103)을 소정 두께 등방성 식각을하여 와인잔의 상단부와 같은 상부 비아를 형성한다.
그 다음, 제1 마스크 패턴(104)폭보다 좁고 수직한 형태의 하부 비아를 형성하기 위하여, 도 1B와 같이 제2 마스크 패턴(105)을 형성한다.
계속해서, 비등방성 식각을 진행하여 도 1C와 같은 와인잔 형태의 비아를 형성한다.
그러나, 종래와 같이 비아를 형성하는 경우 두 개의 마스크 패턴을 공정진행시 정확히 정렬하여 원하는 크기의 비아를 형성하기 어렵고, 또한 2번의 리소그라피 공정으로 인해 공정이 복잡한 문제점이 있다.
따라서, 상기와 같은 문제를 해결하기 위하여 본 발명은 한 번의 리소그라피 공정으로 하나의 식각 챔버 내에서 등방성 식각과 비등방성 식각을 진행하여 종래와 같은 계단 형태나 와인잔 형태의 비아를 형성함으로써, 공정을 단순화하고 제조 비용을 절감할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1A 내지 도 1C는 종래의 다층 금속 배선의 비아를 형성하는 공정을 나타내는 공정 단면도.
도 2A 내지 도 2C는 본 발명의 실시예에 따른 다층 금속 배선의 비아를 형성하는 공정을 나타내는 공정 단면도.
도면의 주요 부분에 대한 부호의 설명
100, 200 : 반도체 기판 101, 103, 201, 203 : 층간 절연막
102, 202 : 금속 배선 104, 204, 204a : 마스크 패턴
상기 목적을 달성하기 위하여, 본 발명에 따른 다층 금속 배선 및 상부폭과 하부폭이 다르게 형성된 비아를 구비하는 반도체 소자의 제조 방법으로서, 반도체 기판 상의 제1 층간 절연막 상에 하부 금속 배선이 기형성된 반도체 기판을 제공하는 단계; 상기 하부 금속 배선 상에 제2 층간 절연막을 증착하는 단계; 사진 공정을 통하여 상기 하부 금속 배선 상에 비아를 형성하기 위한 마스크 패턴을 형성하며, 상기 마스크 패턴의 개구폭은 상기 하부 금속 배선과 접하는 부분의 하부 비아폭과 같도록 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 상기 제2 층간 절연막을 소정 두께 비등방성 식각하는 제1 식각 단계; 상기 마스크 패턴의 개구폭을 소정 크기로 넓히기 위하여, 상기 마스크 패턴을 등방성 제거하는 제2 식각 단계; 및 개구폭이 소정 크기로 넓혀진 상기 마스크 패턴을 이용하여 등방성 식각함으로써, 상부폭이 하부폭보다 넓은 비아를 형성하는 제3 식각단계를 포함하는 것을 특징으로 한다.
[실시예]
이하, 첨부된 도면을 참조로하여 본 발명의 실시예를 설명한다.
도 2A 및 도 2C는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타내는 단면도로, 와인잔 형태의 비아처럼 서로 다른 층간 금속 배선을 연결하는 비아의 형태가 상부와 하부 폭이 달리 형성된 비아 형성 방법에 관한 것이다.
먼저, 도 2A와 같이 제1 층간 절연막(201)과 제1 금속 배선(202)이 기형성된 반도체 기판(200) 상에 제2 층간 절연막(203)을 증착한다.
그런 다음, 사진 공정을 통하여 제1 금속 배선(202) 상에 비아를 형성하기 위한 마스크 패턴(204)을 형성한다. 이 때, 마스크 패턴의 개구폭은 제1 금속 배선과 접하는 부분의 비아폭과 같은 좁은 폭을 갖는다.
그런 다음, 식각 챔버 내에 C4F8, CH3F 및 CO 가스를 공급하여, 제2 층간 절연막(203)을 소정 두께 비등방성 식각한다.
이어서, 도 2B와 같이 O2가스를 공급하면서 상기 마스크 패턴의 레지스트를 등방성 식각으로 소정 부분 제거하여, 마스크 패턴의 개구된 폭을 예정된 크기까지 넓힌다.
그 다음, 도 2C에서와 같이 개구폭이 넓어진 마스크 패턴(204a)으로, 다시 CH3F 및 CO 가스를 공급하여 노출된 제2 층간 산화막을 소정 부분 식각하여 와인잔 형태의 비아를 형성한다.
이상에서 설명한 바와 같이, 본 발명은 하나의 마스크 패턴을 이용하여 하나의 식각 챔버 내에서 등방성 식각과 비등방성 식각을 진행함으로써 종래와 같은 계단 형태나 와인잔 형태의 비아를 형성할 수 있다.
따라서, 이와 같은 방법은 공정을 단순화할 뿐만 아니라 제조 수율을 향상시키고 제조 비용을 절감하는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 간능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (5)
- 다층 금속 배선 및 상부폭과 하부폭이 다르게 형성된 비아를 구비하는 반도체 소자의 제조 방법으로서, 반도체 기판 상의 제1 층간 절연막 상에 하부 금속 배선이 기형성된 반도체기판을 제공하는 단계; 상기 하부 금속 배선 상에 제2 층간 절연막을 증착하는 단계; 사진 공정을 통하여 상기 하부 금속 배선 상에 비아를 형성하기 위한 마스크 패턴을 형성하며, 상기 마스크 패턴의 개구폭은 상기 하부 금속 배선과 접하는 부분의 하부 비아폭과 같도록 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 상기 제2 층간 절연막을 소정 두께 비등방성 식각하는 제1 식각 단계; 상기 마스크 패턴의 개구폭을 소정 크기로 넓히기 위하여, 상기 마스크 패턴을 등방성 제거하는 제2 식각 단계; 및 개구폭이 소정 크기로 넓혀진 상기 마스크 패턴을 이용하여 등방성 식각함으로써, 상부폭이 하부폭보다 넓은 비아를 형성하는 제3 식각 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 제1 식각 단계, 제2 식각 단계 및 제3 식각 단계를 하나의 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 제1 식각 단계에서 공급되는 식각 가스는 C4F8, CH3F 및 CO가스의 조합인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 제2 식각 단계에서 공급되는 식각 가스는 O2가스인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 제3 식각 단계에서 공급되는 식각 가스는 CH3F 및 CO 가스의 조합인 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028795A KR19990004659A (ko) | 1997-06-28 | 1997-06-28 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028795A KR19990004659A (ko) | 1997-06-28 | 1997-06-28 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990004659A true KR19990004659A (ko) | 1999-01-15 |
Family
ID=65987354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970028795A KR19990004659A (ko) | 1997-06-28 | 1997-06-28 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990004659A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729069B1 (ko) * | 2005-12-28 | 2007-06-14 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조 방법 |
-
1997
- 1997-06-28 KR KR1019970028795A patent/KR19990004659A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729069B1 (ko) * | 2005-12-28 | 2007-06-14 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185298B1 (ko) | 반도체 소자의 콘택홀 매립용 플러그 형성방법 | |
| US6952051B1 (en) | Interlevel dielectric structure | |
| KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| US6080660A (en) | Via structure and method of manufacture | |
| US7160799B2 (en) | Define via in dual damascene process | |
| KR19990004659A (ko) | 반도체 소자의 제조방법 | |
| EP0296718A2 (en) | A coplanar and self-aligned contact structure | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20010061485A (ko) | 반도체소자의 금속배선 및 그 제조방법 | |
| KR100440259B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| JPH01241118A (ja) | アライメント・マーク | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| KR100336553B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR100340072B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR20040045184A (ko) | 반도체장치의 콘택홀 형성방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100273677B1 (ko) | 다중금속배선구조를갖는반도체장치제조방법 | |
| KR19990055175A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| KR20000028094A (ko) | 반도체 장치의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |