KR100440259B1 - 반도체 소자의 듀얼 다마신 패턴 형성 방법 - Google Patents

반도체 소자의 듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100440259B1
KR100440259B1 KR10-2001-0081296A KR20010081296A KR100440259B1 KR 100440259 B1 KR100440259 B1 KR 100440259B1 KR 20010081296 A KR20010081296 A KR 20010081296A KR 100440259 B1 KR100440259 B1 KR 100440259B1
Authority
KR
South Korea
Prior art keywords
forming
via hole
dual damascene
insulating layer
damascene pattern
Prior art date
Application number
KR10-2001-0081296A
Other languages
English (en)
Other versions
KR20030050778A (ko
Inventor
정종열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0081296A priority Critical patent/KR100440259B1/ko
Publication of KR20030050778A publication Critical patent/KR20030050778A/ko
Application granted granted Critical
Publication of KR100440259B1 publication Critical patent/KR100440259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 하부 절연층에 먼저 비아홀을 형성하고 상부 절연층을 형성하면서 비아홀에 보이드를 발생시킨 후 상부 절연층에 트렌치를 형성하면서 비아홀의 상부를 개방시켜 트렌치와 비아로 이루어진 듀얼 다마신 패턴을 형성하므로써, 종횡비(Aspect ratio)의 증가에 따른 비아홀 형성의 어려움을 해소하고 식각 프로파일을 향상시키며, 정렬 오차가 발생되는 것을 방지하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법이 개시된다.

Description

반도체 소자의 듀얼 다마신 패턴 형성 방법{Method of forming a dual damascene pattern in a semiconductor device}
본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히트렌치와 비아홀로 이루어진 듀얼 다마신 패턴(Dual damascene pattern)을 형성하는 공정을 통해 비아홀을 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것이다.
소자가 고집적화됨에 따라, 금속 배선이 다층 구조로 형성되고, 금속 배선의 폭도 줄어들고 있다. 따라서, 지금까지 일반적으로 사용된 알루미늄을 금속 배선으로 이용하는데 한계가 있으며, 최근에는 구리를 이용하여 금속 배선을 형성하는 새로운 공정이 도입되고 있다.
구리는 특성상 식각하기 어렵기 때문에, 트렌치와 비아홀로 이루어진 듀얼 다마신 패턴을 먼저 형성한 후 비아홀과 트렌치에만 구리가 선택적으로 매립되도록 하여 구리 배선을 형성한다.
듀얼 다마신 공정은 상부 절연층에 트렌치를 형성하고 노출된 하부 절연층에 비아홀을 형성한 후 구리와 같은 전도성 물질을 매립하여 금속 배선과 플러그를 동시에 형성하는 공정으로써, 듀얼 다마신 공정을 실시하는 방법에는 여러 가지 방법이 있다.
그러나, 지금까지 알려진 듀얼 다마신 공정은, 상기와 같이, 상부 절연층에 트렌치를 먼저 형성하고 이후 하부 절연층에 비아홀을 형성한 다음 트렌치와 비아홀로 이루어진 듀얼 다마신 패턴에 전도성 물질을 매립하여 금속 배선과 플러그를 동시에 형성하므로, 종횡비(Aspect ratio)가 증가함에 따라 식각의 어려움, 식각 프로파일 불량, 정렬 오차(Misalignment)와 같은 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 절연층에 먼저 비아홀을 형성하고 상부 절연층을 형성하면서 비아홀에 보이드를 발생시킨 후 상부 절연층에 트렌치를 형성하면서 비아홀의 상부를 개방시켜 트렌치와 비아로 이루어진 듀얼 다마신 패턴을 형성하므로써, 종횡비(Aspect ratio)의 증가에 따른 비아홀 형성의 어려움을 해소하고 식각 프로파일을 향상시키며, 정렬 오차가 발생되는 것을 방지하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 제 1 절연막
13 : 식각 정지층 14 : 제 1 포토레지스트 패턴
15 : 비아홀 16 : 제 2 절연막
17 : 보이드 18 : 제 2 포토레지스트 패턴
19 : 트렌치 100 : 듀얼 다마신 패턴
본 발명에 따른 반도체 소자의 비아홀 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 제 1 절연막을 형성하는 단계와, 제 1 절연막에 소정 영역에 비아홀을 형성하는 단계와, 비아홀에 보이드가 발생되도록 제 1 절연막 상에 제 2 절연막을 형성하는 단계와, 제 2 절연막에 트렌치를 형성하면서 비아홀의 상부를 개방시켜 트렌치 및 비아홀로 이루어지는 듀얼 다마신 패턴을 형성하는 단계로 이루어지는 것을 특징으로 한다.
상기에서, 제 1 절연막 상에는 식각 정지층을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로한다.
도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 비아홀 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소(도시되지 않음)가 형성된 반도체 기판(11) 상에 하부 절연층인 제 1 절연막(12)을 형성한 후 식각 정지층(13)을 순차적으로 형성한다.
식각 정지층(13)은 Si3N4로 형성하며, 후속 공정에서 형성될 상부 절연층인 제 2 절연막의 두께와 식각 선택비를 고려하여 소정의 두께로 형성한다.
도 1b를 참조하면, 제 1 절연막(12) 하부의 접합부를 노출시키는 비아홀이 형성될 영역이 정의된 제 1 포토레지스트 패턴(14)을 형성한다. 이로써, 비아홀이 형성될 영역의 식각 정지층(13)이 노출된다.
도 1c를 참조하면, 제 1 포토레지스트 패턴(14)을 식각 마스크로 이용한 식각 공정을 통해 식각 정지층(13)의 노출된 영역을 제거한 후 하부의 제 1 절연막(12)도 제거하여 반도체 기판(11)의 접합부를 노출시키는 비아홀(15)을 형성한다.
도 1d를 참조하면, 제 1 포토레지스트 패턴을 제거한다.
도 1e를 참조하면, 전체 상부에 상부 절연층으로써 트렌치가 형성될 제 2 절연막(16)을 형성한다. 이때, 제 2 절연막(16)을 형성하는 증착 공정의 공정 조건을 조절하여 비아홀(15)에 보이드(17)를 발생시킨다.
비아홀(15)에 보이드(17)를 발생시키기 위해서는, 제 2 절연막(16)을 통상의 증착 속도보다 빠른 속도로 증착시키고, 소오스 가스 및 반응 가스의 공급량을 조절하여 비아홀(15)의 상부 입구에 제 2 절연막(16)의 오버행을 발생시킨다. 상기의 방법을 통해, 비아홀(15)의 상부 입구가 제 2 절연막(16)에 의해 빨리 막히도록 하므로써 비아홀(15)이 보이드(17)를 발생시킴과 동시에 비아홀(15) 내부로 증착되는 제 2 절연막(16)의 량을 최소화한다.
도 1f를 참조하면, 제 2 절연막(16) 하부의 비아홀(15)을 노출시키는 트렌치가 형성될 영역이 정의된 제 2 포토레지스트 패턴(18)을 형성한다. 이로써, 트렌치가 형성될 영역의 제 2 절연막(16)이 노출된다.
도 1g를 참조하면, 제 2 포토레지스트 패턴(18)을 식각 마스크로 이용한 식각 공정을 통해 제 2 절연막(16)의 노출된 영역을 제거하여 비아홀(15)을 노출시키는 트렌치(19)를 형성한다. 이로써, 비아홀(15) 상부에 형성된 제 2 절연막(16)이 제거되면서 트렌치(19)와 비아홀(15)로 이루어진 듀얼 다마신 패턴(100)이 형성된다.
이때, 트렌치(19)를 형성하는 과정에서 비아홀(15)이 노출되므로, 제 1 절연막(12)에 일부 증착된 제 2 절연막(16)은 트렌치(19)를 형성하기 위한 식각 공정시 함께 제거된다. 한편, 트렌치(19)를 형성하기 위하여 식각 공정을 실시하는 과정에서, 하부의 제 1 절연막(12)은 절연막과의 높은 식각 선택비를 갖는 식각 정지층(13)에 의해 식각되지 않고 비아홀(15)의 형태를 그대로 유지한다.
도 1h를 참조하면, 제 2 포토레지스트 패턴을 제거한다. 이로써, 듀얼 다마신 패턴(100)을 형성하기 위한 모든 공정이 완료된다.
상술한 바와 같이, 본 발명은 비아홀을 먼저 형성하고, 비아홀에 보이드를 발생시키면서 상부에 절연막을 증착한 후 트랜치를 형성하면서 비아홀의 상부를 개방시켜 듀얼 다마신 패턴을 형성하므로써, 종횡비의 증가에 따른 비아홀 형성의 어려움을 해소하고 식각 프로파일을 향상시키며, 정렬 오차가 발생되는 것을 방지하여 공정의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 제 1 절연막을 형성하는 단계와,
    상기 제 1 절연막에 소정 영역에 비아홀을 형성하는 단계와,
    상기 비아홀에 보이드가 발생되도록 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계와,
    상기 제 2 절연막에 트렌치를 형성하면서 상기 비아홀을 개방시켜 상기 트렌치 및 상기 비아홀로 이루어지는 듀얼 다마신 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연막 상에 식각 정지층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 식각 정지층은 Si3N4로 형성되는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 2 절연막에 트렌치를 형성하는 단계에서 상기 비아홀에 증착된 제 2 절연막이 동시에 제거되는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
KR10-2001-0081296A 2001-12-19 2001-12-19 반도체 소자의 듀얼 다마신 패턴 형성 방법 KR100440259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081296A KR100440259B1 (ko) 2001-12-19 2001-12-19 반도체 소자의 듀얼 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081296A KR100440259B1 (ko) 2001-12-19 2001-12-19 반도체 소자의 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20030050778A KR20030050778A (ko) 2003-06-25
KR100440259B1 true KR100440259B1 (ko) 2004-07-15

Family

ID=29576478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0081296A KR100440259B1 (ko) 2001-12-19 2001-12-19 반도체 소자의 듀얼 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100440259B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702790B1 (ko) * 2005-12-28 2007-04-03 동부일렉트로닉스 주식회사 반도체 소자 제조방법
CN111403333A (zh) * 2020-03-24 2020-07-10 合肥晶合集成电路有限公司 一种半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056457A (ko) * 1999-02-22 2000-09-15 김영환 반도체장치의 배선 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056457A (ko) * 1999-02-22 2000-09-15 김영환 반도체장치의 배선 형성방법

Also Published As

Publication number Publication date
KR20030050778A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
US7795135B2 (en) Method for producing a layer arrangement
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
US6399424B1 (en) Method of manufacturing contact structure
KR100440259B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100390902B1 (ko) 이중 다마신을 이용한 금속배선 형성방법
KR100649972B1 (ko) 반도체소자의 금속배선 제조 방법
KR101044379B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100598246B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100713900B1 (ko) 반도체 소자의 금속배선 제조방법
KR100598308B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR100470125B1 (ko) 복수레벨의 다마신 패턴 형성 방법
KR20050071041A (ko) 반도체 소자의 배선 형성 방법
KR100403357B1 (ko) 반도체 소자의 제조방법
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
KR100539447B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100579864B1 (ko) 반도체 소자의 다마신 공정 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100699593B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR100837539B1 (ko) 반도체 소자의 금속 패턴 형성 방법
KR100312982B1 (ko) 반도체장치의배선간평탄화방법
KR20050032308A (ko) 반도체 소자의 금속배선 형성방법
KR20100008913A (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR20070046391A (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 16