KR20070046391A - 반도체 소자의 듀얼 다마신 패턴 형성방법 - Google Patents
반도체 소자의 듀얼 다마신 패턴 형성방법 Download PDFInfo
- Publication number
- KR20070046391A KR20070046391A KR1020050103059A KR20050103059A KR20070046391A KR 20070046391 A KR20070046391 A KR 20070046391A KR 1020050103059 A KR1020050103059 A KR 1020050103059A KR 20050103059 A KR20050103059 A KR 20050103059A KR 20070046391 A KR20070046391 A KR 20070046391A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- interlayer insulating
- layer
- etching
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 230000009977 dual effect Effects 0.000 title claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 67
- 239000010410 layer Substances 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910018557 Si O Inorganic materials 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 abstract description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052802 copper Inorganic materials 0.000 abstract description 21
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- 239000002184 metal Substances 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000027756 respiratory electron transport chain Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 듀얼 다마신 패턴 형성방법에 관한 것으로서, 구리 금속배선 높이를 확보하기 위한 과도식각을 방지함으로써, 구리 금속배선의 신뢰성을 증대시킬 수 있는 효과가 있다.
이를 위한 본 발명에 의한 반도체 소자의 듀얼 다마신 패턴 형성방법은, 하부 금속배선이 구비된 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 확산방지막, 제 1 층간절연막, 식각정지막, 제 2 층간절연막을 차례로 증착하는 단계; 상기 제 2 층간절연막 상에 상기 제 2 층간절연막의 일부분을 노출시키는 비아홀 형성용 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 식각 마스크로 이용하여 상기 제 2 층간절연막, 식각정지막, 제 1 층간절연막 및 확산방지막의 소정 두께를 식각하여 비아홀을 형성하는 단계; 상기 제 1 감광막 패턴을 제거하는 단계; 상기 제 2 층간절연막 상의 상기 비아홀과 소정 이격된 영역에 트렌치 형성용 제 2 감광막 패턴을 형성하는 단계; 상기 제 2 감광막 패턴을 식각 마스크로 이용하여 상기 제 2 층간절연막, 식각정지막 및 제 1 층간절연막의 소정 두께를 식각하여 트렌치를 형성하는 단계; 상기 제 2 감광막 패턴을 제거하는 단계; 상기 비아홀에 의해 노출된 확산 방지막 및 상기 트렌치에 의해 노출된 제 1 층간 절연막의 소정 두께를 더 식각하는 단계를 포함한다
구리금속배선, 식각정지막, 듀얼다마신
Description
도 1a 내지 도 1d는 종래기술에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 공정별 단면도,
도 2는 종래기술에 따른 확산방지막의 식각 형상 변화를 나타내는 사진,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 공정별 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판 101: 확산방지막
102: 제 1 층간절연막 103: 식각정지막
104: 제 2 층간절연막 105: 제 1 감광막 패턴
106: 비아홀 107: 제 2 감광막 패턴
108: 트렌치
본 발명은 반도체 소자의 듀얼 다마신 패턴 형성방법에 관한 것으로서, 특히 구리 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성방법에 관한 것이다..
반도체 소자의 고집적화에 따른 배선 선폭의 미세화로 인하여, 선폭 구현 및 배선의 신뢰성 등의 문제가 대두되고 있으며, 이를 해결하기 위한 기술로서 배선형상의 비아홀 및 트렌치를 먼저 형성한 후, 상기 비아홀 및 트렌치에 금속막을 매립하는 듀얼 다마신(dual damascene) 공정을 이용한 배선 기술이 제시되었다.
일반적으로, 듀얼 다마신 공정에서는 배선 물질로서 구리(Cu)를 사용하는데, 이와 같이 구리로 형성되는 금속 배선은 기존의 알루미늄(Al) 배선에 비해 전자 이동(electro migration: EM) 및 스트레스 이동(stress migration: SM) 등의 신뢰성이 우수할 뿐만 아니라, 저항값이 낮고 생산 원가가 저렴하다. 또한, 지연시간이 짧아 고속 동작을 구현할 수 있다.
이하, 종래기술에 따른 듀얼 다마신 패턴 형성방법을 첨부한 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1d는 종래기술에 따른 듀얼다마신 패턴 형성방법을 설명하기 위한 공정별 단면도이다.
종래의 기술에 따른, 구리 금속배선 형성방법은, 도 1a에 도시한 바와 같이, 먼저, 트랜지스터 등을 포함한 소정의 하부구조(도시안됨)가 형성된 반도체기판 (10)을 제공하고, 상기 반도체 기판(10) 상에 확산방지막(11)을 형성한다. 그런 다음, 상기 확산방지막(11) 상에 제 1 층간절연막(12), 식각정지막(13) 및 제 2 층간절연막(14)을 차례로 형성한다.
그 다음에, 상기 제 2 층간절연막(14) 상에 비아홀(15) 형성용 제 1 감광막 패턴(도시안됨)을 형성한 후, 상기 제 1 감광막 패턴을 식각 마스크로 이용하여 상기 제 2 층간절연막(14), 식각정지막(13), 제 1 층간절연막(12) 및 확산방지막(11)의 일부를 건식 식각하여 비아홀(15)을 형성한다. 그리고 상기 제 1 감광막패턴을 제거한다.
그런 다음, 도 1b에 도시한 바와 같이, 상기 제 2 층간절연막 상의 상기 비아홀과 소정 이격된 영역에 트렌치(17) 형성용 제 2 감광막 패턴(16)을 형성하고 나서, 상기 제 2 감광막 패턴(16)을 식각 마스크로 이용하여 상기 제 2 층간절연막(14), 식각정지막(13)을 건식 식각하여 트렌치(17)를 형성한다.
그런 다음, 도 1c에 도시한 바와 같이, 상기 제 2 감광막 패턴(17)을 제거한다.
그런 다음, 도 1d에 도시한 바와 같이, 상기 트렌치(17)에 의해 노출된 식각정지막(13) 및 제 1 층간절연막(12)을 소정 두께만큼 건식 식각함과 동시에, 상기 비아홀(15)에 의해 노출된 확산 방지막(11)을 건식 식각한다.
한편, 최종적으로 형성되는 구리금속배선의 높이는, 주로 식각정지막(13) 상부의 제 2 층간절연막(14)과 하부의 제 1 층간절연막(12)의 높이를 기준으로 정해질 수 있으며, 특히 상기 제 2 감광막 패턴(17)의 제거 공정 후에 수행되는 확산방 지막(11)의 제거 공정에서 총 구리금속배선의 높이(L1+L2+L3)가 결정될 수 있다.
그러나, 상술한 바와 같은 종래기술에 따른 반도체 소자의 듀얼 다마신 패턴 형성방법에 있어서는 다음과 같은 문제가 있다.
즉, 도 2는 종래기술에 따른 확산방지막의 식각 형상 변화를 나타내는 사진으로서, 종래기술에 따른 반도체 소자의 듀얼 다마신 패턴 형성방법에 있어서는, 총 구리금속배선의 높이(L1+L2+L3)를 확보하기 위해, 상기 트렌치(17)에 의해 노출된 식각정지막(13) 및 제 1 층간절연막(12)을 건식 식각함과 동시에, 상기 비아홀(15)에 의해 노출된 확산방지막(11)을 건식 식각하는 과정에서, 도 2에 도시한 바와 같이, 구리 금속배선 형성기술에서 매우 중요한 역할을 담당하는 상기 확산방지막(11)이 과도 식각됨으로써, 역기울기(negative slope)를 갖게 되는 등 그 식각 형상이 변화될 수 있다.
이러한 확산 방지막(11)의 식각 형상 변화는, 상기 확산 방지막(11) 주변에 PVD 증착 방식으로 형성되는 베리어금속막 및 구리 시드(seed)막의 증착에 악영향을 주는 원인이 될 뿐만 아니라, 전자 이동 또는 스트레스 이동 특성의 저하 및 스트레스 유도 공간(stress induced void)을 형성하게 됨으로써, 구리금속 배선의 치명적인 결함으로 작용하게 되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발 명의 목적은, 확산방지막의 과도식각을 방지토록 함으로써, 구리 금속배선의 신뢰성을 증대시키도록 하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 듀얼 다마신 패턴 형성 방법은,
하부 금속배선이 구비된 반도체 기판을 제공하는 단계;
상기 반도체 기판상에 확산방지막, 제 1 층간절연막, 식각정지막, 제 2 층간절연막을 차례로 증착하는 단계;
상기 제 2 층간절연막 상에 상기 제 2 층간절연막의 일부분을 노출시키는 비아홀 형성용 제 1 감광막 패턴을 형성하는 단계;
상기 제 1 감광막 패턴을 식각 마스크로 이용하여 상기 제 2 층간절연막, 식각정지막, 제 1 층간절연막 및 확산방지막의 소정 두께를 식각하여 비아홀을 형성하는 단계;
상기 제 1 감광막 패턴을 제거하는 단계;
상기 제 2 층간절연막 상의 상기 비아홀과 소정 이격된 영역에 트렌치 형성용 제 2 감광막 패턴을 형성하는 단계;
상기 제 2 감광막 패턴을 식각 마스크로 이용하여 상기 제 2 층간절연막, 식각정지막 및 제 1 층간절연막의 소정 두께를 식각하여 트렌치를 형성하는 단계;
상기 제 2 감광막 패턴을 제거하는 단계;
상기 비아홀에 의해 노출된 확산 방지막 및 상기 트렌치에 의해 노출된 제 1 층간 절연막의 소정 두께를 더 식각하는 단계를 포함한다.
또한, 상기 트렌치를 형성하는 단계에서,상기 제 1 층간절연막은, 50Å이상의 두께만큼 식각하는 것을 특징으로 한다.
또한, 상기 식각 정지막은 Si, N, C 중 어느 하나 이상의 원소가 포함된 SiN, SiC, SiON, 및 SiOC 중 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 층간절연막은, Si-O 결합물질을 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 층간절연막은, 상기 Si-O 결합에 부분적으로 불소 또는 탄소가 결합된 물질을 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 층간절연막은 C가 포함된 물질을 이용하여 형성하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 공정별 단면도이다.
도 3a에 도시한 바와 같이, 트랜지스터 등을 포함한 소정의 하부구조(도시안됨)가 형성된 반도체기판(100)을 제공하고, 상기 반도체 기판(100) 상에 확산방지막(101)을 형성한다. 그런 다음, 상기 확산방지막(101) 상에 제 1 층간절연막 (102), 식각정지막(103) 및 제 2 층간절연막(104)을 차례로 형성한다. 여기서, 상기 식각정지막(103)은 Si, N 및 C 중 어느 하나 이상의 원소가 포함된 SiN, SiC, SiON, 및 SiOC 중 어느 하나를 이용하여 형성한다. 또한, 상기 제 1, 제 2 층간절연막(102, 104)은 주로 산화물 계통의 절연물질, 특히 낮은 유전율값(low k)을 갖는 절연물질인, Si-O 결합물질을 이용한다. 그리고, 상기 Si-O 결합물질에 부분적으로 불소 또는 탄소가 결합된 물질을 이용하기도 하는데, 이와 같이 불소와 탄소가 추가로 결합된 층간절연막이 사용되는 금속 배선의 경우, 3G 이상의 소자를 제조하는 데에 용이하게 적용될 수 있고, 배선의 특성이 향상되는 장점이 있다.
그런 다음, 도 3b에 도시한 바와 같이, 상기 제 2 층간절연막(104) 상에 비아홀(106) 형성용 제 1 감광막 패턴(105)을 형성하여, 상기 제 1 감광막 패턴(105)을 식각 마스크로 이용하여 상기 제 2 층간절연막(104), 식각정지막(103), 제 1 층간절연막(102) 및 확산방지막(101)의 소정 두께를 건식 식각하여 비아홀(106)을 형성한다.
그리고, 도 3c에 도시한 바와 같이, 상기 제 1 감광막패턴(105)을 제거한다.
그런 다음, 도 3d에 도시한 바와 같이, 제 2 층간절연막(104) 상에 상기 비아홀(106)과 소정 간격 이격된 영역에 트렌치(108) 형성용 제 2 감광막 패턴(107)을 형성한 후, 상기 제 2 감광막 패턴(107)을 식각 마스크로 이용하여 상기 제 2 층간절연막(104) 및 식각정지막(103)을 건식 식각하고, 식각정지막(103)의 하부에 존재하는 제 1 층간 절연막(102)의 소정 두께를 건식 식각한다. 여기서, 상기 제 1층간 절연막은, 최종 구리 금속 배선의 높이를 확보하기 위하여, 50Å 이상의 두께 만큼 건식 식각하는 것이 바람직하다.
그런 다음, 도 3e에 도시한 바와 같이, 상기 제 2 감광막 패턴(107)을 제거한다.
그런 다음, 도 3f에 도시한 바와 같이, 상기 비아홀(106)에 의해 노출된 확산방지막(101)을 제거함과 동시에, 상기 트렌치(108)에 의해 노출된 제 1 층간절연막(102)의 소정 두께를 추가로 건식 식각한다.
여기서, 상기 제 1 및 제 2 층간절연막(102, 104)의 건식 식각공정은 일반적으로, CxHyFz(x,y,z는 0 또는 자연수)를 주 식각가스로 이용하고, O2, N2, He, Ar 등의 가스를 첨가가스로 이용하여 수행될 수 있다. 이때, O2 등의 가스 분압을 상승시킬 경우, 상기 CxHyFz에서의 x의 비율이 감소하게 되어 질화막, 탄소막 등에 대한 선택비가 감소하게 되고, 상기 CxHyFz에서의 y 또는 z에 대한 x의 비율을 상승시킬 경우, 질화막, 탄소막 등에 대한 선택비가 증가하게 되므로, 상기 첨가되는 가스를 적절히 조절함으로써, 상기 확산방지막(101) 또는 식각정지막(103)에 대한 층간절연막(102, 104)의 식각 선택비를 조절할 수 있다.
상술한 바와 같이, 본 발명의 실시예에서는, 우선 트렌치(108) 건식 식각시 식각정지막(103)에서 식각을 정지시켜 식각균일성을 확보하고, 상기 식각정지막(103)과 그 하부의 제 1 층간절연막(102)까지 식각하여, 구리 금속배선의 높이를 확보한다. 그런 후에, 비아홀(106)에 의해 노출된 확산방지막(101) 부분의 식각 공정을 수행하면서, 상기 제 1 층간절연막(102)을 소정 두께만큼 추가로 식각함으로 써, 확산방지막(101)의 식각을 일정하게 하도록 하면서, 총 구리배선 높이를 확보할 수 있다. 따라서, 상기 확산 방지막(11) 주변에 PVD 증착 방식으로 형성되는 베리어금속막 및 구리 시드막의 증착이 균일하게 이루어질 수 있다. 그리고, 전자 이동 또는 스트레스 이동 특성의 저하를 방지할 수 있는 등 구리금속 배선의 신뢰성을 향상시킬 수 있다.
앞에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 듀얼 다마신 패턴 형성방법에 의하면, 확산방지막의 식각을 과도하게 하지 않고 적정하게 유지할 수 있게 되므로, PVD 공정 진행시, 베리어금속막 및 구리 시드막 등의 증착을 용이하게 하며, 전자 이동 및 스트레스 이동 특성의 저하를 가져오고, 스트레스 유도 공간의 형성을 방지할 수 있는 결과, 결국 구리배선의 신뢰성을 향상시킬 수 있게 된다.
Claims (6)
- 하부 금속배선이 구비된 반도체 기판을 제공하는 단계;상기 반도체 기판상에 확산방지막, 제 1 층간절연막, 식각정지막, 제 2 층간절연막을 차례로 증착하는 단계;상기 제 2 층간절연막 상에 상기 제 2 층간절연막의 일부분을 노출시키는 비아홀 형성용 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 식각 마스크로 이용하여 상기 제 2 층간절연막, 식각정지막, 제 1 층간절연막 및 확산방지막의 소정 두께를 식각하여 비아홀을 형성하는 단계;상기 제 1 감광막 패턴을 제거하는 단계;상기 제 2 층간절연막 상의 상기 비아홀과 소정 이격된 영역에 트렌치 형성용 제 2 감광막 패턴을 형성하는 단계;상기 제 2 감광막 패턴을 식각 마스크로 이용하여 상기 제 2 층간절연막, 식각정지막 및 제 1 층간절연막의 소정 두께를 식각하여 트렌치를 형성하는 단계;상기 제 2 감광막 패턴을 제거하는 단계; 및상기 비아홀에 의해 노출된 확산 방지막 및 상기 트렌치에 의해 노출된 제 1 층간 절연막의 소정 두께를 더 식각하는 단계를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
- 제 1항에 있어서,상기 트렌치를 형성하는 단계에서,상기 제 1 층간절연막은, 50Å이상의 두께만큼 식각하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
- 제 1항에 있어서,상기 식각 정지막은 SiN, SiC, SiON, 및 SiOC 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
- 제 1항에 있어서,상기 층간절연막은, Si-O 결합물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
- 제 4항에 있어서,상기 층간절연막은, 상기 Si-O 결합에 부분적으로 불소 또는 탄소가 결합된 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
- 제 1항에 있어서,상기 층간절연막은 C가 포함된 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050103059A KR20070046391A (ko) | 2005-10-31 | 2005-10-31 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050103059A KR20070046391A (ko) | 2005-10-31 | 2005-10-31 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070046391A true KR20070046391A (ko) | 2007-05-03 |
Family
ID=38271749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050103059A KR20070046391A (ko) | 2005-10-31 | 2005-10-31 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070046391A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934844B1 (ko) * | 2007-10-31 | 2009-12-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
-
2005
- 2005-10-31 KR KR1020050103059A patent/KR20070046391A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934844B1 (ko) * | 2007-10-31 | 2009-12-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| CN102760693B (zh) | 形成半导体器件的方法 | |
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| CN100533725C (zh) | 半导体器件的金属互连形成方法 | |
| KR20000026588A (ko) | 콘택홀을 갖는 반도체 장치 및 그 제조방법 | |
| US7307015B2 (en) | Method for forming an interconnection line in a semiconductor device | |
| JP2006128542A (ja) | 電子デバイスの製造方法 | |
| KR100739975B1 (ko) | 반도체 소자의 제조 방법 | |
| US6399424B1 (en) | Method of manufacturing contact structure | |
| KR20070046391A (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| JP2007220738A (ja) | 半導体装置の製造方法 | |
| JP2009027048A (ja) | 半導体装置の製造方法 | |
| JPH10163316A (ja) | 半導体装置における埋め込み配線の形成方法 | |
| KR101069167B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US8084350B2 (en) | Method for manufacturing semiconductor device | |
| JP2010040772A (ja) | 半導体装置の製造方法 | |
| US20230178379A1 (en) | Film deposition for patterning process | |
| JP5288734B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010080606A (ja) | 半導体装置の製造方法 | |
| KR100440259B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100512051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100707657B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| KR100699593B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| JP2015133382A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |