JP2007220738A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007220738A JP2007220738A JP2006036881A JP2006036881A JP2007220738A JP 2007220738 A JP2007220738 A JP 2007220738A JP 2006036881 A JP2006036881 A JP 2006036881A JP 2006036881 A JP2006036881 A JP 2006036881A JP 2007220738 A JP2007220738 A JP 2007220738A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- copper film
- interlayer insulating
- manganese
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】銅膜の表面にマンガン化合物膜を残すことにより、歩留まりおよび配線信頼性の向上を図ることができる半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、基板1上に層間絶縁膜4を形成する工程と、層間絶縁膜4に開口部4a,4bを形成する工程と、開口部4a,4bの内壁を被覆する第1マンガン含有銅膜を形成する工程と、層間絶縁膜4の表面に、マンガン化合物膜8を形成する第1アニール処理を行う工程と、マンガン化合物膜8上であって、開口部4a,4bの内壁を被覆する第2マンガン含有銅膜6−2を形成する工程と、開口部4a,4bを埋め込む銅膜7−2を形成する工程と、層間絶縁膜4上に形成された銅膜7−2を除去する工程と、銅膜7−2と層間絶縁膜4の界面および銅膜7−2の表面に、マンガン化合物膜8,10を形成する第2アニール処理を行う工程とを有する。
【選択図】図5
【解決手段】本実施形態に係る半導体装置の製造方法は、基板1上に層間絶縁膜4を形成する工程と、層間絶縁膜4に開口部4a,4bを形成する工程と、開口部4a,4bの内壁を被覆する第1マンガン含有銅膜を形成する工程と、層間絶縁膜4の表面に、マンガン化合物膜8を形成する第1アニール処理を行う工程と、マンガン化合物膜8上であって、開口部4a,4bの内壁を被覆する第2マンガン含有銅膜6−2を形成する工程と、開口部4a,4bを埋め込む銅膜7−2を形成する工程と、層間絶縁膜4上に形成された銅膜7−2を除去する工程と、銅膜7−2と層間絶縁膜4の界面および銅膜7−2の表面に、マンガン化合物膜8,10を形成する第2アニール処理を行う工程とを有する。
【選択図】図5
Description
本発明は、半導体装置の製造方法に関し、特に、ダマシンプロセスあるいはデュアルダマシンプロセスを採用する半導体装置の製造方法に関する。
銅(Cu)配線はアルミニウム(Al)系合金配線より低抵抗、低容量および高信頼性を与えることから、配線の寄生抵抗および寄生容量による回路遅延が支配的になる微細素子において重要性を増してきた。一般にはCuはAl系合金配線と異なりドライエッチングが容易ではない為、ダマシンプロセスが広く受け入れられている。ダマシンプロセスでは、例えばシリコン酸化膜(SiO2)などの層間絶縁膜に予め所定の溝を形成し、その溝に配線材料を埋め込み、その後、余剰の配線材料を化学機械研磨(CMP:Chemical Mechanical Polishing)法などにより除去することにより配線が形成される。さらに接続孔(ヴィア)と配線溝(トレンチ)を形成後、一括して配線材料を埋め込み、余剰配線材料を除去するデュアルダマシン法も工程数、コストの削減に有効である。
LSIの設計ルールの微細化に伴い、Cuの絶縁膜への拡散防止として用いるバリアメタルの占める割合が増加し、配線抵抗の急激な上昇が発生し、その結果デバイスの速度低下を招くという不利益がある。
これを解決する手段として、従来のTa系のバリアメタル形成技術に代えて、自己整合的にバリア層としてマンガン化合物を形成する技術が提案されている(非特許文献1参照)。この技術によれば、バリアメタルの薄膜化による抵抗値低減、および接続孔の底部にバリアメタルが形成されないことによる信頼性向上を図ることができる。
T. Usui et al.,"Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOy Barrier Layer", Proceeding of IEEE IITC,2005
T. Usui et al.,"Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOy Barrier Layer", Proceeding of IEEE IITC,2005
図13および図14は、上記のバリア層形成方法の概要を説明するための図である。
図13(a)に示すように、基板1上には、層間絶縁膜2が形成されており、層間絶縁膜2内に第1配線M1が形成されている。第1配線M1および層間絶縁膜2上に、拡散防止膜3が形成されており、拡散防止膜3上に層間絶縁膜4が形成されている。この層間絶縁膜4に、ハードマスク5を用いて配線溝4aおよび接続孔4bが形成される。
図13(a)に示すように、基板1上には、層間絶縁膜2が形成されており、層間絶縁膜2内に第1配線M1が形成されている。第1配線M1および層間絶縁膜2上に、拡散防止膜3が形成されており、拡散防止膜3上に層間絶縁膜4が形成されている。この層間絶縁膜4に、ハードマスク5を用いて配線溝4aおよび接続孔4bが形成される。
次に、図13(b)に示すように、配線溝4aおよび接続孔4bの内壁にマンガン含有銅膜(CuMn)6をスパッタリング法により形成し、めっき法により配線溝4aおよび接続孔4bに銅膜7を埋め込む。その後、200℃以上の温度でアニール処理を実施する。これにより、図14(a)に示すように、銅膜7と層間絶縁膜4の界面にMnが拡散して、マンガン化合物膜8が形成される。また、銅膜7の表面(上面)にMnが拡散して、マンガン化合物膜10が形成される。同時に、接続孔4bの底部において、バリア膜を介在させずに第1配線M1と銅膜7が接合される。
その後、図14(b)に示すように、CMP(Chemical Mechanical Polishing)を実施することにより、層間絶縁膜4上の不要な銅膜7を除去する。配線溝4aに埋め込まれた銅膜7は第2配線M2となり、接続孔4bに埋め込まれた銅膜7はプラグPとなる。続いて、第2配線M2および層間絶縁膜4上に、拡散防止膜11および層間絶縁膜12が形成される。上記のステップを繰り返すことにより、多層配線が形成される。
上記のマンガン化合物膜8,10は、バリア膜としての機能に加えて、銅膜7と層間絶縁膜4との密着性を向上させる機能を果たす。このため、アニール処理によりマンガン化合物膜8,10を形成した後に、CMPを実施することにより、層間絶縁膜4から銅膜7が剥がれることを防止している。
しかしながら、銅膜7の表面に形成されたマンガン化合物膜10がCMPにより除去されてしまうことから、銅膜7とその上層絶縁膜との間の密着性が低下する恐れがある。銅膜7の表面にマンガン化合物膜10を残すことができれば、信頼性の更なる向上が期待できる。
本発明は上記の事情に鑑みてなされたものであり、その目的は、銅膜の表面にマンガン化合物膜を残すことにより、歩留まりおよび配線信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に開口部を形成する工程と、前記開口部の内壁を被覆するマンガン含有銅膜を形成する工程と、前記開口部を埋め込む銅膜を形成する工程と、前記層間絶縁膜上に形成された銅膜を除去する工程と、前記銅膜と前記層間絶縁膜の界面および前記銅膜の表面に、マンガン化合物膜を形成するアニール処理を行う工程とを有する。
上記の本発明では、層間絶縁膜上に形成された銅膜を除去した後に、アニール処理が行われる。これにより、マンガン含有銅膜中のマンガンが拡散して、銅膜と層間絶縁膜の界面、および銅膜の表面にマンガン化合物膜が形成される。
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に開口部を形成する工程と、前記開口部の内壁を被覆する第1マンガン含有銅膜を形成する工程と、前記層間絶縁膜の表面に、マンガン化合物膜を形成する第1アニール処理を行う工程と、前記マンガン化合物上であって、前記開口部の内壁を被覆する第2マンガン含有銅膜を形成する工程と、前記開口部を埋め込む銅膜を形成する工程と、前記層間絶縁膜上に形成された銅膜を除去する工程と、前記銅膜と前記層間絶縁膜の界面および前記銅膜の表面に、マンガン化合物膜を形成する第2アニール処理を行う工程とを有する。
上記の本発明では、第1マンガン含有銅膜は、銅膜と層間絶縁膜の界面にマンガン化合物膜を形成するマンガン供給源として用いられる。第2マンガン含有銅膜は、銅膜の表面にマンガン化合物膜を形成するためのマンガン供給源として用いられる。マンガン含有銅膜を2度に分けて形成することにより、銅膜と層間絶縁膜の界面、および銅膜の表面(上面)の双方にマンガン化合物膜が形成される。
本発明によれば、銅膜の表面にマンガン化合物膜を残すことにより、歩留まりおよび配線信頼性の向上を図った半導体装置を製造することができる。
以下に、本発明の実施の形態について、図面を参照して説明する。
(第1実施形態)
図1は、本実施形態に係る半導体装置の断面図である。
図1は、本実施形態に係る半導体装置の断面図である。
基板1には、不図示のトランジスタ等の素子が形成されている。基板1上には、層間絶縁膜2が形成されている。層間絶縁膜2内には、例えば銅およびバリア層からなる第1配線M1が形成されている。第1配線M1および層間絶縁膜2上には、拡散防止膜3が形成されており、拡散防止膜3上には、配線溝4aおよび接続孔4bを有する層間絶縁膜4が形成されている。層間絶縁膜4上には配線溝4aおよび接続孔4bを形成するために使用したハードマスク5が残っている。
配線溝4aおよび接続孔4b内には、銅膜7が埋め込まれている。配線溝4a内に埋め込まれた銅膜7は第2配線M2を構成し、接続孔4b内に埋め込まれた銅膜7はプラグPを構成する。銅膜7および層間絶縁膜4上には、上層絶縁膜9が形成されている。銅膜7と層間絶縁膜4の界面には、マンガン化合物膜8が形成されており、銅膜7と上層絶縁膜9の界面にはマンガン化合物膜10が形成されている。このマンガン化合物膜8,10は、マンガンシリコンオキサイド(MnSixOy)あるいはマンガンオキサイド(MnOx)である。
層間絶縁膜2,4は、例えば、アリルエーテル系樹脂あるいはSiOCなどの低誘電率材料からなる。層間絶縁膜2,4は、酸化シリコン膜、あるいはフッ素含有の酸化シリコン膜であってもよい。アリルエーテル系樹脂などの低誘電率膜は、酸化シリコン膜等に比べてヤング率が低く、比較的疎な膜である。
拡散防止膜3は、例えば、SiC、SiCNからなる。上層絶縁膜9は、例えばその下層の構成と同じ拡散防止膜および層間絶縁膜の積層膜である。あるいは、上層絶縁膜9は、層間絶縁膜であってもよい。
上記の本実施形態に係る半導体装置では、銅膜7と層間絶縁膜4の界面、および層間絶縁膜4と上層絶縁膜9の界面に自己整合的にマンガン化合物膜8,10が形成されている点に特徴がある。また、プラグPと第1配線M1の界面には、バリア膜が存在しない点に特徴がある。
次に、上記の本実施形態に係る半導体装置の製造方法について、図2〜図5を参照して説明する。
図2(a)に示すように、基板1に不図示のトランジスタを形成した後、基板1上に層間絶縁膜2を形成する。続いて、層間絶縁膜2に配線溝を形成し、当該配線溝内にバリア層および銅からなる第1配線M1を形成する。続いて、第1配線M1および層間絶縁膜2上に、例えばSiCNからなる拡散防止膜3を形成する。続いて、拡散防止膜3上に層間絶縁膜4を形成し、層間絶縁膜4上にハードマスク5を形成する。
次に、図2(b)に示すように、ハードマスク5を用いて、層間絶縁膜4に配線溝4aおよび接続孔4bを形成する。接続孔4bは拡散防止膜3にも形成される。配線溝4aあるいは接続孔4bのみを形成してもよい。配線溝4aおよび接続孔4bは、本発明の開口部の一実施形態である。配線溝4aおよび接続孔4bの形成方法に限定はない。例えば、ハードマスク5に接続孔のパターンを形成した後、層間絶縁膜4をドライエッチングすることにより、層間絶縁膜4に接続孔4bを形成する。その後、ハードマスク5に配線溝のパターンを形成し、層間絶縁膜4をドライエッチングすることにより、配線溝4aを形成する。あるいは、ハードマスク5とレジストマスクを組み合わせて配線溝4aおよび接続孔4bを形成してもよい。
次に、図3(a)に示すように、配線溝4aおよび接続孔4bの内壁を被覆する第1マンガン含有銅膜(CuMn)6−1を形成する。第1マンガン含有銅膜6−1は、例えばスパッタリング法、ALD(Atomic Layer Deposition)法、あるいはCVD(Chemical Vapor Deposition)法により形成される。
次に、図3(b)に示すように、第1マンガン含有銅膜6−1上であって、配線溝4aおよび接続孔4bの内壁を被覆する第1銅膜7−1を形成する。第1銅膜7−1は、例えば、スパッタリング法あるいはめっき法により形成される。続いて、200℃以上の雰囲気にて第1アニール処理を実施する。これにより、第1マンガン含有銅膜6−1中のMnが拡散し、拡散したMnが層間絶縁膜4と反応することにより、第1銅膜7−1と層間絶縁膜4の界面のみに自己整合的にマンガン化合物膜8が形成される。これにより、例えば、数nm程度の非常に薄いマンガン化合物膜8が形成される。マンガン化合物膜8は、バリア膜としての機能を果たす。マンガン化合物膜8は、接続孔4bの底部には形成されない。
図4(a)に示すように、第1銅膜7−1上であって、配線溝4aおよび接続孔4bの内壁を被覆する第2マンガン含有銅膜6−2を形成する。第2マンガン含有銅膜6−2は、例えばスパッタリング法、ALD法、あるいはCVD法により形成される。
次に、図4(b)に示すように、配線溝4aおよび接続孔4bを埋め込む第2銅膜7−2を形成する。第2銅膜7−2は、例えば、めっき法により形成される。
次に、図5(a)に示すように、ハードマスク5上に堆積した不要な第2銅膜7−2、第2マンガン含有銅膜6−2、第1銅膜7−1、マンガン化合物膜8をCMP(Chemical Mechanical Polishing)により除去する。
次に、図5(b)に示すように、第2銅膜7−2およびハードマスク5上に、上層絶縁膜9を形成する。例えば、上層絶縁膜9として、拡散防止膜あるいは層間絶縁膜の積層膜、あるいは層間絶縁膜を形成する。
その後、200℃以上の雰囲気にて第2アニール処理を実施する。これにより、第2マンガン含有銅膜6−2中のMnが拡散し、拡散したMnが層間絶縁膜4と反応することにより、銅膜7と層間絶縁膜4の界面に自己整合的にマンガン化合物膜8が形成される(図1参照)。図1では、第1銅膜7−1と第2銅膜7−2とを一体化した銅膜7を図解している。また、第2マンガン含有銅膜6−2中のMnが拡散して、拡散したMnが上層絶縁膜9と反応することにより、銅膜7と上層絶縁膜9の界面に自己整合的にマンガン化合物膜10が形成される。
第2アニール処理は、上層絶縁膜9の形成後に独立に実施する必要はなく、例えば、上層絶縁膜9の形成時の熱が第2アニール処理を兼ねることもできる。以降の工程としては、上記の工程が繰り返される。これにより、多層配線構造の半導体装置が製造される。
上記の本実施形態に係る半導体装置の製造方法では、マンガン含有銅膜を2回形成する。すなわち第1マンガン含有銅膜6−1および第1銅膜7−1を形成し、第1アニール処理を行うことにより、自己整合的に層間絶縁膜4と第1銅膜7−1の界面にマンガン化合物膜8を形成する。これにより、層間絶縁膜4と第1銅膜7−1の密着性を確保する。その後、第2マンガン含有銅膜6−2および第2銅膜7−2を形成し、アニールせずにCMPを行う。これによって、余剰のマンガンが第2配線M2内部に残される。この余剰のマンガンがその後の第2アニール処理において拡散することにより、自己整合的に銅膜7と上層絶縁膜9の界面にマンガン化合物膜10が形成される。この結果、第2配線M2と上層絶縁膜9の密着性を向上させることができる。
以上のように、本実施形態に係る半導体装置の製造方法によれば、銅膜の表面にマンガン化合物膜を残すことができることから、歩留まりおよび配線信頼性の向上を図ることができる。
第2配線M2と上層絶縁膜9との密着性を向上することができるため、上層絶縁膜9として、拡散防止膜と層間絶縁膜の積層膜ではなく、層間絶縁膜のみを採用することも可能となる。従来、拡散防止膜は、配線と層間絶縁膜の密着性を向上させる機能も果たしていたからである。この拡散防止膜は、層間絶縁膜に比べて誘電率が高い。拡散防止膜を省略できることにより、配線容量を低減することができる。
(第2実施形態)
第2実施形態に係る半導体装置の製造方法について、図6〜図9を参照して説明する。
第2実施形態に係る半導体装置の製造方法について、図6〜図9を参照して説明する。
図6(a)に示すように、第1実施形態と同様にして、層間絶縁膜4に配線溝4aおよび接続孔4bを形成する。
次に、図6(b)に示すように、配線溝4aおよび接続孔4bの内壁を被覆する第1マンガン含有銅膜(CuMn)6−1を形成する。第1マンガン含有銅膜6−1は、例えばスパッタリング法、ALD法、あるいはCVD法により形成される。
次に、図7(a)に示すように、例えば200℃以上の雰囲気にて第1アニール処理を実施する。これにより、第1マンガン含有銅膜6−1中のMnが拡散し、拡散したMnが層間絶縁膜4と反応することにより、層間絶縁膜4の表面に自己整合的にマンガン化合物膜8が形成される。例えば、数nm程度の非常に薄いマンガン化合物膜8が形成される。マンガン化合物膜8は、バリア膜としての機能を果たす。ここで、接続孔4b内の第1配線M1上では、マンガン化合物膜8は形成されず、銅膜7aが形成される。
次に、図7(b)に示すように、マンガン化合物膜8上であって、配線溝4aおよび接続孔4bの内壁を被覆する第2マンガン含有銅膜6−2を形成する。第2マンガン含有銅膜6−2は、例えばスパッタリング法、ALD法、あるいはCVD法により形成される。
次に、図8(a)に示すように、配線溝4aおよび接続孔4bを埋め込む銅膜7を形成する。銅膜7は、例えば、めっき法により形成される。
次に、図8(b)に示すように、ハードマスク5上に堆積した不要な銅膜7、第2マンガン含有銅膜6−2、マンガン化合物膜8をCMPにより除去する。
次に、図9(a)に示すように、銅膜7およびハードマスク5上に、上層絶縁膜9を形成する。例えば、上層絶縁膜9として、拡散防止膜あるいは層間絶縁膜の積層膜、あるいは層間絶縁膜を形成する。
次に、図9(b)に示すように、200℃以上の雰囲気にて第2アニール処理を実施する。これにより、第2マンガン含有銅膜6−2中のMnが拡散し、拡散したMnが層間絶縁膜4と反応することにより、銅膜7と層間絶縁膜4の界面に自己整合的にマンガン化合物膜8が形成される。また、第2マンガン含有銅膜6−2中のMnが拡散して、拡散したMnが上層絶縁膜9と反応することにより、銅膜7と上層絶縁膜9の界面に自己整合的にマンガン化合物膜10が形成される。
第2アニール処理は、上層絶縁膜9の形成後に独立に実施する必要はなく、例えば、上層絶縁膜9の形成時の熱が第2アニール処理を兼ねることもできる。以降の工程としては、上記の工程が繰り返される。これにより、多層配線構造の半導体装置が製造される。
上記の本実施形態に係る半導体装置の製造方法では、マンガン含有銅膜6を2回に分けて形成する点は第1実施形態と同様であるが、銅膜7を1回で形成する。すなわち本実施形態では、第1マンガン含有銅膜6−1を形成した後に、銅膜を形成することなく、第1アニール処理を行うことにより、自己整合的に層間絶縁膜4の表面にマンガン化合物膜8を形成する。マンガン化合物膜8形成後の工程については、第1実施形態と同様である。
第2実施形態に係る半導体装置の製造方法によっても、第1実施形態と同様の効果を奏することができる。
(第3実施形態)
第3実施形態に係る半導体装置の製造方法について、図10〜図12を参照して説明する。
第3実施形態に係る半導体装置の製造方法について、図10〜図12を参照して説明する。
図10(a)に示すように、第1実施形態と同様にして、層間絶縁膜4に配線溝4aおよび接続孔4bを形成する。
次に、図10(b)に示すように、配線溝4aおよび接続孔4bの内壁を被覆するマンガン含有銅膜(CuMn)6を形成する。マンガン含有銅膜6は、例えばスパッタリング法、ALD法、あるいはCVD法により形成される。続いて、図11(a)に示すように、配線溝4aおよび接続孔4bを埋め込む銅膜7を形成する。銅膜7は、例えば、めっき法により形成される。
本実施形態では、マンガン含有銅膜6の形成条件を最適化することにより、マンガン含有銅膜6中にMnを残しつつ、マンガン含有銅膜6中のMnの一部を層間絶縁膜4と反応させる。マンガン含有銅膜6をスパッタリング法で形成する場合、スパッタリング条件は、例えば、back ground 圧力 10e−8torr程度の高真空下で、3sccm程度Ar gassを導入しながら、targetに10KW程度の電圧を印加し、基板側には、200W以上のバイアスを印加する。スパッタリングにおけるバイアスを高めることにより、衝突時のエネルギーで一部のMnを層間絶縁膜4の表面と反応させることができる。この結果、銅膜7と層間絶縁膜4の密着性を向上させることができる。
次に、図11(b)に示すように、ハードマスク5上に堆積した不要な銅膜7およびマンガン含有銅膜6をCMPにより除去する。
次に、図12(a)に示すように、銅膜7およびハードマスク5上に、上層絶縁膜9を形成する。例えば、上層絶縁膜9として、拡散防止膜あるいは層間絶縁膜の積層膜、あるいは層間絶縁膜を形成する。
次に、図12(b)に示すように、200℃以上の雰囲気にてアニール処理を実施する。これにより、マンガン含有銅膜6中のMnが拡散し、拡散したMnが層間絶縁膜4と反応することにより、銅膜7と層間絶縁膜4の界面に自己整合的にマンガン化合物膜8が形成される。また、マンガン含有銅膜6中のMnが拡散して、拡散したMnが上層絶縁膜9と反応することにより、銅膜7と上層絶縁膜9の界面に自己整合的にマンガン化合物膜10が形成される。
アニール処理は、上層絶縁膜9の形成後に独立に実施する必要はなく、例えば、上層絶縁膜9の形成時の熱がアニール処理を兼ねることもできる。以降の工程としては、上記の工程が繰り返される。これにより、多層配線構造の半導体装置が製造される。
上記の本実施形態に係る半導体装置の製造方法では、第1、第2実施形態と異なり、マンガン含有銅膜6を1度に形成するが、銅膜7のCMP前にMnを拡散させるためのアニール処理は行わない。マンガン含有銅膜6の形成条件を最適化することにより、マンガン含有銅膜6中にMnを残しつつ、マンガン含有銅膜6中のMnの一部を層間絶縁膜4と反応させる。この結果、銅膜7と層間絶縁膜4の密着性を高めることができ、CMPでの銅膜7の剥がれを防止することができる。銅膜7のCMP後にアニール処理を行うことにより、マンガン含有銅膜6中の余剰のマンガンが拡散して、銅膜7と層間絶縁膜4の界面にマンガン化合物膜8が自己整合的に形成され、銅膜7と上層絶縁膜9の界面にマンガン化合物膜10が自己整合的に形成される。この結果、第2配線M2と上層絶縁膜9の密着性を向上させることができる。
以上のように、本実施形態に係る半導体装置の製造方法によっても、第1実施形態と同様の効果を奏することができる。
本発明は、上記の実施形態の説明に限定されない。例えば、層間絶縁膜2,4および拡散防止膜3の材料に限定はない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
1…基板、2…層間絶縁膜、3…拡散防止膜、4…層間絶縁膜、4a…配線溝、4b…接続孔、5…ハードマスク、6…マンガン含有銅膜、6−1…第1マンガン含有銅膜、6−2…第2マンガン含有銅膜、7…銅膜、7a…銅膜、7−1…第1銅膜、7−2…第2銅膜、8…マンガン化合物膜、9…上層絶縁膜、10…マンガン化合物膜、11…拡散防止膜、12…層間絶縁膜、M1…第1配線、M2…第2配線、P…プラグ
Claims (7)
- 基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に開口部を形成する工程と、
前記開口部の内壁を被覆するマンガン含有銅膜を形成する工程と、
前記開口部を埋め込む銅膜を形成する工程と、
前記層間絶縁膜上に形成された銅膜を除去する工程と、
前記銅膜と前記層間絶縁膜の界面および前記銅膜の表面に、マンガン化合物膜を形成するアニール処理を行う工程と
を有する半導体装置の製造方法。 - 前記銅膜を除去する工程の後に、前記層間絶縁膜および前記銅膜上に上層絶縁膜を形成する工程をさらに有し、
前記アニール処理は、前記上層絶縁膜の形成後に独立して行う
請求項1記載の半導体装置の製造方法。 - 前記銅膜を除去する工程の後に、前記層間絶縁膜および前記銅膜上に上層絶縁膜を形成する工程をさらに有し、前記上層絶縁膜の形成時の熱が、前記アニール処理を兼ねる
請求項1記載の半導体装置の製造方法。 - 基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に開口部を形成する工程と、
前記開口部の内壁を被覆する第1マンガン含有銅膜を形成する工程と、
前記層間絶縁膜の表面に、マンガン化合物膜を形成する第1アニール処理を行う工程と、
前記マンガン化合物膜上であって、前記開口部の内壁を被覆する第2マンガン含有銅膜を形成する工程と、
前記開口部を埋め込む銅膜を形成する工程と、
前記層間絶縁膜上に形成された銅膜を除去する工程と、
前記銅膜と前記層間絶縁膜の界面および前記銅膜の表面に、マンガン化合物膜を形成する第2アニール処理を行う工程と
を有する半導体装置の製造方法。 - 前記第1マンガン含有銅膜を形成する工程の後、前記第1アニール処理を行う工程の前に、
前記第1マンガン含有銅膜上であって、前記開口部の内壁を被覆する銅膜を形成する工程をさらに有する
請求項4記載の半導体装置の製造方法。 - 前記銅膜を除去する工程の後に、前記層間絶縁膜および前記銅膜上に上層絶縁膜を形成する工程をさらに有し、
前記第2アニール処理は、前記上層絶縁膜の形成後に独立して行う
請求項4記載の半導体装置の製造方法。 - 前記銅膜を除去する工程の後に、前記層間絶縁膜および前記銅膜上に上層絶縁膜を形成する工程をさらに有し、前記上層絶縁膜の形成時の熱が、前記第2アニール処理を兼ねる
請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036881A JP2007220738A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036881A JP2007220738A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007220738A true JP2007220738A (ja) | 2007-08-30 |
Family
ID=38497723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036881A Pending JP2007220738A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007220738A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009087713A1 (ja) * | 2008-01-08 | 2009-07-16 | Panasonic Corporation | 半導体装置及びその製造方法 |
WO2010004998A1 (ja) * | 2008-07-11 | 2010-01-14 | 東京エレクトロン株式会社 | 成膜方法及び処理システム |
WO2010116889A1 (ja) * | 2009-04-08 | 2010-10-14 | 東京エレクトロン株式会社 | 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置 |
US7928476B2 (en) | 2007-12-05 | 2011-04-19 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007048974A (ja) * | 2005-08-10 | 2007-02-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007109687A (ja) * | 2005-10-11 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
-
2006
- 2006-02-14 JP JP2006036881A patent/JP2007220738A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007048974A (ja) * | 2005-08-10 | 2007-02-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007109687A (ja) * | 2005-10-11 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7928476B2 (en) | 2007-12-05 | 2011-04-19 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
KR101179973B1 (ko) * | 2007-12-05 | 2012-09-07 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
WO2009087713A1 (ja) * | 2008-01-08 | 2009-07-16 | Panasonic Corporation | 半導体装置及びその製造方法 |
JP2009164403A (ja) * | 2008-01-08 | 2009-07-23 | Panasonic Corp | 半導体装置及びその製造方法 |
US8344508B2 (en) | 2008-01-08 | 2013-01-01 | Panasonic Corporation | Semiconductor device and fabrication method thereof |
WO2010004998A1 (ja) * | 2008-07-11 | 2010-01-14 | 東京エレクトロン株式会社 | 成膜方法及び処理システム |
US8440563B2 (en) | 2008-07-11 | 2013-05-14 | Tokyo Electron Limited | Film forming method and processing system |
WO2010116889A1 (ja) * | 2009-04-08 | 2010-10-14 | 東京エレクトロン株式会社 | 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置 |
JP2010242187A (ja) * | 2009-04-08 | 2010-10-28 | Tokyo Electron Ltd | 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置 |
US8859421B2 (en) | 2009-04-08 | 2014-10-14 | Tokyo Electron Limited | Manganese oxide film forming method, semiconductor device manufacturing method and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007173511A (ja) | 半導体装置の製造方法 | |
JP5193542B2 (ja) | 半導体装置の製造方法 | |
JP2009135139A (ja) | 半導体装置及びその製造方法 | |
JP2007287816A (ja) | 半導体装置の製造方法 | |
JP2006005190A (ja) | 半導体装置 | |
KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
JP2007208170A (ja) | 半導体装置及びその製造方法 | |
JP2008010534A (ja) | 半導体装置およびその製造方法 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP4340729B2 (ja) | 半導体装置とその製造方法 | |
JP2010232676A (ja) | 信頼性向上のためのケイ化銅パッシベーション | |
JP2006324584A (ja) | 半導体装置およびその製造方法 | |
JP2006216787A (ja) | 半導体装置およびその製造方法 | |
JP2007220738A (ja) | 半導体装置の製造方法 | |
JPH10261707A (ja) | 半導体装置の製造方法 | |
JP2010123586A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2008294211A (ja) | 半導体装置及びその製造方法 | |
JP2000150517A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2010141024A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008205177A (ja) | 半導体装置及びその製造方法 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
JP2002319617A (ja) | 半導体装置及びその製造方法 | |
JP2010080607A (ja) | 半導体装置の製造方法 | |
US7777336B2 (en) | Metal line of semiconductor device and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090123 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |