JP2007048974A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007048974A
JP2007048974A JP2005232387A JP2005232387A JP2007048974A JP 2007048974 A JP2007048974 A JP 2007048974A JP 2005232387 A JP2005232387 A JP 2005232387A JP 2005232387 A JP2005232387 A JP 2005232387A JP 2007048974 A JP2007048974 A JP 2007048974A
Authority
JP
Japan
Prior art keywords
film
wiring
semiconductor device
insulating film
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005232387A
Other languages
English (en)
Other versions
JP4197694B2 (ja
Inventor
Kazumichi Tsumura
一道 津村
Hideki Shibata
英毅 柴田
Masaki Yamada
雅基 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005232387A priority Critical patent/JP4197694B2/ja
Priority to US11/399,653 priority patent/US7795733B2/en
Publication of JP2007048974A publication Critical patent/JP2007048974A/ja
Application granted granted Critical
Publication of JP4197694B2 publication Critical patent/JP4197694B2/ja
Priority to US12/851,077 priority patent/US20110027985A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】耐酸化性を向上でき、信頼性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、空洞１５中に設けられＣｕを主成分とする配線層２２−１と、前記配線層と電気的に接続されて所定の構成元素を含む層間絶縁膜１７中に設けられＣｕを主成分とするビア層２３−１とを備えた空中配線Ｗ１と、前記空中配線上に設けられたポーラス膜１１−２と、前記空中配線の表面上を覆うように設けられ、前記所定の構成元素と所定の金属元素との化合物を主成分としたバリア膜（ＭｎｘＳｉｙＯｚ膜）２５−１とを具備する。
【選択図】 図１

Description

この発明は、半導体装置およびその製造方法に関し、例えば、空洞（エアギャップ：Air Gap）構造を用いた多層配線等に適用されるものである。
従来より、空洞（エアギャップ：Air Gap）構造を用いた多層配線が提案されている（例えば、特許文献１参照）。空洞構造とは、隣接する配線間を絶縁する物質がシリコン酸化膜等に代表される固体材料ではなく、空気等の気体材料である構造である。
この空洞構造を用いた多層配線の従来の一般的な製造方法は、以下のようなものである。
まず、絶縁膜中に一旦、配線構造を形成する。ここで、この絶縁膜の材料としてはカーボン膜、レジストなどが一般的である。また、Ｃｕ（銅）やＡｌ（アルミニウム）等の金属を主成分とする配線層の形成に先立って、Ｔａ（タンタル）やＴａＮ（窒化タンタル）などのメタル材料によって、拡散防止のバリア膜を形成することが通常である。
続いて、形成した配線構造上に、ポーラス膜を堆積する。
続いて、そのポーラス膜越しに、Ｏ２（酸素）ガスをエッチングガスとして用いて、配線間の絶縁膜をエッチング除去し、空洞（エアギャップ：Air Gap）を形成する。
しかし、このエッチング工程の際には、Ｏ２ガス等の酸化ガスを用いるため、バリア膜が酸化・腐食し、さらには配線も酸化・腐食するという問題がある。これは、バリア膜および配線が、メタル材料により形成されているため、耐酸化性がほとんどなく、Ｏ２ガス等の酸化ガスにより容易に酸化・腐食されるからである。特に、Ｃｕを主成分として配線構造を形成した場合には、Ｃｕ自体は耐酸化性がないため、その問題がより顕著となる。
その結果、抵抗上昇、および配線とバリア膜との密着性劣化が生じ、配線の信頼性が低下するという問題がある。
上記のように、従来の半導体装置およびその製造方法では、耐酸化性が低いため、信頼性が低いという問題があった。
特開平９−２３７８３１号公報 明細書
この発明は、耐酸化性を向上でき、信頼性を向上できる半導体装置およびその製造方法を提供する。
この発明の一態様によれば、空洞中に設けられＣｕを主成分とする配線層と、前記配線層と電気的に接続されて所定の構成元素を含む層間絶縁膜中に設けられＣｕを主成分とするビア層とを備えた空中配線と、前記空中配線上に設けられたポーラス膜と、前記空中配線の表面上を覆うように設けられ、前記所定の構成元素と所定の金属元素との化合物を主成分としたバリア膜とを具備する半導体装置を提供できる。
この発明の一態様によれば、空洞中に設けられＣｕを主成分とする配線層と、前記配線層と電気的に接続されて前記空洞中に設けられＣｕを主成分とするビア層とを備えた空中配線と、前記空中配線上に設けられたポーラス膜と、前記空中配線の表面上を覆うように設けられ、所定の構成元素と所定の金属元素との化合物を主成分としたバリア膜とを具備する半導体装置を提供できる。
この発明の一態様によれば、少なくともＳｉを含む絶縁膜中に配線用の溝を形成する工程と、前記溝中に、所定の金属元素を含みＣｕを主成分とする合金膜を埋め込む工程と、前記合金膜上および前記絶縁膜上に、少なくともＳｉを含むポーラス膜を形成する工程と、前記ポーラス膜越しに少なくともＯ２ガスを含んだエッチングを熱処理と共に行い、前記絶縁膜を除去して空洞を形成すると同時に、前記合金膜の表面上に前記所定の金属元素とＳｉ元素と前記Ｏ２ガスからのＯ元素との化合物を主成分とするバリア膜を自己整合的に形成する工程とを具備する半導体装置の製造方法を提供できる。
この発明によれば、耐酸化性を向上でき、信頼性を向上できる半導体装置およびその製造方法が得られる。
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
[第１の実施形態]
以下、図１および図２を用いて、この発明の第１の実施形態に係る半導体装置を説明する。図１は、この実施形態に係る半導体装置を示す断面図である。
図示するように、層間絶縁膜１７中または空洞（エアギャップ：Air Gap）１５中に、空中配線Ｗ１、Ｗ２が設けられている。尚、この配線Ｗ１、Ｗ２は、実際にはシリコン基板等の半導体基板上に同様の構造が積層された多層配線である。しかし、この説明においては、その一部を抽出して説明し、その他の図示および説明を省略する。
空中配線Ｗ１は、空洞１５中に設けられＣｕを主成分（即ち、５０％以上）とする配線層２２−１と、前記配線層２２−１と電気的に接続されて層間絶縁膜１７中に設けられＣｕを主成分とするビア層２３−１とを備えている。
空中配線Ｗ２は、空洞１５中に設けられＣｕを主成分（即ち、５０％以上）とする配線層２２−２を備えている。尚、この断面において、空中配線Ｗ２のビア層は図示されていない。
空中配線Ｗ１、Ｗ２上にポーラス膜１１−２が設けられている。ポーラス膜１１−２は、具体的には、例えば、ポーラスＳｉ膜等により形成されている。
層間絶縁膜１７は、低誘電率の層間絶縁膜（いわゆるlow-k膜）の一つであるＳｉＯＣ膜等により形成されている。
空中配線Ｗ１の底近傍にポーラス膜１１−１が設けられている。ポーラス膜１１−１は、具体的には、例えば、ポーラスＳｉ膜等により形成されている。
空中配線Ｗ１、Ｗ２の表面上を覆うようにバリア膜２５−１、２５−２が設けられている。このバリア膜２５−１、２５−２は、所定の構成元素（例えば、Ｓｉ、Ｏ等）と所定の金属元素α（例えば、Ｍｎ等）との化合物を主成分とし、自己整合的に形成されており、本例では、ＭｎｘＳｉｙＯｚ（マンガンシリコンオキサイド）膜により形成されている。このＭｎｘＳｉｙＯｚ膜の組成は、より具体的にはＭｎｘＳｉｙＯｚのｘ：ｙ：ｚとして、１：１：３乃至１：３：５、等と表される。また、このバリア膜２５−１、２５−２は、配線層２２−１、２２−２中、ビア層２３−１中のＣｕ（銅）の拡散を防止するためのバリアとしても働く。
ここで、図２を用いて、バリア膜２５−１、２５−２についてより詳しく説明する。図２は、空中配線Ｗ１のバリア膜２５−１の近傍２０の断面ＴＥＭ像の顕微鏡写真を示す図である。この説明において、バリア膜２５−１を例に挙げて説明する。
図示すように、バリア膜２５−１は、薄膜で且つ均一なＭｎｘＳｉｙＯｚ膜であり、その膜厚Ｄ１は、２ｎｍ〜３ｎｍ程度である。
尚、この所定の金属元素αは、この実施形態のようにＭｎに限らず、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｔｃ、及びＲｅからなる群から選択された少なくとも１つの元素でも良い。これらの金属元素αは、Ｃｕが含まれる層中において拡散速度がＣｕよりも早く、Ｃｕよりも酸素と反応しやすく熱的に安定した酸化物を形成できる金属元素である。
所定の構成元素は、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素とＯとを具備することができる。具体的な材料として、例えば、ＳｉＯ２、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ等、を挙げることができる。
また、バリア膜２５−１は、αｘＯｙ、αｘＳｉｙＯｚ、αｘＣｙＯｚ、及びαｘＦｙＯｚからなる群から選択された材料を主成分とすることができる。ここで、αは上述の所定の金属元素αを表す。
このように、このバリア膜（ＭｎｘＳｉｙＯｚ膜）２５−１は、酸化物であるため、これ以上酸化することもない。そのため、空中配線Ｗ１、Ｗ２の耐酸化性を向上でき、空中配線Ｗ１、Ｗ２を酸化から保護できる。
さらに、酸化しない上に連続した緻密な反応生成膜になっているので水分を透過させることもない。そのため、配線層Ｗ１、Ｗ２の耐水性を向上できる。
＜製造方法＞
次に、図１および図２に示した半導体装置を例に挙げて、図３乃至図５を用いて説明する。尚、この説明においては、素子分離やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の製造工程の図示は省略する。
まず、半導体基板上に周知の製造方法を用いて、ＭＯＳＦＥＴ等の素子構造を形成する。続いて、素子構造上を覆うように、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いてＳｉＯＣ等を堆積し、層間絶縁膜を形成する（図示せず）。
続いて、図３に示すように、層間絶縁膜上に、例えば、ＣＶＤ法を用いてその組成に少なくともＳｉ（シリコン）を含んだポーラスＳｉ膜を堆積し、ポーラス膜１１−１を形成する。その後、ポーラス膜１１−１上に、例えば、ＣＶＤ法を用いてＳｉＯＣ膜等を堆積し、層間絶縁膜１７を形成する。さらに、層間絶縁膜１７上に、例えば、ＣＶＤ法等を用いてＳｉＣ膜やＳｉＣＮ膜等を堆積し、エッチングストッパ膜１２を形成する。
続いて、例えば、ＣＶＤ法等を用いて、Ｓｉ系レジスト膜を堆積し、絶縁膜３０を形成する。ここで、絶縁膜３０は、上記Ｓｉ系レジスト膜に限らず、少なくともＯ２を含むガス系でのエッチングによって除去でき、かつその組成に少なくともＳｉを有する材料を適用することが可能である。例えば、シリル化してＳｉを導入したレジスト膜、シリル化してＳｉを導入したポリアリレンエーテル膜、またはレジスト膜やポリアリレンエーテル膜の配線用溝に面する部分をＳｉ含有絶縁膜薄膜で覆った（Sealing)膜等を用いることが可能である。
続いて、絶縁膜３０上にフォトレジストを塗布し、このフォトレジストに露光および現像を行って、ビア層２３−１に対応する絶縁膜３０の表面上が露出するようにパターニングする。さらに、そのパターニングされたフォトレジストをマスクとして、ＲＩＥ（Reactive Ion Etching）法等の異方性エッチングをエッチングストッパ膜１２表面上まで行う（図示せず）。
続いて、上記フォトレジストをアッシャー等により除去した後、絶縁膜３０上にフォトレジストを更に塗布し、このフォトレジストに露光および現像を行って、配線層２２−１、２２−２に対応する絶縁膜３０の表面上が露出するようにパターニングする。さらに、そのパターニングされたフォトレジストをマスクとして、ＲＩＥ法等の異方性エッチングを層間絶縁膜１７表面上まで行い、配線用の溝３１、３２を形成する。
続いて、上記配線用の溝３１、３２内壁上に沿って、例えば、ＰＶＤ（Physical Vapor Deposition）法あるいはＣＶＤ法等を用いて、ＣｕＭｎ合金層３３−１、３３−２を形成する。その後、ＣｕＭｎ合金層３３−１、３３−２上に、例えば、めっき法を用いて、ＣｕＭｎ合金層３５−１、３５−２を形成する。さらに、このＣｕＭｎ合金層３３−１、３３−２、３５−１、３５−２を絶縁膜３０表面上までＣＭＰ（Chemical Mechanical Polishing）法を用いて平坦化する。その後、平坦化されたＣｕＭｎ合金層３３−１、３３−２、３５−１、３５−２上、および絶縁膜３０上に、例えば、ＣＶＤ法等を用いてポーラスＳｉ膜等を堆積し、ポーラス絶縁膜１１−２を形成する。ここで、ポーラス膜１１−２は、その組成に少なくともＳｉを含むことが必要である。
続いて、図５に示すように、上記ポーラス膜１１−２越しに、Ｏ２を含むガス３６系でエッチングを行い、配線間の絶縁膜３０を除去して、空洞（エアギャップ：Air Gap）１５を形成する。
ここで、このエッチング工程の際には、３０ｍｉｎ〜６０ｍｉｎ間、基板温度を２００℃〜６００℃の温度とする熱処理を同時に行う。この熱処理により、ＣｕＭｎ合金層３３−１、３３−２、３５−１、３５−２中のＭｎ元素を拡散させ、絶縁膜３０中、層間絶縁膜１７中、およびポーラス膜１１−１、１１−２中のＳｉ元素とエッチングガス３６中のＯ元素とを反応させて、その表面上を覆うように自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）２５−１、２５−２を自己整合的に形成する。
尚、この熱処理工程の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、配線層２２−１、２２−２、ビア層２３−１を、純Ｃｕにより形成することも可能である。
さらに、上記のような製造プロセスを複数回繰り返すことにより、所望の層数の空洞構造を持つ多層配線構造を形成することができる。以上の製造方法により、図１および図２に示す半導体装置を製造する。
上記のように、この実施形態に係る半導体装置およびその製造方法によれば、下記（１）乃至（５）の効果が得られる。
（１）空中配線Ｗ１、Ｗ２の耐酸化性を向上でき、空中配線Ｗ１、Ｗ２の酸化・腐食を防止でき、信頼性を向上できる。
バリア膜（ＭｎｘＳｉｙＯｚ膜）２５−１、２５−２は、酸化物であるため、これ以上酸化することがない。そのため、エッチング工程の際のエッチングガス３６中の酸化ガスによりバリア膜２５−１、２５−２が酸化・腐食されることを防止し、その内部の配線層２２−１、２２−２およびビア層２３−１が酸化・腐食されることを防止することができる。
また、一旦、空中配線Ｗ１、Ｗ２を形成した後においても、バリア膜２５−１、２５−２が、ＬＳＩ動作時の酸化性雰囲気に発生する酸化ガス等の侵入を防止できるため、空中配線Ｗ１、Ｗ２の酸化・腐食を防止することができる。
そのため、空中配線Ｗ１、Ｗ２の信頼性を向上できる。
（２）空中配線Ｗ１、Ｗ２の耐水性を向上できる。
バリア膜２５−１、２５−２は、連続した緻密な反応生成膜になっているので、水分を透過させることがない。特に、層間絶縁膜１７は、低誘電率の層間絶縁膜（いわゆるlow-k膜）の一つであるＳｉＯＣ膜等により形成されているが、この低誘電率のＳｉＯＣ膜は、一般的に水分を多く含み易いという性質に加えて水分を透過しやすいという性質がある。しかし、ビア層２３−１表面上には、バリア膜２５−１が設けられているため、水分の侵入を防止することができる。
そのため、空中配線Ｗ１、Ｗ２の耐水性を向上できる。
（３）空中配線Ｗ１、Ｗ２の機械的強度が高い。
配線層２２−１、２２−２間のみに空洞（エアギャップ：Air Gap）１５が設けられ、ビア層２３−１間には固体である層間絶縁膜１７が充填されている。そのため、空中配線Ｗ１、Ｗ２のクラック等を防止でき、機械的強度が高い点で有利である。
（４）配線間の容量値を低減でき、空中配線Ｗ１、Ｗ２の遅延時間を低減できる。
配線層２２−１、２２−２は、空洞１５中に設けられている。空洞１５には、例えば、空気等の気体が充填されおり、空気の比誘電率は、絶縁材料等の固体材料の比誘電率よりも低く、１．０程度である。そして、配線間の容量値は、配線間の比誘電率の増加に伴って増大することが知られている。
そのため、空洞１５中の配線層２２−１、２２−２の容量値を低減でき、空中配線Ｗ１、Ｗ２の遅延時間を低減できる点で有利である。
（５）製造コストの低減に有利である。
上記のように、エッチング工程と熱処理工程とは同時に行われ、エッチング工程の際のエッチングガス３６により、絶縁膜３０を除去して空洞１５を形成すると同時に、バリア膜２５−１、２５−２形成に必要なＯ元素を供給することができる。そのため、空洞１５およびバリア膜２５−１、２５−２を同時に形成することができる。
よって、製造工程のステップ数を低減して製造工程を簡素化できる点で、製造コストの低減に有利である。
［変形例１（先にバリア膜を形成した後に空洞を形成する例）］
次に、この発明の変形例１に係る半導体装置の製造方法について、図６、図７を用いて説明する。この変形例１に係る半導体装置の製造方法は、先にバリア膜を形成した後に、空洞を形成する場合に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
この変形例１に係る半導体装置の構成は、図１および図２に示す上記第１の実施形態に係る半導体装置の構成と同様であるため、その詳細な説明を省略する。
＜製造方法＞
まず、半導体基板上に周知の製造方法を用いて、ＭＯＳＦＥＴ等の素子構造を形成する。続いて、素子構造上を覆うように、例えば、ＣＶＤ法を用いてＳｉＯＣ等を堆積し、層間絶縁膜を形成する（図示せず）。
続いて、図６に示すように、上記第１の実施形態と同様の製造方法を用いて、層間絶縁膜上に、順次、ポーラス膜１１−１、層間絶縁膜１７、エッチングストッパ膜１２、絶縁膜３０を形成し、この積層膜中に配線用の溝を形成する。
続いて、上記配線用の溝内壁上に沿って、例えば、ＰＶＤ法あるいはＣＶＤ法等を用いて、ＣｕＭｎ合金層を形成する。その後、このＣｕＭｎ合金層上に、例えば、めっき法を用いて、ＣｕＭｎ合金層３５−１、３５−２を形成する。さらに、このＣｕＭｎ合金層３５−１、３５−２を絶縁膜３０表面上までＣＭＰ法を用いて平坦化し、平坦化されたＣｕＭｎ合金層３５−１、３５−２上、絶縁膜３０上に、ポーラス膜１１−２を形成する。
続いて、３０ｍｉｎ〜６０ｍｉｎ間、基板温度を２００℃〜６００℃の温度とする熱処理を行う。この熱処理により、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素を拡散させ、絶縁膜３０中、層間絶縁膜１７中、およびポーラス膜１１−１、１１−２中のＳｉ元素、Ｏ元素とを反応させて、その表面上を覆うように自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）２５−１、２５−２を形成する。
尚、この熱処理工程の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、配線層２２−１、２２−２、ビア層２３−１を、純Ｃｕにより形成することも可能である。
続いて、図７に示すように、上記ポーラス膜１１−２越しに、Ｏ２を含むガス系でエッチングを行い、配線間の絶縁膜３０を除去して、空洞（エアギャップ：Air Gap）１５を形成する。
さらに、上記のような製造プロセスを複数回繰り返すことにより、所望の層数の空洞構造を持つ多層配線構造を形成することができる。以上の製造方法により、図１および図２に示す半導体装置を製造する。
上記のように、この実施形態に係る半導体装置およびその製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。
さらに、この変形例１に係る半導体装置の製造方法では、熱処理工程により先にバリア膜２５−１、２５−２を形成した後に、エッチング工程により絶縁膜３０を除去して空洞１５を形成する。
このように、バリア膜２５−１、２５−２形成と空洞１５形成との製造工程を別個独立に行うことができる。そのため、それぞれの製造工程で最適なガス条件、温度条件などで処理を行うことができる。結果、バリア膜２５−１、２５−２の膜質をより向上でき、空洞１５中に占める気体の質を向上できる点で有利である。
［第２の実施形態（配線層およびビア層が空洞中に設けられた例）］
次に、この発明の第２の実施形態に係る半導体装置について、図８を用いて説明する。この実施形態に係る半導体装置は、配線層およびビア層が空洞中に設けられた場合に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
図示するように、エッチングストッパ膜が設けられておらず、空中配線Ｗ３、Ｗ４の配線層２２−１、２２−２およびビア層２３−１が空洞４０中に設けられている点で上記第１の実施形態と相違している。
即ち、空中配線Ｗ３は、空洞４０中に設けられＣｕを主成分とする配線層２２−１と、前記配線層２２−１と電気的に接続されて空洞４０中に設けられＣｕを主成分とするビア層２３−１とを備えている。
空中配線Ｗ４は、空洞４０中に設けられＣｕを主成分とする配線層２２−２を備えている。尚、この断面において、空中配線Ｗ４のビア層は図示されていない。
＜製造方法＞
次に、この実施形態に係る半導体装置の製造方法について、図８に示した半導体装置を例に挙げて、図９乃至図１１を用いて説明する。尚、この説明においては、素子分離やＭＯＳＦＥＴ等の製造工程の図示は省略する。
まず、半導体基板上に周知の製造方法を用いて、ＭＯＳＦＥＴ等の素子構造を形成する。続いて、素子構造上を覆うように、例えば、ＣＶＤ法を用いてＳｉＯＣ等を堆積し、層間絶縁膜を形成する（図示せず）。
続いて、図９に示すように、層間絶縁膜上に、例えば、ＣＶＤ法を用いてその組成に少なくともＳｉを含んだポーラスＳｉ膜を堆積し、ポーラス膜１１−１を形成する。
続いて、例えば、ＣＶＤ法等を用いて、ポーラス膜１１−１上に、Ｓｉ系レジスト膜を堆積し、絶縁膜３０を形成する。ここで、絶縁膜３０は、上記Ｓｉ系レジスト膜に限らず、少なくともＯ２を含むガス系でのエッチングによって除去でき、かつその組成に少なくともＳｉを有する材料を適用することが可能である。例えば、シリル化してＳｉを導入したレジスト膜、シリル化してＳｉを導入したポリアリレンエーテル膜、またはレジスト膜やポリアリレンエーテル膜の配線用溝に面する部分をＳｉ含有絶縁膜薄膜で覆った（Sealing)膜等を用いることが可能である。
続いて、上記第１の実施形態と実質的に同様の製造方法を用いて、配線用の溝４１、４２を形成する。
続いて、図１０に示すように、上記配線用の溝４１、４２内壁上に沿って、例えば、ＰＶＤ法あるいはＣＶＤ法等を用いて、ＣｕＭｎ合金層３３−１、３３−２を形成する。その後、ＣｕＭｎ合金層３３−１、３３−２上に、例えば、めっき法を用いて、ＣｕＭｎ合金層３５−１、３５−２を形成する。さらに、このＣｕＭｎ合金層３３−１、３３−２、３５−１、３５−２を絶縁膜３０表面上までＣＭＰ法を用いて平坦化する。その後、平坦化されたＣｕＭｎ合金層３３−１、３３−２、３５−１、３５−２上および絶縁膜３０上に、例えば、ポーラスＳｉ膜等を堆積し、ポーラス絶縁膜１１−２を形成する。ここで、ポーラス膜１１−２は、その組成に少なくともＳｉを含むことが必要である。
続いて、図１１に示すように、上記ポーラス膜１１−２越しに、Ｏ２を含むガス３６系でエッチングを行い、配線間の絶縁膜３０を除去して、空洞（エアギャップ：Air Gap）４０を形成する。
ここで、このエッチング工程の際には、３０ｍｉｎ〜６０ｍｉｎ間、基板温度を２００℃〜６００℃の温度とする熱処理を同時に行う。この熱処理により、ＣｕＭｎ合金層３３−１、３３−２、３５−１、３５−２中のＭｎ元素を拡散させ、絶縁膜３０中およびポーラス膜１１−１、１１−２中のＳｉ元素とエッチングガス中のＯ元素とを反応させて、その表面上を覆うように自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）２５−１、２５−２を形成する。
尚、この熱処理工程の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、配線層２２−１、２２−２、ビア層２３−１を、純Ｃｕにより形成することも可能である。
さらに、上記のような製造プロセスを複数回繰り返すことにより、所望の層数の空洞構造を持つ多層配線構造を形成することができる。以上の製造方法により、図８に示す半導体装置を製造する。
上記のように、この実施形態に係る半導体装置およびその製造方法によれば、上記（１）、（２）、（４）、（５）と同様の効果が得られる。
さらに、この実施形態に係る半導体装置によれば、配線層２２−１、２２−２だけでなく、ビア層２３−１も空乏４０中に設けられている。
そのため、配線間の比誘電率をより低減して、容量値を低減でき、空中配線Ｗ１、Ｗ２の遅延時間をより低減できる点で有利である。
尚、本実施形態では、配線間絶縁膜とビア間絶縁膜の間にエッチングストッパ膜（ミドルストッパー膜）を用いていないが、エッチングストッパ膜を用いた構造でも同様の効果が得られる。
［変形例２（先にバリア膜を形成した後に空洞を形成する例）］
次に、この発明の変形例２に係る半導体装置の製造方法について、図１２、図１３を用いて説明する。この変形例２に係る半導体装置の製造方法は、先にバリア膜を形成した後に、空洞を形成する場合に関する。この説明において、上記第２の実施形態と重複する部分の説明を省略する。
この変形例２に係る半導体装置の構成は、図８に示す上記第２の実施形態に係る半導体装置の構成と同様であるため、その詳細な説明を省略する。
＜製造方法＞
まず、半導体基板上に周知の製造方法を用いて、ＭＯＳＦＥＴ等の素子構造を形成する。続いて、素子構造上を覆うように、例えば、ＣＶＤ法を用いてＳｉＯＣ等を堆積し、層間絶縁膜を形成する（図示せず）。
続いて、図１２に示すように、上記第２の実施形態と同様の製造方法を用いて、層間絶縁膜上に、順次、ポーラス膜１１−１、絶縁膜３０を形成し、この積層膜中に配線用の溝を形成する。
続いて、上記配線用の溝内壁上に沿って、例えば、ＰＶＤ法あるいはＣＶＤ法等を用いて、ＣｕＭｎ合金層を形成する。その後、このＣｕＭｎ合金層上に、例えば、めっき法を用いて、ＣｕＭｎ合金層３５−１、３５−２を形成する。さらに、このＣｕＭｎ合金層３５−１、３５−２を絶縁膜３０表面上までＣＭＰ法を用いて平坦化し、平坦化されたＣｕＭｎ合金層３５−１、３５−２上に、ポーラス膜１１−２を形成する。
続いて、３０ｍｉｎ〜６０ｍｉｎ間、基板温度を２００℃〜６００℃の温度とする熱処理を行う。この熱処理により、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素を拡散させ、絶縁膜３０中およびポーラス膜１１−１、１１−２中のＳｉ元素，Ｏ元素とを反応させて、その表面上を覆うように自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）２５−１、２５−２を形成する。
尚、この熱処理工程の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、配線層２２−１、２２−２、ビア層２３−１を、純Ｃｕにより形成することも可能である。
続いて、図１３に示すように、上記ポーラス膜１１−２越しに、Ｏ２を含むガス３６系でエッチングを行い、配線間の絶縁膜３０を除去して、空洞（エアギャップ：Air Gap）４０を形成する。
さらに、上記のような製造プロセスを複数回繰り返すことにより、所望の層数の空洞構造を持つ多層配線構造を形成することができる。以上の製造方法により、図８に示す半導体装置を製造する。
上記のように、この実施形態に係る半導体装置およびその製造方法によれば、上記（１）、（２）、（４）、（５）と同様の効果が得られる。
さらに、この変形例２に係る半導体装置の製造方法では、熱処理工程により先にバリア膜２５−１、２５−２を形成し、エッチング工程により空洞４０を形成する。
このように、バリア膜２５−１、２５−２形成と空洞４０形成との製造工程を別個独立に行うことができるため、それぞれの工程で最適なガス条件、温度条件などで処理を行うことができる。そのため、バリア膜２５−１、２５−２の膜質をより向上でき、空洞４０中の気体の質を向上できる点で有利である。
［変形例３］
次に、この発明の変形例３に係る半導体装置の製造方法について、図１４乃至図１６を用いて説明する。この説明において、上記第２の実施形態と重複する部分の説明を省略する。
この変形例３に係る半導体装置の構成は、図８に示す上記第２の実施形態に係る半導体装置の構成と同様であるため、その詳細な説明を省略する。
＜製造方法＞
まず、半導体基板上に周知の製造方法を用いて、ＭＯＳＦＥＴ等の素子構造を形成する。続いて、素子構造上を覆うように、例えば、ＣＶＤ法を用いてＳｉＯＣ等を堆積し、層間絶縁膜を形成する（図示せず）。
続いて、図１４に示すように、上記第２の実施形態と同様の製造方法を用いて、層間絶縁膜上にポーラス膜１１−１を形成する。
続いて、ポーラス膜１１−１上に、例えば、ＣＶＤ法等を用いて、Ｓｉを含まない絶縁膜５７を形成する。このＳｉを含まない絶縁膜５７は、Ｓｉ非含有のレジスト膜や、ポリアリレンエーテル膜等である。
続いて、上記第２の実施形態と同様の製造工程を用いて、絶縁膜５７中に配線用の溝４１、４２を形成する。
続いて、上記配線用の溝４１、４２内壁上に沿って、例えば、ＣＶＤ法等を用いて、Ｓｉを含む絶縁膜５５−１、５５−２の薄膜を形成する。このＳｉを含む絶縁膜５５−１、５５−２は、例えば、ＳｉＯ２膜、ＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜等である。
続いて、この絶縁膜５５−１、５５−２上に沿って、例えば、ＰＶＤ法あるいはＣＶＤ法等を用いて、シード層として働くＣｕＭｎ合金層を形成する（図示せず）。
続いて、図１５に示すように、上記ＣｕＭｎ合金層上に、例えば、めっき法を用いて、ＣｕＭｎ合金層３５−１、３５−２を形成する。さらに、このＣｕＭｎ合金層３５−１、３５−２を絶縁膜５７表面上までＣＭＰ法を用いて平坦化し、平坦化されたＣｕＭｎ合金層３５−１、３５−２上に、ポーラス膜１１−２を形成する。尚、シード層として働くＣｕＭｎ合金層は、ＣｕＭｎ合金層３５−１、３５−２と一体化される場合がある。
続いて、図１６に示すように、上記ポーラス膜１１−２越しに、Ｏ２を含むガス３６系でエッチングを行い、配線間の絶縁膜５７を除去して、空洞（エアギャップ：Air Gap）４０を形成する。
ここで、このエッチング工程の際には、３０ｍｉｎ〜６０ｍｉｎ間、基板温度を２００℃〜６００℃の温度とする熱処理を同時に行う。この熱処理により、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素を拡散させ、絶縁膜５５−１、５５−２中およびポーラス膜１１−１、１１−２中のＳｉ元素とエッチングガス中のＯ元素とを反応させて、その表面上を覆うように自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）２５−１、２５−２を形成する。
尚、この熱処理工程の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層３５−１、３５−２中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、配線層２２−１、２２−２、ビア層２３−１を、純Ｃｕにより形成することも可能である。
さらに、上記のような製造プロセスを複数回繰り返すことにより、所望の層数の空洞構造を持つ多層配線構造を形成することができる。以上の製造方法により、図８に示す半導体装置を製造する。
上記のように、この実施形態に係る半導体装置およびその製造方法によれば、上記（１）、（２）、（４）、（５）と同様の効果が得られる。
さらに、この変形例３に係る半導体装置の製造方法では、溝４１、４２内壁上に沿ってＳｉを含む絶縁膜５５−１、５５−２を形成する。そして、バリア膜２５−１、２５−２形成に必要なＯ元素は、上記エッチング工程の際のエッチングガス３６により供給される。一方、Ｍｎ元素は、上記エッチング工程の同時に行われる熱処理工程の際のＣｕＭｎ合金層３５−１、３５−２が周辺に拡散することにより供給される。
そのため、エッチング工程の際に除去される絶縁膜５７は、バリア膜２５−１、２５−２形成に必要な元素を供給する必要がないため、Ｓｉを含まない絶縁膜により形成することができる。そのため、エッチングされる絶縁膜５７の絶縁材料の選択性を広げることができる点で有利である。
尚、上記絶縁膜５５−１、５５−２、５７の一例として、第２の実施形態および変形例２に係る配線層およびビア層が空洞中に設けられた場合を例に挙げて説明した。しかし、上記絶縁膜５５−１、５５−２、５７は、第１の実施形態および変形例１に係る配線層が空洞中に設けられた場合においても同様に適用することが可能である。
また、上記第１の実施形態、変形例１に示した配線構造では、配線層とビア層とで絶縁膜の種類が異なるが、二つの絶縁膜が同じ種類である構造であっても良い。また、配線溝はデュアルダマシン形状に加工するが、シングルダマシン形状に加工する場合であっても、同様の効果を得ることが可能である。
以上、第１、第２の実施形態および変形例１乃至変形例３を用いて本発明の説明を行ったが、この発明は上記各実施形態および各変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および各変形例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および各変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
この発明の第１の実施形態に係る半導体装置を示す断面図。 空中配線のバリア膜の近傍の断面ＴＥＭ像の顕微鏡写真を示す図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の変形例１に係る半導体装置の一製造工程を示す断面図。 この発明の変形例１に係る半導体装置の一製造工程を示す断面図。 この発明の第２の実施形態に係る半導体装置を示す断面図。 この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の変形例２に係る半導体装置の一製造工程を示す断面図。 この発明の変形例２に係る半導体装置の一製造工程を示す断面図。 この発明の変形例３に係る半導体装置の一製造工程を示す断面図。 この発明の変形例３に係る半導体装置の一製造工程を示す断面図。 この発明の変形例３に係る半導体装置の一製造工程を示す断面図。
符号の説明
Ｗ１、Ｗ２…空中配線、１１−１、１１−２…ポーラス膜（ポーラスＳｉ膜）、１２…エッチングストッパ膜、１５…空洞、１７…層間絶縁膜（ＳｉＯＣ膜）、２２−１、２２−２…配線層（ＣｕＭｎ合金層）、２３−１…ビア層（ＣｕＭｎ合金層）、２５−１、２５−２…バリア膜（ＭｎｘＳｉｙＯｚ膜）。

Claims (5)

  1. 空洞中に設けられＣｕを主成分とする配線層と、前記配線層と電気的に接続されて所定の構成元素を含む層間絶縁膜中に設けられＣｕを主成分とするビア層とを備えた空中配線と、
    前記空中配線上に設けられたポーラス膜と、
    前記空中配線の表面上を覆うように設けられ、前記所定の構成元素と所定の金属元素との化合物を主成分としたバリア膜とを具備すること
    を特徴とする半導体装置。
  2. 空洞中に設けられＣｕを主成分とする配線層と、前記配線層と電気的に接続されて前記空洞中に設けられＣｕを主成分とするビア層とを備えた空中配線と、
    前記空中配線上に設けられたポーラス膜と、
    前記空中配線の表面上を覆うように設けられ、所定の構成元素と所定の金属元素との化合物を主成分としたバリア膜とを具備すること
    を特徴とする半導体装置。
  3. 前記層間絶縁膜上に設けられたエッチングストッパ膜を更に具備すること
    を特徴とする請求項１に記載の半導体装置。
  4. 前記所定の金属元素は、Ｍｎ、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｔｃ、およびＲｅからなる群から選択された少なくとも１つの元素を含み、
    前記所定の構成元素は、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素とＯとを含み、
    前記バリア膜は、αｘＯｙ、αｘＳｉｙＯｚ、αｘＣｙＯｚ、およびαｘＦｙＯｚからなる群から選択された材料を主成分とし、ここで、αは前記所定の金属元素を表すこと
    を特徴とする請求項１または２に記載の半導体装置。
  5. 少なくともＳｉを含む絶縁膜中に配線用の溝を形成する工程と、
    前記溝中に、所定の金属元素を含みＣｕを主成分とする合金膜を埋め込む工程と、
    前記合金膜上および前記絶縁膜上に、少なくともＳｉを含むポーラス膜を形成する工程と、
    前記ポーラス膜越しに少なくともＯ２ガスを含んだエッチングを熱処理と共に行い、前記絶縁膜を除去して空洞を形成すると同時に、前記合金膜の表面上に前記所定の金属元素とＳｉ元素と前記Ｏ２ガスからのＯ元素との化合物を主成分とするバリア膜を自己整合的に形成する工程とを具備すること
    を特徴とする半導体装置の製造方法。
JP2005232387A 2005-08-10 2005-08-10 半導体装置およびその製造方法 Expired - Fee Related JP4197694B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005232387A JP4197694B2 (ja) 2005-08-10 2005-08-10 半導体装置およびその製造方法
US11/399,653 US7795733B2 (en) 2005-08-10 2006-04-07 Semiconductor device having aerial wiring and manufacturing method thereof
US12/851,077 US20110027985A1 (en) 2005-08-10 2010-08-05 Semiconductor device having aerial wiring and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005232387A JP4197694B2 (ja) 2005-08-10 2005-08-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007048974A true JP2007048974A (ja) 2007-02-22
JP4197694B2 JP4197694B2 (ja) 2008-12-17

Family

ID=37741865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005232387A Expired - Fee Related JP4197694B2 (ja) 2005-08-10 2005-08-10 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7795733B2 (ja)
JP (1) JP4197694B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP2009170872A (ja) * 2007-10-09 2009-07-30 Applied Materials Inc 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法
JP2010141024A (ja) * 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US8324730B2 (en) 2008-12-19 2012-12-04 Advanced Interconnect Materials Llc Copper interconnection structure and method for forming copper interconnections

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282646B2 (ja) * 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
WO2009001780A1 (ja) * 2007-06-22 2008-12-31 Rohm Co., Ltd. 半導体装置およびその製造方法
JP5264187B2 (ja) * 2008-01-08 2013-08-14 パナソニック株式会社 半導体装置及びその製造方法
JP2009272563A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体装置及びその製造方法
US8653663B2 (en) 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8421239B2 (en) * 2010-03-16 2013-04-16 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects
US8896120B2 (en) * 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8624394B2 (en) * 2011-12-07 2014-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated technology for partial air gap low K deposition
KR101898876B1 (ko) 2012-03-02 2018-09-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8722531B1 (en) * 2012-11-01 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US9997457B2 (en) 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9966339B2 (en) 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9984975B2 (en) 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
KR102272553B1 (ko) * 2015-01-19 2021-07-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9449874B1 (en) * 2015-06-30 2016-09-20 International Business Machines Corporation Self-forming barrier for subtractive copper
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US6924222B2 (en) * 2002-11-21 2005-08-02 Intel Corporation Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP2009170872A (ja) * 2007-10-09 2009-07-30 Applied Materials Inc 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法
JP2010141024A (ja) * 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US8324730B2 (en) 2008-12-19 2012-12-04 Advanced Interconnect Materials Llc Copper interconnection structure and method for forming copper interconnections
US8580688B2 (en) 2008-12-19 2013-11-12 Advanced Interconect Materials, LLC Copper interconnection structure and method for forming copper interconnections

Also Published As

Publication number Publication date
US20110027985A1 (en) 2011-02-03
US20070035032A1 (en) 2007-02-15
US7795733B2 (en) 2010-09-14
JP4197694B2 (ja) 2008-12-17

Similar Documents

Publication Publication Date Title
JP4197694B2 (ja) 半導体装置およびその製造方法
US9613900B2 (en) Nanoscale interconnect structure
US7834457B2 (en) Bilayer metal capping layer for interconnect applications
US8242600B2 (en) Redundant metal barrier structure for interconnect applications
JP4741965B2 (ja) 半導体装置およびその製造方法
US8044519B2 (en) Semiconductor device and method of fabricating the same
KR101072152B1 (ko) 배리어 향상을 위한 산소/질소 전이 영역을 포함하는 도금시드층
WO2009104233A1 (ja) 半導体装置及びその製造方法
JP2007173511A (ja) 半導体装置の製造方法
JP2008294040A (ja) 半導体装置
US20130149859A1 (en) Tungsten metallization: structure and fabrication of same
US7482261B2 (en) Interconnect structure for BEOL applications
US10930520B2 (en) Self-formed liner for interconnect structures
JP5190415B2 (ja) 半導体装置
JP2008205177A (ja) 半導体装置及びその製造方法
JP2007220738A (ja) 半導体装置の製造方法
US7902076B2 (en) Method of fabricating semiconductor device
JP4602091B2 (ja) デュアルダマシン工程の中で銅の酸化防止方法
JP2010080606A (ja) 半導体装置の製造方法
JP2004288763A (ja) 半導体装置の製造方法及び半導体装置
US9484252B2 (en) Integrated circuits including selectively deposited metal capping layers on copper lines and methods for fabricating the same
JP2010073736A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees