JP2010080606A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010080606A
JP2010080606A JP2008245864A JP2008245864A JP2010080606A JP 2010080606 A JP2010080606 A JP 2010080606A JP 2008245864 A JP2008245864 A JP 2008245864A JP 2008245864 A JP2008245864 A JP 2008245864A JP 2010080606 A JP2010080606 A JP 2010080606A
Authority
JP
Japan
Prior art keywords
layer
groove
sacrificial layer
heat treatment
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008245864A
Other languages
English (en)
Inventor
Satoshi Kageyama
聡 蔭山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008245864A priority Critical patent/JP2010080606A/ja
Priority to US12/536,472 priority patent/US8110504B2/en
Publication of JP2010080606A publication Critical patent/JP2010080606A/ja
Priority to US13/345,046 priority patent/US8647984B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】Cu配線中のMnの残留量を減らすことができる、半導体装置の製造方法を提供する。
【解決手段】Cu層20の形成後、Cu層20上に、高純度Cuからなる犠牲層31が積層される。そして、犠牲層31の形成後、熱処理により、Cu層20と第2絶縁層6との間に、MnSiOからなる第2バリア膜13が形成される。このとき、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中に拡散する。Cu層20上に高純度Cuからなる犠牲層31が積層されているので、Cu層20に拡散したMnの一部は、Cu層20中を犠牲層31に引き寄せられるように移動し、犠牲層31に拡散する。この犠牲層31へのMnの拡散により、Cu層20に含まれるMnの量が減少する。よって、Cu層20からなる第2Cu配線中のMnの残留量を減らすことができる。
【選択図】図2G

Description

本発明は、Cu(銅)を主成分とする金属材料からなるCu配線を有する半導体装置の製造方法に関する。
高集積化された半導体装置において、配線の材料として、Al(アルミニウム)よりも導電性の高いCuを採用したものがある。Cuがドライエッチングによる微細なパターニングが困難であることから、Cuを材料に採用した配線(Cu配線)は、ダマシン法により、半導体基板上の絶縁層に形成された微細な溝に埋設される。
絶縁層の材料としては、通常、SiO(酸化シリコン)が採用される。ところが、Cuは、SiOへの拡散性が高い。そのため、SiOからなる絶縁層に形成された溝の内面とCu配線とが直に接すると、Cuが絶縁層中に拡散し、これにより絶縁層の絶縁耐圧が低下する。したがって、絶縁層とCu配線との間には、Cuの絶縁層への拡散を防止するためのバリア膜が必要となる。
バリア膜を形成する手法として、CuおよびMnを含む合金材料(以下、単に「CuMn合金」という。)を用いた自己形成プロセスが知られている。この自己形成プロセスでは、スパッタ法により、溝の内面を含む絶縁層の表面上に、CuMn合金からなる合金膜が形成される。次いで、めっき法により、合金膜上に、Cuを主成分とする金属材料からなるCu層が積層される。その後、熱処理が行われることにより、合金膜に含まれるMnが絶縁層に含まれるSi(シリコン)およびO(酸素)と結合し、溝の内面上に、MnSi(x,y,z:零よりも大きい数。以下、単に「MnSiO」という。)からなるバリア膜が形成される。
そして、バリア膜の形成後、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、Cu層の表面が溝外の絶縁層の表面と面一になるまで研磨される。これにより、溝にバリア膜を介して埋設されたCu配線が得られる。
特開2005−277390号公報
CuMn合金は、SiOに対する密着性が高くない。そこで、溝の内面に対する合金膜の密着性を確保し、溝の側面上での合金膜の膜剥がれを防止するため、合金膜は、バリア膜の形成に必要な最小限の厚さよりも大きい厚さに形成される。また、CuMn合金は、Mn濃度が低いほどSiOに対する密着性が低下するので、合金膜の材料には、Mn濃度がある程度高いCuMn合金が用いられる。そのため、合金膜には、Mnが過剰に含まれる。
バリア膜の形成(SiおよびOとの反応)に寄与しない余剰なMnは、Cu層中に拡散する。MnのCu層中への拡散量が多いと、Cu配線中にMnが残留し、Cu配線の抵抗が増大する。純Cuの比抵抗は、約1.9〜2.0μΩ・cmであるのに対し、たとえば、原子数で1%(at%)のMnを含むCuの比抵抗は、約5〜6μΩ・cmである。幅60〜70nmの微細なCu配線では、比抵抗の微少な増大であっても、配線抵抗の大幅な増大を招く。
本発明の目的は、Cu配線中のMnの残留量を減らすことができる、半導体装置の製造方法を提供することである。
前記の目的を達成するための請求項1記載の発明は、SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、前記Cu層上に、高純度Cuからなる犠牲層を積層する工程と、前記犠牲層の積層後に、熱処理により、前記Cu層と前記絶縁層との間にMnSiOからなるバリア膜を形成する工程と、前記バリア膜の形成後に、前記Cu層上から前記犠牲層を除去する工程とを含む、半導体装置の製造方法である。
この方法によれば、まず、SiおよびOを含む絶縁材料からなる絶縁層に、溝が形成される。次に、溝の内面(側面および底面)に、CuMn合金からなる合金膜が被着される。その後、合金膜上に、Cuを主成分とする金属材料からなるCu層が溝を埋め尽くすように形成される。Cu層の形成後、Cu層上に、高純度Cuからなる犠牲層が積層される。そして、犠牲層の形成後、熱処理により、絶縁層とCu層との間に、MnSiOからなるバリア膜が形成される。熱処理後、犠牲層は、Cu層上から除去される。そして、犠牲層の除去後に、たとえば、Cu層の表面が溝外の絶縁層の表面と面一になるように、溝外からCu層が除去されることにより、溝にバリア膜を介して埋設されたCu配線が得られる。
熱処理時に、バリア膜の形成に寄与しない余剰のMnは、Cu層中に拡散する。Cu層上に高純度Cuからなる犠牲層が積層されているので、Cu層に拡散したMnの一部は、Cu層中を犠牲層に引き寄せられるように移動し、犠牲層に拡散する。この犠牲層へのMnの拡散により、Cu層に含まれるMnの量が減少する。よって、Cu層からなるCu配線中のMnの残留量を減らすことができる。
ここで、高純度Cuとは、純度が99.995%以上のCuをいう。
請求項2に記載の発明は、SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、前記Cu層の積層後に、熱処理を行う工程と、前記熱処理後に、前記Cu層の表層部を除去する工程と、前記Cu層の表層部の除去後に、前記Cu層上にCuを主成分とする金属材料からなる犠牲層を積層する工程と、前記犠牲層の積層後に、熱処理を再び行う工程と、前記熱処理が再び行われた後に、前記Cu層上から前記犠牲層を除去する工程とを含む、半導体装置の製造方法である。
この方法によれば、まず、SiおよびOを含む絶縁材料からなる絶縁層に、溝が形成される。次に、溝の内面(側面および底面)に、CuMn合金からなる合金膜が被着される。その後、合金膜上に、Cuを主成分とする金属材料からなるCu層が溝を埋め尽くすように形成される。Cu層の積層後、熱処理が行われる。この熱処理により、絶縁層とCu層との間に、MnSiOからなるバリア膜が形成される。熱処理後、Cu層の表層部が除去される。この後、Cu層上にCuを主成分とする金属材料からなる犠牲層が形成され、さらに熱処理が再び行われる。そして、犠牲層がCu層上から除去された後に、たとえば、Cu層の表面が溝外の絶縁層の表面と面一になるように、溝外からCu層が除去されることにより、溝にバリア膜を介して埋設されたCu配線が得られる。
Cu層の積層後の熱処理により、バリア膜の形成に寄与しない余剰のMnは、Cu層中に拡散する。Cu層に拡散したMnの一部は、Cu層の表面に出現する。この熱処理後にCu層の表層部が除去されることにより、Cu層の表層部に到達したMnおよびCu層の表面に出現したMnは、Cu層の表層部とともに除去される。そして、Cu層の表層部が除去された後に犠牲層が積層され、熱処理が再び行われると、Cu層に残留しているMnが犠牲層に拡散する。この犠牲層へのMnの拡散により、Cu層に含まれるMnの量が減少する。よって、Cu層からなるCu配線中のMnの残留量を減らすことができる。
請求項3に記載のように、前記犠牲層は、高純度Cuからなることが好ましい。犠牲層が高純度Cuからなる場合、Cu層に残留するMnを犠牲層に良好に拡散させることができる。その結果、Cu層に含まれるMnの量を効果的に減少させることができ、ひいてはCu配線中のMnの残留量をより一層減らすことができる。
請求項4に記載のように、前記Cu層の表層部の除去後に、前記犠牲層を積層する工程、熱処理を再び行う工程および前記犠牲層を除去する工程がこの順に複数回繰り返されてもよい。これらの工程を複数回繰り返すことにより、回数を重ねるごとに、Cu層に含まれるMnの量が減少する。よって、Cu配線中のMnの残留量を確実に減らすことができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明に係る製造方法により製造される半導体装置の模式的な断面図である。
半導体装置1は、図示しない半導体基板を備えている。半導体基板には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの素子が作り込まれている。半導体基板上には、SiO(酸化シリコン)からなる第1絶縁層2が積層されている。
第1絶縁層2の表層部には、第1溝3が所定のパターンで形成されている。第1溝3は、第1絶縁層2の上面から掘り下がった凹状をなしている。第1溝3の内面(側面および底面)には、MnSiOからなる第1バリア膜4が形成されている。そして、第1溝3には、第1バリア膜4を介して、Cuを主成分とする金属材料からなる第1Cu配線5が埋設されている。
第1絶縁層2上には、第2絶縁層6が積層されている。第2絶縁層6は、拡散防止膜7、層間絶縁膜8、エッチングストッパ膜9および絶縁膜10を、第1絶縁層2側からこの順に積層した構造を有している。
拡散防止膜7は、たとえば、SiC(炭化シリコン)および/またはSiCN(炭窒化シリコン)からなる。
層間絶縁膜8および絶縁膜10は、たとえば、SiおよびOを含む絶縁材料であるSiOからなる。
エッチングストッパ膜9は、たとえば、SiCからなる。
第2絶縁層6の表層部には、第2溝11が形成されている。第2溝11は、絶縁膜10の上面から層間絶縁膜8の上面まで掘り下がった凹状をなしている。第2溝11の側面は、絶縁膜10およびエッチングストッパ膜9により形成され、第2溝11の底面は、層間絶縁膜8の上面により形成されている。
また、第2溝11は、平面視で第1Cu配線5(第1溝3)と交差する部分を有するパターンに形成されている。そして、その平面視で第1Cu配線5と第2溝11とが交差する部分において、第1Cu配線5と第2溝11との間には、拡散防止膜7および層間絶縁膜8を貫通するビアホール12が形成されている。
第2溝11およびビアホール12の内面(第2溝11の側面および底面ならびにビアホール12の側面)には、MnSiOからなる第2バリア膜13が形成されている。そして、第2溝11およびビアホール12には、第2バリア膜13を介して、それぞれCuを主成分とする金属材料からなる第2Cu配線14およびビア15が埋設されている。第2Cu配線14およびビア15は、一体をなしている。
図2A〜2Hは、本発明の第1実施形態に係る製造方法を工程順に示す模式的な断面図である。
図2Aに示すように、第1バリア膜4および第1Cu配線5が埋設された第1絶縁層2上に、CVD(Chemical Vapor Deposition:化学的気相成長)法により、拡散防止膜7、層間絶縁膜8、エッチングストッパ膜9および絶縁膜10がこの順に積層される。これにより、第1絶縁層2上に、第2絶縁層6が形成される。
その後、図2Bに示すように、第2絶縁層6に、第2溝11およびビアホール12が形成される。具体的には、まず、第2絶縁層6上に、ビアホール12が形成されるべき部分を選択的に露出させる開口を有するマスク(図示せず)が形成される。そして、ドライエッチングにより、絶縁膜10、エッチングストッパ膜9および層間絶縁膜8におけるマスクから露出する部分(開口に臨む部分)が順に除去される。このとき、適当なタイミングで反応ガス(エッチャント)を切り換えることにより、絶縁膜10、エッチングストッパ膜9および層間絶縁膜8が連続的にエッチングされる。その後、第2絶縁層6上からマスクが除去される。次に、第2絶縁層6上に、第2溝11が形成されるべき部分を選択的に露出させる開口を有する新たなマスク(図示せず)が形成される。そして、ドライエッチングにより、絶縁膜10におけるマスクから露出する部分(開口に臨む部分)が除去される。その後、第2絶縁層6上からマスクが除去される。そして、拡散防止膜7およびエッチングストッパ膜9における露出している部分が除去される。これにより、第2溝11およびビアホール12が形成される。
次いで、図2Cに示すように、スパッタ法により、第2溝11およびビアホール12の内面および第2絶縁層6(絶縁膜10)の上面全域に、CuMn合金からなる合金膜18が被着される。
その後、図2Dに示すように、スパッタ法により、合金膜18の表面全域を被覆するように、Cuを主成分とする金属材料からなるシード膜19が形成される。
次いで、図2Eに示すように、めっき法により、シード膜19上に、Cuを主成分とする金属材料のCu層20が積層される。このCu層20は、第2溝11およびビアホール12を埋め尽くす厚さに形成される。
Cu層20の積層後、図2Fに示すように、スパッタ法により、Cu層20上に、高純度Cu(純度99.995%以上のCu、好ましくは純度99.9999%以上のCu)からなる犠牲層31が積層される。
その後、熱処理が行われる。第2絶縁層6および合金膜18に高熱が加えられることににより、第2絶縁層6と合金膜18との界面において、第2絶縁層6に含まれるSiおよびOと合金膜18に含まれるMnとが結合する。その結果、図2Gに示すように、第2絶縁層6とCu層20との間に、MnSiOからなる第2バリア膜13が形成される。また、熱処理が行われることにより、Cu層20の結晶構造が均一化され、Cu層20(第2Cu配線14)の比抵抗が低減する。合金膜18は、第2バリア膜13の形成に伴って消失する。
さらに、熱処理時に、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中に拡散する。Cu層20上に高純度Cuからなる犠牲層31が積層されているので、Cu層20に拡散したMnの一部は、Cu層20中を犠牲層31に引き寄せられるように移動して、犠牲層31に拡散する。犠牲層31に拡散したMnの一部は、犠牲層31の表面に出現する。
熱処理後、図2Hに示すように、CMP法により、Cu層20上から犠牲層31が除去される。つづいて、CMP法により、Cu層20および第2バリア膜13が研磨される。この研磨は、Cu層20および第2バリア膜13における第2溝11外に形成されている不要部分がすべて除去されて、第2絶縁層6(絶縁膜10)の上面が露出し、その第2絶縁層6の上面とCu層20の上面とが面一になるまで続けられる。これにより、第2溝11に埋設された第2Cu配線14が形成され、図1に示す半導体装置1が得られる。
以上のように、Cu層20の形成後、Cu層20上に、高純度Cuからなる犠牲層31が積層される。そして、犠牲層31の形成後、熱処理により、Cu層20と第2絶縁層6との間に、MnSiOからなる第2バリア膜13が形成される。このとき、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中に拡散する。Cu層20上に高純度Cuからなる犠牲層31が積層されているので、Cu層20に拡散したMnの一部は、Cu層20中を犠牲層31に引き寄せられるように移動し、犠牲層31に拡散する。この犠牲層31へのMnの拡散により、Cu層20に含まれるMnの量が減少する。よって、Cu層20からなる第2Cu配線14中のMnの残留量を減らすことができる。
図3A〜3Gは、本発明の第2実施形態に係る製造方法を説明するための模式的な断面図である。
図3A〜3Gに示す各工程は、図2A〜2Eに示す各工程を経た後、図2F〜2Hに示す各工程に代えて行われる。
図2Eに示す工程でCu層20が積層された後、熱処理が行われる。第2絶縁層6および合金膜18に高熱が加えられることににより、第2絶縁層6と合金膜18との界面において、第2絶縁層6に含まれるSiおよびOと合金膜18に含まれるMnとが結合する。その結果、図3Aに示すように、第2絶縁層6とCu層20との間に、MnSiOからなる第2バリア膜13が形成される。このとき、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中を移動し、その一部がCu層20の表面に出現する。また、熱処理が行われることにより、Cu層20の結晶構造が均一化され、Cu層20(第2Cu配線14)の比抵抗が低減する。合金膜18は、第2バリア膜13の形成に伴って消失する。
熱処理後、CMP法により、Cu層20の表面が研磨される。この研磨により、図3Bに示すように、Cu層20の表層部に含まれるMnおよびCu層20の表面上に出現したMnがCu層20の表層部とともに除去される。
次いで、図3Cに示すように、スパッタ法により、Cu層20上に、高純度Cuからなる犠牲層32が積層される。
その後、熱処理が行われる。この熱処理により、図3Dに示すように、Cu層20に含まれるMnの一部は、Cu層20中を犠牲層32に引き寄せられるように移動して、犠牲層32に拡散する。犠牲層32に拡散したMnの一部は、犠牲層32の表面に出現する。
熱処理後、図3Eに示すように、CMP法により、Cu層20上から犠牲層32が除去される。これにより、犠牲層32に拡散したMnが犠牲層32とともに除去される。
次いで、図3Fに示すように、スパッタ法により、Cu層20上に、高純度Cuからなる犠牲層33が積層される。
その後、熱処理が再び行われる。この熱処理により、図3Gに示すように、Cu層20に依然として残留しているMnの一部は、Cu層20中を犠牲層33に引き寄せられるように移動して、犠牲層33に拡散する。犠牲層33に拡散したMnの一部は、犠牲層33の表面に出現する。
熱処理後、CMP法により、Cu層20上から犠牲層33が除去される。つづいて、CMP法により、Cu層20および第2バリア膜13が研磨される。この研磨は、Cu層20および第2バリア膜13における第2溝11外に形成されている不要部分がすべて除去されて、第2絶縁層6(絶縁膜10)の上面が露出し、その第2絶縁層6の上面とCu層20の上面とが面一になるまで続けられる。これにより、第2溝11に埋設された第2Cu配線14が形成され、図1に示す半導体装置1が得られる。
この製造方法では、Cu層20の積層後、熱処理が行われる。この熱処理により、第2絶縁層6とCu層20との間に、MnSiOからなる第2バリア膜13が形成される。熱処理後、Cu層20の表層部が除去される。この後、Cu層20上に高純度Cuからなる犠牲層32が形成され、さらに熱処理が再び行われる。
Cu層20の積層後の熱処理により、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中に拡散する。Cu層20に拡散したMnの一部は、Cu層20の表面に出現する。この熱処理後にCu層20の表層部が除去されることにより、Cu層20の表層部に到達したMnおよびCu層20の表面に出現したMnは、Cu層20の表層部とともに除去される。そして、Cu層20の表層部が除去された後に犠牲層32が積層され、熱処理が再び行われると、Cu層20に残留しているMnが犠牲層32に拡散する。この犠牲層32へのMnの拡散により、Cu層20に含まれるMnの量が減少する。よって、Cu層20からなる第2Cu配線14中のMnの残留量を減らすことができる。
犠牲層32の除去後、Cu層20上に高純度Cuからなる犠牲層33が形成され、さらに熱処理が再び行われる。この熱処理により、Cu層20に残留しているMnが犠牲層33に拡散する。この犠牲層33へのMnの拡散により、Cu層20に含まれるMnの量がさらに減少する。よって、Cu層20からなる第2Cu配線14中のMnの残留量を一層減らすことができる。
なお、犠牲層32,33の材料は、高純度Cuに限らず、高純度Cuよりも純度の低いCuであってもよい。ただし、犠牲層32,33が高純度Cuからなる場合、Cu層20に残留するMnを犠牲層32,33に良好に拡散させることができる。その結果、Cu層20に含まれるMnの量を効果的に減少させることができ、ひいては第2Cu配線14中のMnの残留量をより一層減らすことができる。
なお、犠牲層32の積層、熱処理および犠牲層32の除去により、Cu層20に残留するMnの量を十分に減少させることができる場合、犠牲層33の積層、熱処理および犠牲層33の除去が省略されてもよい。
また、犠牲層33の除去後に、Cuを主成分とする金属材料からなる犠牲層の積層、熱処理および犠牲層の除去が追加して行われてもよい。すなわち、Cu層20の表層部の除去後に、犠牲層を積層する工程、熱処理を行う工程および犠牲層を除去する工程がこの順に3回以上繰り返されてもよい。これらの工程を複数回繰り返すことにより、回数を重ねるごとに、Cu層20に含まれるMnの量が減少する。よって、第2Cu配線14中のMnの残留量を確実に減らすことができる。
第1バリア膜4および第1Cu配線5の形成手法については、その説明を省略したが、第1バリア膜4および第1Cu配線5は、第2バリア膜13および第2Cu配線14の形成方法と同様な方法(第1実施形態または第2実施形態に係る方法)で形成することができる。たとえば、フォトリソグラフィおよびエッチングにより、第1絶縁層2にその表面から掘り下がった形状の第1溝3が形成された後、スパッタ法により、CuMn合金からなる合金膜が第1溝3の側面および底面に被着される。次いで、めっき法により、Cuを主成分とする金属材料からなるシード膜およびCu層が順に形成される。そして、Cu層上に、高純度Cuからなる犠牲層が積層される。犠牲層の形成後、熱処理が行われる。熱処理後、犠牲層は、Cu層上から除去される。そして、犠牲層の除去後に、たとえば、Cu層の表面が第1溝3外の絶縁層の表面と面一になるように、第1溝3外からCu層および第1バリア膜4が除去されることにより、第1溝3に第1バリア膜4を介して埋設された第1Cu配線5が得られる。
層間絶縁膜8および絶縁膜10の材料は、SiおよびOを含む絶縁材料であればよく、SiO以外に、たとえば、SiOC(炭素が添加された酸化シリコン)、SiOF(フッ素が添加された酸化シリコン)、SiON(窒素が添加された酸化シリコン)などを例示することができる。
また、本発明がCuを主成分とする金属材料からなる第1Cu配線5および第2Cu配線14を有する半導体装置の製造方法に適用された場合を例にとったが、本発明は、SiおよびOを含む絶縁層にCuを主成分とする金属材料からなる電極を有するキャパシタの製造方法に適用することもできる。
本発明は、他の形態で実施することもでき、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
図1は、本発明に係る製造方法により製造される半導体装置の構造を示す模式的な断面図である。 図2Aは、本発明の第1実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。 図2Bは、図2Aの次の工程を示す模式的な断面図である。 図2Cは、図2Bの次の工程を示す模式的な断面図である。 図2Dは、図2Cの次の工程を示す模式的な断面図である。 図2Eは、図2Dの次の工程を示す模式的な断面図である。 図2Fは、図2Eの次の工程を示す模式的な断面図である。 図2Gは、図2Fの次の工程を示す模式的な断面図である。 図2Hは、図2Gの次の工程を示す模式的な断面図である。 図3Aは、本発明の第2実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。 図3Bは、図3Aの次の工程を示す模式的な断面図である。 図3Cは、図3Bの次の工程を示す模式的な断面図である。 図3Dは、図3Cの次の工程を示す模式的な断面図である。 図3Eは、図3Dの次の工程を示す模式的な断面図である。 図3Fは、図3Eの次の工程を示す模式的な断面図である。 図3Gは、図3Fの次の工程を示す模式的な断面図である。
符号の説明
1 半導体装置
6 第2絶縁層(絶縁層)
11 第2溝(溝)
13 第2バリア膜(バリア膜)
14 第2Cu配線(Cu配線)
18 合金膜
20 Cu層
31 犠牲層
32 犠牲層
33 犠牲層

Claims (4)

  1. SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、
    前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、
    前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、
    前記Cu層上に、高純度Cuからなる犠牲層を積層する工程と、
    前記犠牲層の積層後に、熱処理により、前記Cu層と前記絶縁層との間にMnSi(x,y,z:零よりも大きい数)からなるバリア膜を形成する工程と、
    前記バリア膜の形成後に、前記Cu層上から前記犠牲層を除去する工程とを含む、半導体装置の製造方法。
  2. SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、
    前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、
    前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、
    前記Cu層の積層後に、熱処理を行う工程と、
    前記熱処理後に、前記Cu層の表層部を除去する工程と、
    前記Cu層の表層部の除去後に、前記Cu層上にCuを主成分とする金属材料からなる犠牲層を積層する工程と、
    前記犠牲層の積層後に、熱処理を再び行う工程と、
    前記熱処理が再び行われた後に、前記Cu層上から前記犠牲層を除去する工程とを含む、半導体装置の製造方法。
  3. 前記犠牲層は、高純度Cuからなる、請求項2に記載の半導体装置の製造方法。
  4. 前記Cu層の表層部の除去後に、前記犠牲層を積層する工程、熱処理を再び行う工程および前記犠牲層を除去する工程がこの順に複数回繰り返される、請求項2または3に記載の半導体装置の製造方法。
JP2008245864A 2008-08-05 2008-09-25 半導体装置の製造方法 Pending JP2010080606A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008245864A JP2010080606A (ja) 2008-09-25 2008-09-25 半導体装置の製造方法
US12/536,472 US8110504B2 (en) 2008-08-05 2009-08-05 Method of manufacturing semiconductor device
US13/345,046 US8647984B2 (en) 2008-08-05 2012-01-06 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008245864A JP2010080606A (ja) 2008-09-25 2008-09-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010080606A true JP2010080606A (ja) 2010-04-08

Family

ID=42210738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008245864A Pending JP2010080606A (ja) 2008-08-05 2008-09-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010080606A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
CN117524980A (zh) * 2024-01-04 2024-02-06 合肥晶合集成电路股份有限公司 顶层金属的制备方法及半导体结构
CN117524980B (en) * 2024-01-04 2024-04-30 合肥晶合集成电路股份有限公司 Preparation method of top metal and semiconductor structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336450A (ja) * 1991-02-13 1992-11-24 Internatl Business Mach Corp <Ibm> 低温合金プロセスを用いて相互接続金属を堆積させる方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007281485A (ja) * 2006-04-10 2007-10-25 Interuniv Micro Electronica Centrum Vzw 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法
JP2008153472A (ja) * 2006-12-18 2008-07-03 Toshiba Corp 半導体装置の製造方法
WO2008126206A1 (ja) * 2007-03-27 2008-10-23 Fujitsu Microelectronics Limited 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336450A (ja) * 1991-02-13 1992-11-24 Internatl Business Mach Corp <Ibm> 低温合金プロセスを用いて相互接続金属を堆積させる方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007281485A (ja) * 2006-04-10 2007-10-25 Interuniv Micro Electronica Centrum Vzw 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法
JP2008153472A (ja) * 2006-12-18 2008-07-03 Toshiba Corp 半導体装置の製造方法
WO2008126206A1 (ja) * 2007-03-27 2008-10-23 Fujitsu Microelectronics Limited 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
CN117524980A (zh) * 2024-01-04 2024-02-06 合肥晶合集成电路股份有限公司 顶层金属的制备方法及半导体结构
CN117524980B (en) * 2024-01-04 2024-04-30 合肥晶合集成电路股份有限公司 Preparation method of top metal and semiconductor structure

Similar Documents

Publication Publication Date Title
JP4350337B2 (ja) 半導体装置
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
JP2001291720A5 (ja)
US8647984B2 (en) Method of manufacturing semiconductor device
JP2008294040A (ja) 半導体装置
US8039390B2 (en) Method of manufacturing semiconductor device
JP4419025B2 (ja) 半導体装置の製造方法
JP2007287816A (ja) 半導体装置の製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2007335578A (ja) 半導体装置及びその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2006351732A (ja) 半導体装置の製造方法
JP2010080606A (ja) 半導体装置の製造方法
JP2011029554A (ja) 半導体装置の製造方法
JP5288734B2 (ja) 半導体装置およびその製造方法
JP2010073736A (ja) 半導体装置の製造方法
JP2009027048A (ja) 半導体装置の製造方法
JP2010040772A (ja) 半導体装置の製造方法
US20230178379A1 (en) Film deposition for patterning process
JP2010050360A (ja) 半導体装置の製造方法
JP5016286B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100630

A621 Written request for application examination

Effective date: 20110905

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Effective date: 20130718

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20131205

Free format text: JAPANESE INTERMEDIATE CODE: A02