JP2010080606A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010080606A JP2010080606A JP2008245864A JP2008245864A JP2010080606A JP 2010080606 A JP2010080606 A JP 2010080606A JP 2008245864 A JP2008245864 A JP 2008245864A JP 2008245864 A JP2008245864 A JP 2008245864A JP 2010080606 A JP2010080606 A JP 2010080606A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- sacrificial layer
- heat treatment
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】Cu層20の形成後、Cu層20上に、高純度Cuからなる犠牲層31が積層される。そして、犠牲層31の形成後、熱処理により、Cu層20と第2絶縁層6との間に、MnSiOからなる第2バリア膜13が形成される。このとき、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中に拡散する。Cu層20上に高純度Cuからなる犠牲層31が積層されているので、Cu層20に拡散したMnの一部は、Cu層20中を犠牲層31に引き寄せられるように移動し、犠牲層31に拡散する。この犠牲層31へのMnの拡散により、Cu層20に含まれるMnの量が減少する。よって、Cu層20からなる第2Cu配線中のMnの残留量を減らすことができる。
【選択図】図2G
Description
絶縁層の材料としては、通常、SiO2(酸化シリコン)が採用される。ところが、Cuは、SiO2への拡散性が高い。そのため、SiO2からなる絶縁層に形成された溝の内面とCu配線とが直に接すると、Cuが絶縁層中に拡散し、これにより絶縁層の絶縁耐圧が低下する。したがって、絶縁層とCu配線との間には、Cuの絶縁層への拡散を防止するためのバリア膜が必要となる。
請求項2に記載の発明は、SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、前記Cu層の積層後に、熱処理を行う工程と、前記熱処理後に、前記Cu層の表層部を除去する工程と、前記Cu層の表層部の除去後に、前記Cu層上にCuを主成分とする金属材料からなる犠牲層を積層する工程と、前記犠牲層の積層後に、熱処理を再び行う工程と、前記熱処理が再び行われた後に、前記Cu層上から前記犠牲層を除去する工程とを含む、半導体装置の製造方法である。
請求項4に記載のように、前記Cu層の表層部の除去後に、前記犠牲層を積層する工程、熱処理を再び行う工程および前記犠牲層を除去する工程がこの順に複数回繰り返されてもよい。これらの工程を複数回繰り返すことにより、回数を重ねるごとに、Cu層に含まれるMnの量が減少する。よって、Cu配線中のMnの残留量を確実に減らすことができる。
図1は、本発明に係る製造方法により製造される半導体装置の模式的な断面図である。
半導体装置1は、図示しない半導体基板を備えている。半導体基板には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの素子が作り込まれている。半導体基板上には、SiO2(酸化シリコン)からなる第1絶縁層2が積層されている。
拡散防止膜7は、たとえば、SiC(炭化シリコン)および/またはSiCN(炭窒化シリコン)からなる。
エッチングストッパ膜9は、たとえば、SiCからなる。
第2絶縁層6の表層部には、第2溝11が形成されている。第2溝11は、絶縁膜10の上面から層間絶縁膜8の上面まで掘り下がった凹状をなしている。第2溝11の側面は、絶縁膜10およびエッチングストッパ膜9により形成され、第2溝11の底面は、層間絶縁膜8の上面により形成されている。
第2溝11およびビアホール12の内面(第2溝11の側面および底面ならびにビアホール12の側面)には、MnSiOからなる第2バリア膜13が形成されている。そして、第2溝11およびビアホール12には、第2バリア膜13を介して、それぞれCuを主成分とする金属材料からなる第2Cu配線14およびビア15が埋設されている。第2Cu配線14およびビア15は、一体をなしている。
図2Aに示すように、第1バリア膜4および第1Cu配線5が埋設された第1絶縁層2上に、CVD(Chemical Vapor Deposition:化学的気相成長)法により、拡散防止膜7、層間絶縁膜8、エッチングストッパ膜9および絶縁膜10がこの順に積層される。これにより、第1絶縁層2上に、第2絶縁層6が形成される。
その後、図2Dに示すように、スパッタ法により、合金膜18の表面全域を被覆するように、Cuを主成分とする金属材料からなるシード膜19が形成される。
Cu層20の積層後、図2Fに示すように、スパッタ法により、Cu層20上に、高純度Cu(純度99.995%以上のCu、好ましくは純度99.9999%以上のCu)からなる犠牲層31が積層される。
図3A〜3Gに示す各工程は、図2A〜2Eに示す各工程を経た後、図2F〜2Hに示す各工程に代えて行われる。
図2Eに示す工程でCu層20が積層された後、熱処理が行われる。第2絶縁層6および合金膜18に高熱が加えられることににより、第2絶縁層6と合金膜18との界面において、第2絶縁層6に含まれるSiおよびOと合金膜18に含まれるMnとが結合する。その結果、図3Aに示すように、第2絶縁層6とCu層20との間に、MnSiOからなる第2バリア膜13が形成される。このとき、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中を移動し、その一部がCu層20の表面に出現する。また、熱処理が行われることにより、Cu層20の結晶構造が均一化され、Cu層20(第2Cu配線14)の比抵抗が低減する。合金膜18は、第2バリア膜13の形成に伴って消失する。
次いで、図3Cに示すように、スパッタ法により、Cu層20上に、高純度Cuからなる犠牲層32が積層される。
熱処理後、図3Eに示すように、CMP法により、Cu層20上から犠牲層32が除去される。これにより、犠牲層32に拡散したMnが犠牲層32とともに除去される。
その後、熱処理が再び行われる。この熱処理により、図3Gに示すように、Cu層20に依然として残留しているMnの一部は、Cu層20中を犠牲層33に引き寄せられるように移動して、犠牲層33に拡散する。犠牲層33に拡散したMnの一部は、犠牲層33の表面に出現する。
Cu層20の積層後の熱処理により、第2バリア膜13の形成に寄与しない余剰のMnは、Cu層20中に拡散する。Cu層20に拡散したMnの一部は、Cu層20の表面に出現する。この熱処理後にCu層20の表層部が除去されることにより、Cu層20の表層部に到達したMnおよびCu層20の表面に出現したMnは、Cu層20の表層部とともに除去される。そして、Cu層20の表層部が除去された後に犠牲層32が積層され、熱処理が再び行われると、Cu層20に残留しているMnが犠牲層32に拡散する。この犠牲層32へのMnの拡散により、Cu層20に含まれるMnの量が減少する。よって、Cu層20からなる第2Cu配線14中のMnの残留量を減らすことができる。
また、犠牲層33の除去後に、Cuを主成分とする金属材料からなる犠牲層の積層、熱処理および犠牲層の除去が追加して行われてもよい。すなわち、Cu層20の表層部の除去後に、犠牲層を積層する工程、熱処理を行う工程および犠牲層を除去する工程がこの順に3回以上繰り返されてもよい。これらの工程を複数回繰り返すことにより、回数を重ねるごとに、Cu層20に含まれるMnの量が減少する。よって、第2Cu配線14中のMnの残留量を確実に減らすことができる。
また、本発明がCuを主成分とする金属材料からなる第1Cu配線5および第2Cu配線14を有する半導体装置の製造方法に適用された場合を例にとったが、本発明は、SiおよびOを含む絶縁層にCuを主成分とする金属材料からなる電極を有するキャパシタの製造方法に適用することもできる。
6 第2絶縁層(絶縁層)
11 第2溝(溝)
13 第2バリア膜(バリア膜)
14 第2Cu配線(Cu配線)
18 合金膜
20 Cu層
31 犠牲層
32 犠牲層
33 犠牲層
Claims (4)
- SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、
前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、
前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、
前記Cu層上に、高純度Cuからなる犠牲層を積層する工程と、
前記犠牲層の積層後に、熱処理により、前記Cu層と前記絶縁層との間にMnxSiyOz(x,y,z:零よりも大きい数)からなるバリア膜を形成する工程と、
前記バリア膜の形成後に、前記Cu層上から前記犠牲層を除去する工程とを含む、半導体装置の製造方法。 - SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する工程と、
前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる工程と、
前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を積層する工程と、
前記Cu層の積層後に、熱処理を行う工程と、
前記熱処理後に、前記Cu層の表層部を除去する工程と、
前記Cu層の表層部の除去後に、前記Cu層上にCuを主成分とする金属材料からなる犠牲層を積層する工程と、
前記犠牲層の積層後に、熱処理を再び行う工程と、
前記熱処理が再び行われた後に、前記Cu層上から前記犠牲層を除去する工程とを含む、半導体装置の製造方法。 - 前記犠牲層は、高純度Cuからなる、請求項2に記載の半導体装置の製造方法。
- 前記Cu層の表層部の除去後に、前記犠牲層を積層する工程、熱処理を再び行う工程および前記犠牲層を除去する工程がこの順に複数回繰り返される、請求項2または3に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245864A JP2010080606A (ja) | 2008-09-25 | 2008-09-25 | 半導体装置の製造方法 |
US12/536,472 US8110504B2 (en) | 2008-08-05 | 2009-08-05 | Method of manufacturing semiconductor device |
US13/345,046 US8647984B2 (en) | 2008-08-05 | 2012-01-06 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245864A JP2010080606A (ja) | 2008-09-25 | 2008-09-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080606A true JP2010080606A (ja) | 2010-04-08 |
Family
ID=42210738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008245864A Pending JP2010080606A (ja) | 2008-08-05 | 2008-09-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080606A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531033B2 (en) | 2009-09-07 | 2013-09-10 | Advanced Interconnect Materials, Llc | Contact plug structure, semiconductor device, and method for forming contact plug |
CN117524980A (zh) * | 2024-01-04 | 2024-02-06 | 合肥晶合集成电路股份有限公司 | 顶层金属的制备方法及半导体结构 |
CN117524980B (en) * | 2024-01-04 | 2024-04-30 | 合肥晶合集成电路股份有限公司 | Preparation method of top metal and semiconductor structure |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04336450A (ja) * | 1991-02-13 | 1992-11-24 | Internatl Business Mach Corp <Ibm> | 低温合金プロセスを用いて相互接続金属を堆積させる方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007281485A (ja) * | 2006-04-10 | 2007-10-25 | Interuniv Micro Electronica Centrum Vzw | 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法 |
JP2008153472A (ja) * | 2006-12-18 | 2008-07-03 | Toshiba Corp | 半導体装置の製造方法 |
WO2008126206A1 (ja) * | 2007-03-27 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
-
2008
- 2008-09-25 JP JP2008245864A patent/JP2010080606A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04336450A (ja) * | 1991-02-13 | 1992-11-24 | Internatl Business Mach Corp <Ibm> | 低温合金プロセスを用いて相互接続金属を堆積させる方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007281485A (ja) * | 2006-04-10 | 2007-10-25 | Interuniv Micro Electronica Centrum Vzw | 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法 |
JP2008153472A (ja) * | 2006-12-18 | 2008-07-03 | Toshiba Corp | 半導体装置の製造方法 |
WO2008126206A1 (ja) * | 2007-03-27 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531033B2 (en) | 2009-09-07 | 2013-09-10 | Advanced Interconnect Materials, Llc | Contact plug structure, semiconductor device, and method for forming contact plug |
CN117524980A (zh) * | 2024-01-04 | 2024-02-06 | 合肥晶合集成电路股份有限公司 | 顶层金属的制备方法及半导体结构 |
CN117524980B (en) * | 2024-01-04 | 2024-04-30 | 合肥晶合集成电路股份有限公司 | Preparation method of top metal and semiconductor structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4350337B2 (ja) | 半導体装置 | |
US20080182405A1 (en) | Self-aligned air-gap in interconnect structures | |
JP2001291720A5 (ja) | ||
US8647984B2 (en) | Method of manufacturing semiconductor device | |
JP2008294040A (ja) | 半導体装置 | |
US8039390B2 (en) | Method of manufacturing semiconductor device | |
JP4419025B2 (ja) | 半導体装置の製造方法 | |
JP2007287816A (ja) | 半導体装置の製造方法 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
JP2010080607A (ja) | 半導体装置の製造方法 | |
JP2007180313A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006351732A (ja) | 半導体装置の製造方法 | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
JP2011029554A (ja) | 半導体装置の製造方法 | |
JP5288734B2 (ja) | 半導体装置およびその製造方法 | |
JP2010073736A (ja) | 半導体装置の製造方法 | |
JP2009027048A (ja) | 半導体装置の製造方法 | |
JP2010040772A (ja) | 半導体装置の製造方法 | |
US20230178379A1 (en) | Film deposition for patterning process | |
JP2010050360A (ja) | 半導体装置の製造方法 | |
JP5016286B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
A621 | Written request for application examination |
Effective date: 20110905 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130718 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20131205 Free format text: JAPANESE INTERMEDIATE CODE: A02 |