CN117524980A - 顶层金属的制备方法及半导体结构 - Google Patents

顶层金属的制备方法及半导体结构 Download PDF

Info

Publication number
CN117524980A
CN117524980A CN202410010678.1A CN202410010678A CN117524980A CN 117524980 A CN117524980 A CN 117524980A CN 202410010678 A CN202410010678 A CN 202410010678A CN 117524980 A CN117524980 A CN 117524980A
Authority
CN
China
Prior art keywords
layer
metal
forming
top surface
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410010678.1A
Other languages
English (en)
Other versions
CN117524980B (zh
Inventor
周文鑫
李婷
王文智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202410010678.1A priority Critical patent/CN117524980B/zh
Publication of CN117524980A publication Critical patent/CN117524980A/zh
Application granted granted Critical
Publication of CN117524980B publication Critical patent/CN117524980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及一种顶层金属制备方法及半导体结构，涉及半导体制造技术领域，该方法包括：提供基底，于基底上形成牺牲层，在牺牲层内形成用于限定顶层金属的凹槽；至少在凹槽的内表面形成第一金属阻挡层；至少于凹槽内形成顶面齐平于牺牲层的顶面的金属材料层；形成覆盖金属材料层、第一金属阻挡层及牺牲层的顶面的第二金属阻挡层；去除牺牲层，及干法刻蚀并去除位于牺牲层的顶面的第二金属阻挡层，剩余的第一金属阻挡层、金属材料层及剩余的第二金属阻挡层用于构成顶层金属。本申请实施例至少能够避免在制备顶层金属的过程中侵蚀顶层金属的侧表面。

Description

顶层金属的制备方法及半导体结构
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种顶层金属的制备方法及半导体结构。
背景技术
顶层金属（Top Metal，TM）工艺指最后一层金属互连线，顶层金属需要作为电源走线，连接很长的距离，因此需要较低的电阻及较大的宽度来支持较大的电流。
在传统的顶层金属制备工艺中，在沉积金属材料层之后，需要在金属材料层顶面形成图形化光刻胶层，再基于图形化光刻胶层干法刻蚀金属材料层，以得到顶层金属，然后于顶层金属的外表面形成钝化层。然而，由于干法刻蚀的离子会侵蚀顶层金属的侧表面，影响制备顶层金属的形貌，提高制备顶层金属的电阻。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种顶层金属的制备方法及半导体结构，至少能够避免在制备顶层金属的过程中侵蚀顶层金属的侧表面，降低制备顶层金属的电阻，提高制备顶层金属的良率及性能。
为实现上述目的及其他相关目的，本申请的一方面提供一种顶层金属的制造方法，包括如下步骤：
提供基底，于基底上形成牺牲层，在牺牲层内形成用于限定顶层金属的凹槽；
至少在凹槽的内表面形成第一金属阻挡层；至少于凹槽内形成顶面齐平于牺牲层的顶面的金属材料层；
形成覆盖金属材料层、第一金属阻挡层及牺牲层的顶面的第二金属阻挡层；
去除牺牲层，及干法刻蚀并去除位于牺牲层的顶面的第二金属阻挡层，剩余的第一金属阻挡层、金属材料层及剩余的第二金属阻挡层用于构成顶层金属。
于上述实施例中的顶层金属制备方法中，在牺牲层中刻蚀出用于限定顶层金属的形状、位置及尺寸的凹槽后，在凹槽的内表面形成第一金属阻挡层，再在凹槽中形成顶面齐平于牺牲层顶面的金属材料层，然后形成覆盖金属材料层、第一金属阻挡层及牺牲层的顶面的第二金属阻挡层，使得金属材料层位于第一金属阻挡层、第二金属阻挡层共同围合成的密闭空间内，避免在去除牺牲层及位于牺牲层的顶面的第二金属阻挡层的过程中，刻蚀离子会侵蚀金属材料层的侧表面，保障制备顶层金属的形貌，降低制备顶层金属的电阻，提高制备顶层金属的良率及性能。
在一些实施例中，牺牲层包括第二介电层及位于第二介电层与基底之间的第一介电层；在牺牲层内形成用于限定顶层金属的凹槽，包括：
于牺牲层的顶面形成第一图形化光刻胶层；
以第一图形化光刻胶层为掩膜版并以基底的顶面为停止层，刻蚀第一介电层、第二介电层，得到用于限定顶层金属的位置、形状及尺寸的凹槽。
在一些实施例中，第一金属阻挡层覆盖牺牲层的裸露顶面及凹槽的内表面；至少于凹槽内形成顶面齐平于牺牲层的顶面的金属材料层，包括：
形成初始金属材料层，初始金属材料层填充满凹槽并覆盖第一金属阻挡层的裸露上表面；
湿法刻蚀并去除高于牺牲层的顶面的初始金属材料层，及位于凹槽以外的初始金属材料层，剩余的初始金属材料层用于构成金属材料层。
在一些实施例中，去除牺牲层及位于牺牲层的顶面的第二金属阻挡层，包括：
于第二金属阻挡层的顶面形成第二图形化光刻胶层；
以第二图形化光刻胶层为掩膜版刻蚀第二金属阻挡层、牺牲层，得到顶层金属。
在一些实施例中，湿法刻蚀的溶液包括磷酸、硝酸及醋酸。
在一些实施例中，磷酸、硝酸及醋酸的浓度比为m：n：x，其中，m、n及x均大于0；m∈[82，84]，n∈[5，6]，x∈[5，6]。
在一些实施例中，湿法刻蚀的溶液温度为30℃-40℃。
在一些实施例中，基底包括第一介质层及位于第一介质层与牺牲层之间的第二介质层；第一介质层与第一介电层的材质相同，第二介质层与第二介电层的材质相同，第一介质层与第二介质层的材质不同。
在一些实施例中，顶层金属包括W、Cu、Ti、Al、Co、Ni、Cr、Pt、Ga、Hf或其组合。
在一些实施例中，本公开的另一方面提供了一种半导体结构，包括顶层金属，该顶层金属采用前述任一实施例中顶层金属制备方法制备而成。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
图 1为一实施例中提供的顶层金属制备方法中于第二金属阻挡材料层顶面形成图形化光刻胶层PR0后，所得结构的剖面结构示意图；
图 2为在图 1所示结构上图案化处理后，所得结构的剖面结构示意图；
图 3为一实施例中提供的一种顶层金属制备方法的流程示意图；
图 4为一实施例中提供的一种顶层金属制备方法中形成第一图形化光刻胶层后，所得结构的剖面结构示意图；
图 5为一实施例中提供的一种顶层金属制备方法中形成凹槽后，所得结构的剖面结构示意图；
图 6为一实施例中提供的一种顶层金属制备方法中形成第一金属阻挡层后，所得结构的剖面结构示意图；
图 7为一实施例中提供的一种顶层金属制备方法中形成金属材料层后，所得结构的剖面结构示意图；
图 8为一实施例中提供的一种顶层金属制备方法中步骤S24中所得结构的剖面结构示意图；
图 9为一实施例中提供的一种顶层金属制备方法的步骤S26中形成第二金属阻挡层后，所得结构的剖面结构示意图；
图 10为一实施例中提供的一种顶层金属制备方法的步骤S28中形成第二图形化光刻胶层后，所得结构的剖面结构示意图；
图 11为一实施例中提供的一种顶层金属制备方法的步骤S28中形成顶层金属后，所得结构的剖面结构示意图。
附图标记说明：
10、基底；101、第一介质层；102、第二介质层；11、牺牲层；111、第一介电层；112、第二介电层；121、第一图形化光刻胶层；122、第二图形化光刻胶层；103、凹槽；31、第一金属阻挡层；33、第二金属阻挡层；141、初始金属材料层；14、金属材料层；311、第一金属阻挡材料层；331、第二金属阻挡材料层；34、刻蚀副产物；30、顶层金属。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1-图2，常见的顶层金属制备方法一般包括如下步骤：
步骤S201：提供基底10’，在基底10’上形成沿垂直基底10’上表面的方向依次层叠的第一金属阻挡材料层311、金属材料层14、第二金属阻挡材料层331；第一金属阻挡材料层311与基底10’相邻；
步骤S202：在第二金属阻挡材料层331的上表面形成图形化光刻胶层PR0；
步骤S203：以图形化光刻胶层PR0为掩膜版刻蚀第二金属阻挡材料层331、金属材料层14及第一金属阻挡材料层311，剩余的第一金属阻挡材料层311用于构成第一金属阻挡层31，剩余的第二金属阻挡材料层331用于构成第二金属阻挡层33，剩余的金属材料层14与第一金属阻挡层31、第二金属阻挡层33用于共同构成顶层金属30。
具体地，请继续参阅图1-图2，由于步骤S203中在以图形化光刻胶层PR0为掩膜版刻蚀第二金属阻挡材料层331、金属材料层14及第一金属阻挡材料层311的过程中，刻蚀离子会侵蚀金属材料层14的侧表面，导致制备的顶层金属30的侧表面上具有刻蚀副产物34、损伤点或凹凸面等中一种或多种，影响顶层金属30的形貌、良率及性能。
更具体地，请继续参阅图1-图2，若金属材料层14包括铝，步骤S203中以图形化光刻胶层PR0为掩膜版，干法刻蚀第二金属阻挡材料层331、金属材料层14及第一金属阻挡材料层311的过程中，干法刻蚀气体中的氯离子与铝反应，生成副产物氯化铝，氯化铝具有易挥发性，容易导致顶层金属30的侧表面上凹凸不平，或附着有副产物氯化铝，影响顶层金属30的形貌、良率及性能。
请继续参阅图1-图2，若继续清洗并去除顶层金属30侧表面的副产物，然后再修复顶层金属30侧表面的损伤，无疑将增加制备顶层金属30的工艺复杂度及成本。
基于此，本申请旨在提供一种顶层金属的制备方法及半导体结构，至少能够避免在制备顶层金属的过程中侵蚀顶层金属的侧表面，提高顶层金属的良率及性能。
请参阅图3，在本申请的一些实施例中，提供了一种顶层金属制备方法中，包括如下步骤：
步骤S22：提供基底，于基底上形成牺牲层，在牺牲层内形成用于限定顶层金属的凹槽；
步骤S24：至少在凹槽的内表面形成第一金属阻挡层；至少于凹槽内形成顶面齐平于牺牲层的顶面的金属材料层；
步骤S26：形成覆盖金属材料层、第一金属阻挡层及牺牲层的顶面的第二金属阻挡层；
步骤S28：去除牺牲层，及干法刻蚀并去除位于牺牲层的顶面的第二金属阻挡层，剩余的第一金属阻挡层、金属材料层及剩余的第二金属阻挡层用于构成顶层金属。
具体地，请参考图1，在牺牲层中刻蚀出用于限定顶层金属的形状、位置及尺寸的凹槽后，在凹槽的内表面形成第一金属阻挡层，再在凹槽中形成顶面齐平于牺牲层顶面的金属材料层，然后形成覆盖金属材料层、第一金属阻挡层及牺牲层的顶面的第二金属阻挡层，使得金属材料层位于第一金属阻挡层、第二金属阻挡层共同围合成的密闭空间内，避免在去除牺牲层及位于牺牲层顶面的第二金属阻挡层的过程中，刻蚀离子会侵蚀金属材料层的侧表面，保障制备顶层金属的形貌、良率及性能。
作为示例，请参考图4，步骤S22中提供的基底10包括第一介质层101及位于第一介质层101与牺牲层11之间的第二介质层102；步骤S22中提供的牺牲层11包括第二介电层112及位于第二介电层112与基底10之间的第一介电层111，第一介电层111位于第二介电层112与第二介质层102之间。可以设置第一介质层101与第一介电层111的材质相同，并设置第二介质层102与第二介电层112的材质相同，以及第一介质层101与第二介质层102的材质不同。第一介质层101的材质可以为氧化硅、氮化硅、氮氧化硅及氮碳化硅等中一种或多种；第二介质层102的材质可以为氧化硅、氮化硅、氮氧化硅及氮碳化硅等中一种或多种。
作为示例，请继续参考图4-图5，步骤S22中在牺牲层11内形成用于限定顶层金属30的凹槽103，包括：
步骤S221：于牺牲层11的顶面形成第一图形化光刻胶层121；
步骤S222：以第一图形化光刻胶层121为掩膜版并以基底10的顶面为停止层，刻蚀第二介电层112、第一介电层111，得到用于限定顶层金属的位置、形状及尺寸的凹槽103。
作为示例，请继续参考图4-图5，步骤S221中于牺牲层的顶面涂覆第一光刻胶材料层（未图示），经曝光、显影等一系列步骤，得到第一图形化光刻胶层121，第一图形化光刻胶层121具有用于限定顶层金属的位置及形状等参数的开口图形。光刻胶可以是正光刻胶或负光刻胶，显影方式可以是正性显影或负性显影。
具体地，步骤S222中刻蚀第二介电层112、第一介电层111的方法包括湿法刻蚀及/或干法刻蚀，例如，刻蚀第二介电层112、第一介电层111可以采用等离子刻蚀工艺，等离子体刻蚀指利用高频辉光放电反应，将反应气体激活成活性粒子，例如源子或游离基，这些活性粒子扩散到刻蚀的部位与被刻蚀材料进行反应，形成挥发性生成物而被去除，达到刻蚀的目的，刻蚀气体可以包括CL2、NF3、CF3、HF、CHF4等中的一种或几种，从而提高刻蚀速率。
作为示例，请参考图6，步骤S24中至少在凹槽103的内表面形成第一金属阻挡层31中，可以采用原子层沉积工艺形成覆盖凹槽103的内表面、第二介电层112顶面的第一金属阻挡层31，避免在形成金属材料层14的过程中，金属材料扩散形成漏电通道，从而提高制备半导体器件的性能及可靠性。第一金属阻挡层31的材料可以包括TiN、TaN、WN或其组合。
作为示例，请参考图7-图8，步骤S24中至少于凹槽103内形成顶面齐平于牺牲层11的顶面的金属材料层14，包括：
步骤S242：形成初始金属材料层141，初始金属材料层141填充满凹槽103并覆盖第一金属阻挡层31的裸露上表面；
步骤S244：湿法刻蚀并去除高于牺牲层11的顶面的初始金属材料层141，及位于凹槽103以外的初始金属材料层141，剩余的初始金属材料层141用于构成金属材料层14。
作为示例，请继续参考图7，步骤S242中可以使用电镀制程、化学镀(chemicalplating)制程、放置(placement)制程、印刷制程、物理气相沉积(physical vapordeposition，PVD)制程、化学气相沉积(chemical vapor deposition，CVD)制程、光微影制程等中至少一种，于凹槽103内形成初始金属材料层141；初始金属材料层141的材料可以包括W、Cu、Ti、Al、Co、Ni、Cr、Pt、Ga、Hf或其组合。
作为示例，请继续参考图8，步骤S244中湿法刻蚀的溶液包括磷酸、硝酸及醋酸。磷酸、硝酸及醋酸的溶液配比为m：n：x，其中，m、n及x均大于0；m∈[82，84]，n∈[5，6]，x∈[5，6]。例如，m可以为82、83或84等等；n可以为5、5.5或6等等；x可以为5、5.5或6等等。磷酸主要起与金属材料层14产生化学反应的作用；硝酸与金属材料层14反应生成硝酸盐，提高腐蚀速率；醋酸用于降低腐蚀液的表面张力，增加浸润效果，提高腐蚀均匀性。磷酸的酸浓度为83%至87%，例如磷酸的酸浓度可以为83%、84%、85%、86%或87%等等，醋酸的酸浓度可以为100%，硝酸的酸浓度为68%至72%，例如硝酸的酸浓度可以为68%、69%、70%、71%或72%等等。
作为示例，请继续参考图7-图8，湿法刻蚀的溶液温度为30℃-40℃。例如，湿法刻蚀的溶液温度可以为30℃、31℃、32℃、33℃、34℃、35℃、36℃、37℃、38℃、39℃或40℃等等。湿法刻蚀的溶液温度不能太低，避免步骤S244中湿法刻蚀速率过低；湿法刻蚀的溶液温度也不能太高，避免步骤S244中因湿法刻蚀速率不易控制，导致刻蚀后初始金属材料层141的顶面洼陷，影响制备顶层金属的形貌与电性能。例如，可以通过调节湿法刻蚀溶液的磷酸、硝酸及醋酸比例、温度等参数，控制湿法刻蚀速率为45Angstroms/sec-55Angstroms/sec。例如，湿法刻蚀速率可以为45Angstroms/sec、48Angstroms/sec、50Angstroms/sec、53Angstroms/sec 或55Angstroms/sec等等。
作为示例，请参考图9，步骤S26中可以采用原子层沉积工艺(Atomic LayerDeposition, ALD)，形成覆盖金属材料层14、第一金属阻挡层31及牺牲层11的顶面的第二金属阻挡层33，使得金属材料层14位于第一金属阻挡层31、第二金属阻挡层33共同围合成的密闭空间内，避免在去除牺牲层11及位于牺牲层11顶面的第二金属阻挡层33的过程中，刻蚀离子会侵蚀金属材料层14的侧表面，保障制备顶层金属30的形貌、良率及性能。步骤S26中可以设置原子层沉积工艺沉积的速率范围包括：每秒0.5埃至每秒2埃，例如可以设置原子层沉积工艺沉积的速率为每秒0.5埃、每秒0.8埃、每秒1.1埃、每秒1.4埃、每秒1.7埃或每秒2埃等。可以设置原子层沉积工艺压力的范围包括：0.1torr至50torr，例如可以设置原子层沉积工艺压力为0.1torr、0.5torr、2.5torr、12.5torr或50torr等。可以设置原子层沉积工艺温度的范围包括：25℃-600℃，例如可以设置原子层沉积工艺温度为25℃、140℃、255℃、370℃、485℃或600℃等。可以设置原子层沉积工艺中氧气的流量范围包括：0.1L至10L，例如可以设置原子层沉积工艺中氧气的流量为0.1L、0.5L、1L、5L或10L等。原子层沉积工艺的前驱体材料可以包括硅烷，例如，硅烷包括：二(异丙氨基)硅烷、双(叔丁基氨基)硅烷、双(二乙氨基)硅烷或其组合。通过在原子层沉积工艺中采取不同的沉积速率、压力、温度、氧气流量及前驱体材料，提升对不同结构及材料进行沉积的适应性，精准控制第二金属阻挡层33的厚度及表面均一性。
作为示例，请继续参考图9，第二金属阻挡层33可以与第一金属阻挡层31材质相同或不同。例如，第二金属阻挡层33的材料可以包括TiN、TaN、WN或其组合。
作为示例，请参考图10-图11，步骤S28中去除牺牲层11及位于牺牲层11的顶面的第二金属阻挡层33，包括：
步骤S281：于第二金属阻挡层33的顶面形成第二图形化光刻胶层122；
步骤S282：以第二图形化光刻胶层122为掩膜版刻蚀第二金属阻挡层33、牺牲层11，得到顶层金属30。
作为示例，请继续参考图10，步骤S281中于第二金属阻挡层33的顶面涂覆第二光刻胶材料层（未图示），经曝光、显影等一系列步骤，得到第二图形化光刻胶层122，第二图形化光刻胶层122具有用于限定顶层金属的位置及形状等参数的开口图形。光刻胶可以是正光刻胶或负光刻胶，显影方式可以是正性显影或负性显影。
作为示例，请继续参考图11，步骤S282中可以采用干法刻蚀工艺，以第二图形化光刻胶层122为掩膜版刻蚀第二金属阻挡层33、牺牲层11，得到顶层金属30。由于金属材料层14位于第一金属阻挡层31、第二金属阻挡层33共同围合成的密闭空间内，能够有效避免在去除牺牲层11及位于牺牲层11顶面的第二金属阻挡层33的过程中，刻蚀离子会侵蚀金属材料层14的侧表面，保障制备顶层金属30的形貌、良率及性能。
应该理解的是，虽然图3的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，虽然图3的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
作为示例，请参考图11，一种半导体结构包括顶层金属30，该顶层金属采用前述任一实施例中顶层金属制备方法制备而成。顶层金属30包括第一金属阻挡层31、第二金属阻挡层33及金属材料层14，金属材料层14位于第一金属阻挡层31、第二金属阻挡层33共同围合成的密闭空间内。
作为示例，请继续参考图11，金属材料层14的纵截面的形状为矩形，顶层金属30的纵截面的形状为矩形。
作为示例，请继续参考图11，第一金属阻挡层31覆盖金属材料层14的底面及侧表面，第一金属阻挡层31的顶面齐平于金属材料层14的顶面。第二金属阻挡层33覆盖第一金属阻挡层31的顶面及金属材料层14的顶面。
作为示例，请继续参考图11，第一金属阻挡层31的材料可以包括TiN、TaN、WN或其组合。
作为示例，请继续参考图11，第二金属阻挡层33可以与第一金属阻挡层31材质相同或不同。例如，第二金属阻挡层33的材料可以包括TiN、TaN、WN或其组合。
作为示例，请继续参考图11，金属材料层14可以包括W、Cu、Ti、Al、Co、Ni、Cr、Pt、Ga、Hf或其组合。
作为示例，请继续参考图11，顶层金属30位于基底10的顶面上，基底10包括第一介质层101及位于第一介质层101与顶层金属30之间的第二介质层102。第一介质层101与第二介质层102材质不同。第一介质层101的材质可以为氧化硅、氮化硅、氮氧化硅及氮碳化硅等中一种或多种；第二介质层102的材质可以为氧化硅、氮化硅、氮氧化硅及氮碳化硅等中一种或多种。
作为示例，请继续参考图11，第一金属阻挡层31的底面不低于第二介质层102的顶面。基底10还可以包括衬底（未图示），第一介质层101位于衬底与第二介质层102之间，衬底可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底可以为单层结构，也可以为多层结构。例如，衬底可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。因此衬底的类型不应限制本公开的保护范围。衬底内可以形成有字线结构、位线结构、电容结构及晶体管结构等中一种或多种。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种顶层金属制备方法，其特征在于，包括如下步骤：
提供基底，于所述基底上形成牺牲层；
在所述牺牲层内形成用于限定所述顶层金属的凹槽；
至少在所述凹槽的内表面形成第一金属阻挡层；
至少于所述凹槽内形成顶面齐平于所述牺牲层的顶面的金属材料层；
形成覆盖所述金属材料层、所述第一金属阻挡层及所述牺牲层的顶面的第二金属阻挡层；
去除所述牺牲层，及干法刻蚀并去除位于所述牺牲层的顶面的第二金属阻挡层，剩余的所述第二金属阻挡层、所述金属材料层及剩余的所述第二金属阻挡层用于构成所述顶层金属。
2.根据权利要求1所述的顶层金属制备方法，其特征在于，所述牺牲层包括第二介电层及位于所述第二介电层与所述基底之间的第一介电层；在所述牺牲层内形成用于限定所述顶层金属的凹槽，包括：
于所述牺牲层的顶面形成第一图形化光刻胶层；
以所述第一图形化光刻胶层为掩膜版并以所述基底的顶面为停止层，刻蚀所述第一介电层、所述第二介电层，得到用于限定所述顶层金属的位置、形状及尺寸的凹槽。
3.根据权利要求2所述的顶层金属制备方法，其特征在于，所述第一金属阻挡层覆盖所述牺牲层的裸露顶面及所述凹槽的内表面；至少于所述凹槽内形成顶面齐平于所述牺牲层的顶面的金属材料层，包括：
形成初始金属材料层，所述初始金属材料层填充满所述凹槽并覆盖所述第一金属阻挡层的裸露上表面；
湿法刻蚀并去除高于所述牺牲层的顶面的初始金属材料层，及位于所述凹槽以外的所述初始金属材料层，剩余的所述初始金属材料层用于构成所述金属材料层。
4.根据权利要求3所述的顶层金属制备方法，其特征在于，去除所述牺牲层及位于所述牺牲层的顶面的第二金属阻挡层，包括：
于所述第二金属阻挡层的顶面形成第二图形化光刻胶层；
以所述第二图形化光刻胶层为掩膜版刻蚀所述第二金属阻挡层、所述牺牲层，得到所述顶层金属。
5.根据权利要求3或4所述的顶层金属制备方法，其特征在于，所述湿法刻蚀的溶液包括磷酸、硝酸及醋酸。
6.根据权利要求5所述的顶层金属制备方法，其特征在于，所述磷酸、硝酸及醋酸的浓度比为m：n：x，其中，m、n及x均大于0；
m∈[82，84]，n∈[5，6]，x∈[5，6]。
7.根据权利要求5所述的顶层金属制备方法，其特征在于，所述湿法刻蚀的溶液温度为30℃-40℃。
8.根据权利要求2-4任一项所述的顶层金属制备方法，其特征在于，所述基底包括第一介质层及位于所述第一介质层与所述牺牲层之间的第二介质层；
所述第一介质层与所述第一介电层的材质相同，所述第二介质层与所述第二介电层的材质相同，所述第一介质层与所述第二介质层的材质不同。
9.根据权利要求1-4任一项所述的顶层金属制备方法，其特征在于，所述顶层金属包括W、Cu、Ti、Al、Co、Ni、Cr、Pt、Ga、Hf或其组合。
10.一种半导体结构，其特征在于，包括：
顶层金属，采用权利要求1-9任一项所述顶层金属制备方法制备而成。
CN202410010678.1A 2024-01-04 2024-01-04 顶层金属的制备方法及半导体结构 Active CN117524980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410010678.1A CN117524980B (zh) 2024-01-04 2024-01-04 顶层金属的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410010678.1A CN117524980B (zh) 2024-01-04 2024-01-04 顶层金属的制备方法及半导体结构

Publications (2)

Publication Number Publication Date
CN117524980A true CN117524980A (zh) 2024-02-06
CN117524980B CN117524980B (zh) 2024-04-30

Family

ID=89753424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410010678.1A Active CN117524980B (zh) 2024-01-04 2024-01-04 顶层金属的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN117524980B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191025B1 (en) * 1999-07-08 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene structure for copper medullization
CN1457095A (zh) * 2002-05-08 2003-11-19 日本电气株式会社 具有含硅金属布线层的半导体器件及其制造方法
US20050051900A1 (en) * 2003-09-09 2005-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
US20090140429A1 (en) * 2007-11-29 2009-06-04 Kyu-Ha Lee Metal interconnection of a semiconductor device and method of manufacturing the same
JP2010080606A (ja) * 2008-09-25 2010-04-08 Rohm Co Ltd 半導体装置の製造方法
CN102044471A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
KR20120094396A (ko) * 2011-02-16 2012-08-24 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN102881638A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺
US20130113103A1 (en) * 2011-11-03 2013-05-09 Texas Instruments Incorporated DEVICE HAVING TSVs WITH GETTERING LAYER LATERAL TO TSV TIPS
US20150179582A1 (en) * 2013-12-23 2015-06-25 Samsung Electronics Co., Ltd. Wiring structures and methods of forming the same
US20150187699A1 (en) * 2013-12-30 2015-07-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN110911347A (zh) * 2018-09-14 2020-03-24 长鑫存储技术有限公司 半导体结构及其形成方法
WO2021077756A1 (zh) * 2019-10-25 2021-04-29 浙江驰拓科技有限公司 包括mram底电极制作工艺的制作方法及mram器件
CN113782486A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114496906A (zh) * 2020-11-11 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN115295530A (zh) * 2022-10-08 2022-11-04 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
WO2023070951A1 (zh) * 2021-10-25 2023-05-04 长鑫存储技术有限公司 半导体结构及其形成方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191025B1 (en) * 1999-07-08 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene structure for copper medullization
CN1457095A (zh) * 2002-05-08 2003-11-19 日本电气株式会社 具有含硅金属布线层的半导体器件及其制造方法
US20050051900A1 (en) * 2003-09-09 2005-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
US20090140429A1 (en) * 2007-11-29 2009-06-04 Kyu-Ha Lee Metal interconnection of a semiconductor device and method of manufacturing the same
JP2010080606A (ja) * 2008-09-25 2010-04-08 Rohm Co Ltd 半導体装置の製造方法
CN102044471A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
KR20120094396A (ko) * 2011-02-16 2012-08-24 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US20130113103A1 (en) * 2011-11-03 2013-05-09 Texas Instruments Incorporated DEVICE HAVING TSVs WITH GETTERING LAYER LATERAL TO TSV TIPS
CN102881638A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺
US20150179582A1 (en) * 2013-12-23 2015-06-25 Samsung Electronics Co., Ltd. Wiring structures and methods of forming the same
US20150187699A1 (en) * 2013-12-30 2015-07-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN110911347A (zh) * 2018-09-14 2020-03-24 长鑫存储技术有限公司 半导体结构及其形成方法
WO2021077756A1 (zh) * 2019-10-25 2021-04-29 浙江驰拓科技有限公司 包括mram底电极制作工艺的制作方法及mram器件
CN113782486A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114496906A (zh) * 2020-11-11 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
WO2023070951A1 (zh) * 2021-10-25 2023-05-04 长鑫存储技术有限公司 半导体结构及其形成方法
CN115295530A (zh) * 2022-10-08 2022-11-04 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
CN117524980B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
JP6763867B2 (ja) パターニングのためのマスクエッチング
WO2006030581A1 (ja) 半導体装置の製造方法
TWI786217B (zh) 增強選擇性沉積製程
KR102562862B1 (ko) 에칭 중의 로우-k 트렌치 보호용 원자층 성막
KR20080060376A (ko) 반도체 소자의 제조방법
US7837889B2 (en) Methods of etching nanodots, methods of removing nanodots from substrates, methods of fabricating integrated circuit devices, methods of etching a layer comprising a late transition metal, and methods of removing a layer comprising a late transition metal from a substrate
CN117524980B (zh) 顶层金属的制备方法及半导体结构
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
US6576152B2 (en) Dry etching method
KR100471408B1 (ko) 반도체 소자의 금속선 패터닝 방법
US7666762B2 (en) Method for fabricating semiconductor device
US20070128553A1 (en) Method for forming feature definitions
CN100561671C (zh) 半导体器件栅极的制造方法
US11384428B2 (en) Carbon layer covered mask in 3D applications
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
TWI329340B (en) Method for manufacturing semiconductor device
US5946599A (en) Method of manufacturing a semiconductor IC device
CN1953140A (zh) 膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法
KR100523658B1 (ko) 구리 확산 장벽 제조 방법
US20070037381A1 (en) Method for fabricating Al metal line
US20230369064A1 (en) Pre-etch treatment for metal etch
KR100395906B1 (ko) 반도체소자의 금속층 형성 방법
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
WO2024098567A1 (zh) 存储器、半导体结构及其制备方法
KR100840641B1 (ko) 반도체 소자 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant