CN1953140A - 膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法 - Google Patents

膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法 Download PDF

Info

Publication number
CN1953140A
CN1953140A CNA2006101374214A CN200610137421A CN1953140A CN 1953140 A CN1953140 A CN 1953140A CN A2006101374214 A CNA2006101374214 A CN A2006101374214A CN 200610137421 A CN200610137421 A CN 200610137421A CN 1953140 A CN1953140 A CN 1953140A
Authority
CN
China
Prior art keywords
film
semiconductor layer
patterning
cover layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101374214A
Other languages
English (en)
Inventor
柴田英次
日野辉重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1953140A publication Critical patent/CN1953140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供一种膜的图案化方法，无需作为蚀刻剂使用特定的气体且严密地控制该添加量，而将膜的加工两端部作成随着从衬底分离而两端部间的距离缩短的锥形，并可使该锥形的角度成为期望角度。本发明的膜的图案化方法，在衬底上形成膜(4、5)，在膜(4、5)的上层将第一覆盖层(10)与其上层的第二覆盖层(11)图案化，使该第二覆盖层(11)设有从该第一覆盖层(10)端部突出的舌部，在膜(4、5)的上层形成第一覆盖层(10)及第二覆盖层(11)图案的状态下，将膜(4、5)蚀刻并图案化。

Description

膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法
技术领域
本发明涉及膜的图案化方法以及使用于液晶显示装置等的薄膜晶体管的制造方法。而且，涉及使用于液晶显示装置等的薄膜晶体管衬底的制造方法及薄膜晶体管衬底。
背景技术
将使用非晶硅(Amorphous Silicon，以下也称为“a-Si”)的薄膜晶体管(以下称为“TFT”)用作开关元件的液晶显示装置用TFT有源矩阵阵列(active matrix array)衬底(以下称为“TFT阵列衬底”)，一般公知有采用五次的光刻工序制造的方法(例如专利文献1)。图5示出TFT阵列衬底的一般剖面图。该TFT阵列衬底100具备玻璃衬底等的绝缘性衬底101、栅电极102、栅极绝缘层103、a-Si半导体层104、n型a-Si半导体层105、源电极106、漏电极107、钝化(passivation)膜108、显示像素电极109等。n型a-Si半导体层105是为了得到与在其正上面形成的金属层即源电极106及漏电极107和所述a-Si半导体层104的欧姆接触(ohmic contact)的层。该n型a-Si半导体层105掺有杂质，例如磷(P)。栅极绝缘层103可以由例如氮化硅膜(SiliconNitride，以下称为“SiN”)构成。
众所周知，将栅极绝缘层103、a-Si半导体层104及n型a-Si半导体层105，用等离子CVD(Chemical Vapor Deposition)法连续成膜，由通常的光刻工序与干蚀刻工序，将a-Si半导体层104以及n型a-Si半导体层105以岛状元件分离的方法。作为上述干蚀刻工序提出了使用至少包括含氟原子的卤素气体及含氯原子的卤素气体的混合卤素气体进行的方法。
但是，在使用上述混合气体的方法中，a-Si半导体层104及n型a-Si半导体层105的加工剖面的形状，如图5所示，成为陡峭的锥角(约80～90°)。结果，将在n型a-Si半导体层105上形成的成为源电极106及漏电极107的金属膜，用溅镀法成膜时，发生覆盖度(coverage)恶劣的问题。起因于该覆盖度不良，发生源电极及漏电极的断线或高电阻化。因此，有TFT阵列衬底的成品率下降的问题。
为解决上述问题，公开了在干蚀刻气体中按某一比例添加氧(O2)，然后，用抗蚀剂后退法将a-Si半导体层104及n型a-Si半导体层105加工成锥形的方法(专利文献2)。
专利文献1：特许第3234168号公报(图4)
专利文献2：特开平6-196451号公报(图4)
发明内容
理想的是，无需严密地控制蚀刻剂将a-Si半导体层104及n型a-Si半导体层105的剖面设成期望的锥角。在上述专利文献2的技术中，为将锥形作成期望角度，需要添加O2气体。而且需要严密地控制该添加量。
还有，虽然在上面对液晶显示装置用TFT阵列衬底的问题进行了描述，但并不限于此，在具备半导体层的全体薄膜晶体管也发生同样的问题。并且，虽然在上面描述了a-Si半导体层的问题，但并不限于此，在想要具备随着从衬底分离而膜的加工两端部间的距离缩短的锥形(以下也称为“正锥形”)的整个膜也发生同样的问题。
本发明为解决上述问题构思而成，其第一目的是提供一种膜的图案化方法及使用该膜的图案化方法的薄膜晶体管的制造方法。首先，作为蚀刻剂使用特定的气体。然后，无需严密地控制该气体的添加量，而将膜的加工两端部作成随着从衬底分离而两端部间的距离缩短的锥形，并使该锥形的角度能够成为期望角度。
并且，第二目的是提供一种薄膜晶体管衬底及其制造方法。首先，作为蚀刻剂使用特定的气体。然后，无需严密地控制该气体的添加量，而将半导体层的加工两端部作成随着从绝缘性衬底分离而两端部间的距离缩短的锥形。而且，能够抑制可将该锥形的角度作成期望角度的半导体层的源电极及漏电极等的断线及高电阻化而产生的不良且成品率高。
并且，第三目的是通过将半导体层与源电极及漏电极的界面的污染(contamination)抑制到最小限，提供具有高可靠性的薄膜晶体管。
本发明第一方面的膜的图案化方法，在衬底上形成膜，在所述膜的上层将第一覆盖层与其上层的第二覆盖层图案化，使该第二覆盖层设有从所述第一覆盖层端部突出的舌部，在所述膜的上层形成所述第一覆盖层以及所述第二覆盖层的图案的状态下，将所述膜蚀刻而进行图案化。还有，这里说的“膜”，不仅包括由一种层构成的情况，而且也包括由两种以上的层构成的情况。
根据本发明第一方面的膜的图案化方法，无需如上述专利文献2那样作为蚀刻剂使用特定的气体并严密地控制该添加量，而将膜的加工两端部设为正锥形。并且，能够将该锥形作成期望角度。以下，引用图2(b)及图4说明该膜成为正锥形的理由。
在以下说明中，作为设有期望的锥形的膜，就由a-Si半导体层4及n型a-Si半导体层5这两层构成的例进行说明。在本方面，如图2(b)所示，第二覆盖层11具备从第一覆盖层端部突出的舌部。因此，在第二覆盖层11的端部附近与蚀刻前的n型a-Si半导体层5的上面(半导体层的最上面)的相对区域形成有间隙12。通过这样图案化的第一覆盖层10以及第二覆盖层11，进行非晶硅膜的干蚀刻，沿膜厚方向进行蚀刻。与此同时，在上述间隙12侵入干蚀刻气体，蚀刻n型a-Si半导体层5及a-Si半导体层4的侧面。结果，a-Si半导体层4及n型a-Si半导体层5呈正锥形。
图4是第一覆盖层10、第二覆盖层11、a-Si半导体层4及n型a-Si半导体层5的局部放大剖面图。在这里，如图4(a)所示，将与a-Si半导体层4的下层相对的a-Si半导体层4及n型a-Si半导体层5的加工剖面的正锥角设为θ。然后，设从第二覆盖层11的最突出部的边缘到第一覆盖层10的边缘的后退距离(以下也称为“侧边蚀刻(side etching)量”)为X，设a-Si半导体层4及n型a-Si半导体层5的合计膜厚为Y。这时，这些X、Y及θ满足下述式(1)的关系。
X＝Y/tanθ    (1)
侧边蚀刻量X可通过控制第一覆盖层10的蚀刻时间来容易地控制。a-Si半导体层4及n型a-Si半导体层5的合计膜厚Y，可通过等离子CVD法容易地控制。因此，可容易地制造如图4(b)或图4(c)所示的具有期望的正锥角θ的a-Si半导体层4及n型a-Si半导体层5。
本发明第二方面的膜的图案化方法，在上述方面，所述膜由非晶硅膜构成。
本发明第三方面的膜的图案化方法，其特征在于：所述膜的蚀刻方法是使用氟硝酸的湿蚀刻方法或者在至少包括含氟原子的卤素气体及含氯原子的卤素气体的混合卤素气体的等离子中进行的干蚀刻方法中的任一种方法。另外，在这里说的“卤素气体”指的是包括由卤素原子单体构成的气体(例如氦气(He))外，还包括由与卤素原子以外的原子的化合物构成的气体(例如氯化氢气体(HCl))。
本发明第四方面的膜的图案化方法，其特征在于：在上述方面，所述第二覆盖层使用光刻胶材料。通过光刻工序进行所述第二覆盖层的图案化。而且，所述第一覆盖层使用金属材料，通过蚀刻进行所述第一覆盖层的图案化。
本发明第五方面的膜的图案化方法，其特征在于：在上述第一～第三方面，所述第二覆盖层使用光刻胶材料，通过光刻工序进行其图案化。作为所述第一覆盖层使用可用与所述光刻胶共同的显像液图案化，且对于所述显像液的溶解速度比所述光刻胶大的金属材料。因而，通过所述显像液的湿蚀刻进行所述第一覆盖层的图案化。
本发明第六方面的膜的图案化方法，其特征在于：在上述第一～第三方面，使用第一光刻胶材料及第二光刻胶材料进行图案化，所述第二覆盖层的图案化，使用所述第二光刻胶材料由光刻工序进行。所述第一覆盖层的图案化，使用可用与所述第二光刻胶材料共同的显像液图案化，且对于所述显像液的溶解速度比所述第二光刻胶材料大的所述第一光刻胶材料，通过光刻工序来进行。
本发明第七方面的薄膜晶体管的制造方法是在绝缘性衬底上具备栅极绝缘层和半导体层的薄膜晶体管的制造方法，所述栅极绝缘层由氮化硅膜构成。所述半导体层在所述栅极绝缘层的上层由非晶硅膜构成。而且，使用上述方面所述的非晶硅膜的图案化方法进行该非晶硅膜的图案化。
在上述专利文献2中，除上述问题外，还存在a-Si半导体层的下层的由SiN构成的栅极绝缘层会膜损耗的问题。这是由于作为干蚀刻的气体添加O2气体而使得a-Si半导体层与基体的绝缘层的蚀刻速率(etching rate)之比下降。结果，随着a-Si半导体层与栅极绝缘层的选择比下降，绝缘耐压也下降。
根据本发明第七方面的薄膜晶体管的制造方法，能够不使用O2气体而形成具有期望的锥形的非晶硅膜的图案。因此，能够使成为半导体层的下层的栅极绝缘层干蚀刻时的选择比提高，并能降低栅极绝缘层的膜厚减少。结果能够抑制绝缘耐压的下降。
本发明第八方面的薄膜晶体管衬底的制造方法是具备绝缘性衬底、半导体层、源电极、漏电极的薄膜晶体管衬底的制造方法，在所述绝缘性衬底上将所述半导体层、第一金属膜、光刻胶按该顺序积层。然后，形成所述光刻胶的图案与所述第一金属膜的图案，使该光刻胶的图案设有从该第一金属膜的图案端部突出的舌部。而且，将图案化的所述光刻胶及所述第一金属膜作为掩膜形成所述半导体层的图案，并除去所述光刻胶。然后，在所述第一金属膜的上层形成至少构成所述源电极及所述漏电极的一部分的第二金属膜，形成所述源电极及所述漏电极的至少一部分的图案。
根据本发明第八方面的薄膜晶体管衬底的制造方法，无需如上述专利文献2那样作为蚀刻剂使用特定的气体并严密地控制该添加量，而将半导体层的加工两端部作成随着从绝缘性衬底分离而两端部间的距离缩短的锥形，并可作成使该锥形的角度成为期望角度的半导体层，能够提供抑制源电极及漏电极等的断线以及高电阻化而产生的不良且成品率高的薄膜晶体管衬底及其制造方法。
本发明第九方面的薄膜晶体管衬底的制造方法，其特征在于：在上述方面，所述半导体层的正下面具备由氮化硅膜构成的栅极绝缘层，所述半导体层由非晶硅膜构成，所述半导体层的图案化，通过使用氟硝酸的湿蚀刻方法或者在至少包括含氟原子的卤素气体及含氯原子的卤素气体的混合卤素气体的等离子中进行的干蚀刻方法的任一种方法进行。
本发明第十方面的薄膜晶体管衬底，是具备绝缘性衬底、半导体层、在该半导体层的正上面形成并与该半导体层电连接的源电极及漏电极的薄膜晶体管衬底，所述源电极与所述漏电极至少由设有各自与所述半导体层的最上面大致同一形状的最下面的第一层与在该第一层上形成的第二层形成。
以往，自形成半导体层后到形成源电极及漏电极为止，经过以下工序：形成岛状图案的光刻工序(清洗、抗蚀剂涂敷等)；除去抗蚀剂的工序(在抗蚀剂剥离液的浸渍或灰化)；在形成成为源电极及漏电极的金属膜之前的清洗工序等。因此，可能在半导体层与源电极及漏电极的界面残留各种各样的污染。结果，存在使TFT特性劣化的危险。根据本方面，源电极及漏电极至少由第一层及第二层构成，由于第一层与半导体层连续成膜，可将这些界面的污染抑制到最小限。结果，可提供具有高可靠性的薄膜晶体管。
本发明第十一方面的薄膜晶体管衬底，其特征在于：在上述方面，所述半导体层是非晶硅膜，在所述半导体层的正下面形成由氮化硅膜构成的栅极绝缘层。
根据本发明，无需作为蚀刻剂使用特定的气体并严密地控制该添加量，作成使膜的加工两端部随着从衬底分离而两端部间的距离缩短的锥形。具有可提供可将该锥形的角度成为期望角度的膜的图案化方法以及使用该膜的图案化方法的薄膜晶体管的制造方法的优异效果。
另外，无需作为蚀刻剂使用特定的气体并严密地控制该添加量，将半导体层的加工两端部作成随着从绝缘性衬底分离而两端部间的距离缩短的锥形，作成可将该锥形的角度成为期望角度的半导体层，具有可提供抑制源电极及漏电极等的断线及高电阻化而产生的不良且成品率高的薄膜晶体管衬底及其制造方法的优异效果。
并且，具有可提供将半导体层与源电极及漏电极的界面的污染抑制到最小限且具有高可靠性的薄膜晶体管的优异效果。
附图说明
图1是本实施例1的TFT衬底的剖面图。
图2是表示本实施例1的在干蚀刻中使用的装置的主要部分的示意剖面图。
图3是本实施例1的TFT衬底的制造工序图。
图4是本实施例1的a-Si膜的加工剖面形状的说明图。
图5是传统例的TFT衬底的剖面图。
(符号说明)
1绝缘性衬底，2栅电极，3栅极绝缘层，4半导体层，5欧姆接触层，6源电极，7漏电极，8钝化膜，9像素电极，10第一覆盖层(第一层)，11第二覆盖层，12间隙，13第二层，14接触孔，20平行板型等离子蚀刻装置，21蚀刻气体导入管，22真空泵，23上部电极，24下部电极，25高频电源，50TFT阵列衬底。
具体实施方式
以下就应用本实施方式的一例进行说明。另外，只要符合本发明的宗旨，显然其他的实施例也属于本发明的范围。
实施例1
图1是本实施例1的将使用a-Si的薄膜晶体管(TFT)用作开关元件的液晶显示装置用TFT有源矩阵阵列衬底(以下称为“TFT阵列衬底”)的剖面图。该TFT阵列衬底50具备玻璃衬底等的绝缘性衬底1、栅电极2、栅极绝缘层3、第一半导体层即a-Si半导体层4、第二半导体层即n型a-Si半导体层5、源电极6、漏电极7、钝化膜8、显示像素电极9、金属膜10等。n型a-Si半导体层5具有为得到与a-Si半导体层4和上部金属层的欧姆接触的作用。
构成TFT阵列衬底50各层的构成材料，例如栅电极2可使用Cr膜、栅极绝缘层3例如可使用SiN膜、n型a-Si半导体层5可使用掺杂磷(P)的材料、源电极6可使用Cr膜、显示像素电极9可使用铟和锡的氧化物(Indium Tin Oxide(以下称“ITO”))。
本实施例1的a-Si半导体层4及n型a-Si半导体层5，如图1所示，其剖面形状呈正锥形。
接着，说明本实施例1的TFT阵列衬底50的制造方法。还有，下述的制造工序只是典型的一例，只要符合本发明的宗旨显然可采用其他制造方法。
(A)在绝缘性衬底1上，作为用以形成栅电极的金属材料，例如通过溅镀法形成200nm厚度的Cr膜。然后，通过第一次的光刻工序，使用栅电极形成用的光刻胶(未图示)形成用以形成栅电极的图案。然后，使用硝酸高铈铵水溶液等进行蚀刻形成栅电极2。然后，除去栅电极形成用光刻胶图案，另外，在该工序中，显然可同时形成具有栅电极以外的功能的图案。
(B)通过等离子CVD法，连续地形成作为栅极绝缘层3的SiN膜为例如400nm、a-Si半导体层4为200nm、n型a-Si半导体层5为50nm。然后，将作为第一金属膜起作用的Cr等的材料以100nm的厚度成膜。该第一金属膜作为a-Si半导体层4、n型a-Si半导体层5形成用的第一覆盖层10起作用。
接着，通过第二次的光刻工序将光刻胶材料涂敷后进行图案化。该膜作为a-Si半导体层4、n型a-Si半导体层5形成用的第二覆盖层11起作用。在涂敷光刻胶材料涂敷并干燥后，将第二覆盖层11图案化，使第二覆盖层11的最下面的形状，在a-Si层4的期望的图案中的最下面大致相对的位置呈大致同一形状(参照图2(a))。在图2(a)中，第二覆盖层11形成具有正锥形的岛状的图案。
接下来，通过使用硝酸高铈铵(Cerium(IV)Di-Ammonium Nitrate)水溶液等的蚀刻，形成第一覆盖层10的图案(参照图2(b))。通过该工序，如图2(b)所示，第一覆盖层10成为相对于第二覆盖层11的最下面后退的岛状。即，得到第一覆盖层10的端部比第二覆盖层11的最下面端部仅以预定距离进入其中的岛状的图案。
(C)使用第一覆盖层10及第二覆盖层11，形成a-Si半导体层4及n型a-Si半导体层5的图案。图案化可通过干蚀刻工序进行。因此，如图2(b)所示，能够形成具有较缓的正锥形的a-Si半导体层4及n型a-Si半导体层5的岛状的图案。关于其理由后述。
图3是在本实施例1中使用的、用以将a-Si半导体层4及n型a-Si半导体层5干蚀刻的平行板型等离子蚀刻装置20的主要部分的示意剖面图。平行板型等离子蚀刻装置20如该图所示，具备蚀刻气体导入管21、真空泵22、上部电极23、下部电极24、高频电源25等。
通过真空泵22将蚀刻室(etching chamber)内保持在真空状态，并使蚀刻气体从蚀刻气体导入管21导入到蚀刻室内。上部电极23、下部电极24设置成在蚀刻室内互相平行。下部电极24具有作为绝缘性衬底1的载物台的功能。上部电极23与高频电源25(13.56MHz)连接，构成为可施加高频。上部电极23及下部电极24带有调温功能，可保持一定温度。
还有，虽然在上述例中说明了高频电源25与上部电极23连接的例子，但是连接到下部电极24也可。
从蚀刻气体导入管21导入的蚀刻气体使用至少包括含氟原子的卤素气体及含氯原子的卤素气体的混合卤素气体。干蚀刻是在这些混合卤素气体的等离子中进行的。作为最佳具体可列举以下条件：SF6：90ml/min(0℃，1气压下)(即90sccm)；HCl：500ml/min(0℃，1气压下)；He：300ml/min(0℃，1气压下)；气压为33Pa；将RF功率设为800W。
在这里说明a-Si半导体层4及n型a-Si半导体层5呈正锥形的原因。如图2(b)所示，由于第二覆盖层11设有从第一覆盖层端突出的舌部，在第二覆盖层11的端部附近与蚀刻前的n型a-Si半导体层5的上面(半导体层的最上面)的相对区域形成间隙12。通过像这样被图案化的第一覆盖层10及第二覆盖层11，进行非晶硅膜的干蚀刻，沿膜厚方向进行蚀刻。与此同时，干蚀刻气体侵入上述间隙12，n型a-Si半导体层5及a-Si半导体层4的侧面被蚀刻。结果a-Si半导体层4及n型a-Si半导体层5呈正锥形。
图4(a)～(c)是第一覆盖层10、第二覆盖层11、a-Si半导体层4以及n型a-Si半导体层5的局部放大剖面图。这里，如图4(a)所示，设对于栅电极3的a-Si半导体层4及n型a-Si半导体层5的正锥角为θ、从第二覆盖层11最突出部的边缘到第一覆盖层10的边缘的后退距离(以下也称为“侧边蚀刻量”)为X、a-Si半导体层4及n型a-Si半导体层5的合计膜厚为Y。这时，这些X、Y及θ满足下述式(1)的关系。
X＝Y/tanθ    (1)
侧边蚀刻量X，通过控制第一覆盖层10的蚀刻时间可以容易地控制。a-Si半导体层4及n型a-Si半导体层5的合计膜厚Y，由于通过等离子CVD法可容易地控制，能够容易地制造具有如图4(b)和图4(c)所示的期望的正锥角θ的a-Si半导体层4及n型a-Si半导体层5。
在形成a-Si半导体层4及n型a-Si半导体层5的正锥形后，第一覆盖层10作为图案留下，将第二覆盖层11用通常的光刻胶材料除去工序除去。第一覆盖层10如后所述，作为用以形成a-Si半导体层4及n型a-Si半导体层5的掩膜起作用，同时也作为源电极6及漏电极7的第一层起作用。
(D)将用以形成源电极6及漏电极7的第二层13的第二金属膜，在第一覆盖层10的正上面通过溅镀法形成。例如，可以由Cr膜形成。在本实施例1中，源电极6及漏电极7分别由通过第一覆盖层10形成的第一层和在其正上面形成的第二层13构成。第二层13的膜厚以减去第一覆盖层10的膜厚的厚度(例如200nm)成膜，通过第三次的光刻工序，使用源/漏电极形成用光刻胶(未图示)，进行期望的图案的图案化。
然后，通过使用硝酸高铈铵水溶液等的蚀刻，形成源电极6及漏电极7。其后，通过使用HCl气体的干蚀刻，形成TFT的沟道部(未图示)。然后，通过通常的光刻胶材料除去工序，将源/漏电极形成用光刻胶除去(参照图2(b))。
(E)通过CVD法形成钝化膜8。例如，能够将SiN膜以300nm的膜厚成膜。接着，通过第四次的光刻工序，使用接触孔形成用光刻胶(未图示)形成期望的图案。然后，通过使用CF4气体的干蚀刻来形成接触孔14。然后，通过通常的光刻胶除去工序，将接触孔形成用光刻胶除去。
(F)形成显示像素电极9。首先，形成例如100nm膜厚的ITO膜。其次，通过第五次的光刻工序来由显示像素电极用光刻胶(未图示)形成用以形成显示像素电极的图案。然后，使用草酸进行ITO膜等的蚀刻，从而形成显示像素电极9。然后，除去显示像素电极用光刻胶，得到如图2(e)所示的TFT阵列衬底50。
根据本实施例1的TFT阵列衬底50的制造方法，得到以下效果：
(1)以往，由于a-Si膜的加工剖面陡峭而发生覆盖a-Si膜地形成的源电极及漏电极等的断线及高电阻化。根据本实施例1，可形成具有期望角度的正锥形的a-Si半导体层4及n型a-Si半导体层5的岛状图案。能够使源电极6及漏电极7的覆盖度良好且成品率提高。
(2)根据本实施例1，由于不使用O2气体，可具有高的a-Si半导体层4与成为其下层的栅极绝缘层3干蚀刻时的选择比，并可降低栅极绝缘层3的膜厚减少。结果，能够抑制绝缘耐压的下降。
(3)以往，自形成n型a-Si半导体层5后到形成源电极6及漏电极7为止，经过了形成岛状图案的光刻工序(清洗、抗蚀剂涂敷等)和除去抗蚀剂的工序(在抗蚀剂剥离液浸渍或灰化)。并且，为了经过形成成为源电极及漏电极的金属膜之前的清洗工序等，可能在n型a-Si半导体层5与源电极6及漏电极7的界面残留各种各样的污染。结果，存在使TFT特性劣化的危险。根据本实施例1，将构成源电极6及漏电极7的一部分的第一覆盖层10与n型a-Si半导体层5连续成膜。从而，能够将在这些界面的污染抑制到最小限。
由这些结果，能够提供具有良好的TFT特性与高可靠性的TFT阵列衬底50。
还有，在本实施例1中，作为形成a-Si半导体层4及n型a-Si半导体层5的岛状图案的方法，采用了在至少包括含原子的卤素气体及含氯原子的卤素气体的混合卤素气体的等离子中进行干蚀刻的方法，但并不限于此，可采用例如使用氟硝酸等的湿蚀刻方法。
并且，在本实施例1中，就形成岛状图案的第一覆盖层10成为构成源电极6及漏电极7的第一层的例进行了说明，但并不限于此。例如，也可以使形成岛状图案的第一覆盖层10作为欧姆接触膜等而起作用。这时的例可为将第一覆盖层10为Cr、将源电极6及漏电极7为Al合金。Cr膜除了本发明的功能之外也作为与非晶硅的欧姆接触膜起作用。因此，作为源电极6及漏电极7，也可选择如Al合金那样难以取得与非晶硅的欧姆接触的金属膜。作为其他的例，第一覆盖层10可采用如Ti、W、Mo、Ta等的高熔点金属，构成源电极6及漏电极7的金属膜可采用Cu、Ag类的低电阻金属。并且，虽然就第一覆盖层10在n型a-Si半导体层5上形成、第二覆盖层11在第一覆盖层10的正上面形成例进行了说明，但并不限于此，在第一覆盖层10与n型a-Si半导体层5之间或在第二覆盖层11与第一覆盖层10之间，具备其他层，也可应用本发明。
在本实施例1中，示出对液晶显示用TFT阵列衬底50的应用例，但并不限于此，也可用于使用a-Si膜的其他半导体设备或在形成a-Si膜图案后使用热处理或激光退火等方法来多晶体化的硅(p-Si)膜的半导体设备。并且，不限于a-Si层，本件发明适用于呈正锥形且想具备期望的锥角的整个膜的图案化过程。特别是在设有该膜的图案的上层覆盖新的膜的结构的设备，可有效地得到本发明的效果。
实施例2
以下，就与上述实施例1的TFT阵列衬底50不同的变形例进行说明。还有，在以下的说明中与上述实施例1同样的构成部件采用同样的符号，适当地省略该说明。
本实施例2的TFT阵列衬底100，除以下方面外基本结构与上述实施例1相同。即，在上述实施例1的第一覆盖层10使用了由Cr构成的金属膜，而本实施例2的第一覆盖层使用了向Al添加Pt或Ni等的属于周期表VIII族的至少一种以上金属原子的Al合金膜。另外，上述实施例1的第一覆盖层10兼有作为构成源/漏电极的第一层的功能，但本实施例2的第一覆盖层在形成a-Si半导体层4及n型a-Si半导体层5后除去。另外，上述实施例1的第一覆盖层10的图案化，使用硝酸高铈铵水溶液进行蚀刻，而本实施例2的第一覆盖层的图案化使用在第二覆盖层的图案化时使用的显像液一样的显像液。
本实施例2的第一覆盖层，选定可用与用以形成a-Si半导体层4及n型a-Si半导体层5的图案的由光刻胶材料构成的第二覆盖层共同的显像液进行图案化的材料。并且，通过共同的显像液显像时，选定第一覆盖层对于显像液的溶解速度大于第二覆盖层的溶解速度。从而，能够将第一覆盖层与设有从所述第一覆盖层端部突出的舌部的第二覆盖层同时图案化。
作为本实施例2的第一覆盖层的构成材料的最佳例，可列举添加5at％的Pt的Al-5at％Pt膜。例如，可以使第一覆盖层为100mm厚度。通过在第一覆盖层使用Al-5at％Pt膜，可在一般光刻胶的显像中使用的有机碱显像液即2.38％TMAH(羟化四甲铵(Tetramethlylammonium hydroxide))溶液中约130nm/min的速度蚀刻第一覆盖层。
a-Si半导体层4及n型a-Si半导体层5的图案，可通过与上述实施例1同样的方法形成。上述式(1)的侧边蚀刻量X，可通过控制添加到Al的金属原子的种类和量来容易地控制。在a-Si半导体层4及n型a-Si半导体层5图案化后，可同时除去第一覆盖层及第二覆盖层，也可按顺序除去第二覆盖层和第一覆盖层。
根据本实施例2，可得到上述实施例1的效果(1)～(2)。并且，作为其他效果，
(4)由于将第一覆盖层、第二覆盖层同时图案化，可缩短制造工序。
另外，在本实施例2中，作为第一覆盖层的构成材料就以使用Al-Pt合金的例进行了说明，但也可使用Al-Ni合金以作替代。添加到Al的Pt或Ni的组分比优选1at％以上、10at％以下。若小于1at％，则对于有机碱显像液的Al-Ni合金的蚀刻速度变慢。因此，有了难以与作为第二覆盖层的构成材料使用的光刻胶材料的显像同时蚀刻第一覆盖层的忧虑。另一方面，若超过10at％，则有可能以Pt或Ni为主要成分的沉淀物不被蚀刻而成为蚀刻残杂，因此并不理想。
还有，如上述实施例1那样将第一覆盖层10与第二覆盖层11分别蚀刻时，Pt或Ni的组分比并不限于上述值，可使用仅由Al构成的膜。并且，如上述实施例1所示，可将第一覆盖层作为构成源电极6及漏电极7的第一层或欧姆接触层等而留下。这时也可得到上述(3)的效果。
实施例3
以下，就与上述实施例1的TFT阵列衬底50相异的实施例3进行说明。
本实施例3的TFT阵列衬底，除以下方面外基本结构与上述实施例1相同。即，在上述实施例1中，第一覆盖层10使用了金属膜，第二覆盖层使用了光刻胶材料，但在本实施例3中，第一覆盖层使用第一光刻胶材料，第二覆盖层使用第二光刻胶材料。并且，上述实施例1的第一覆盖层10也兼有构成源/漏电极的第一层的功能，而本实施例3的第一覆盖层在形成a-Si半导体层4及n型a-Si半导体层5后被除去。并且，上述实施例1的第一覆盖层10的图案化，使用硝酸高铈铵水溶液进行蚀刻，而本实施例3的第一覆盖层的图案化，通过光刻工序进行图案化。另外，还有通过与第二覆盖层图案化时使用的显像液一样的显像液来同时进行图案化的不同点。
将本实施例3的第一覆盖层涂敷并干燥后曝光，然后将第二覆盖层涂敷并干燥后曝光。其后，用共同的显像液同时图案化。当构成第一覆盖层的第一光刻胶材料和构成第二覆盖层的第二光刻胶材料的感光波长不同时，将第一光刻胶材料涂敷并干燥后，接着将第二光刻胶材料涂敷并干燥。然后，可以照射第一光刻胶材料的激活光线进行曝光，接着照射第二光刻胶材料的激活光线进行曝光。
然后，用共同的显像液一起进行第一光刻胶材料及第二光刻胶材料的图案化。选定共同的显像液时，选定对于显像液的第一覆盖层的溶解速度大于第二覆盖层的溶解速度。从而，可将第一覆盖层和设有从第一覆盖层端部突出的舌部的第二覆盖层同时图案化。
根据本实施例3，与上述实施例1同样可得到具有正锥形的a-Si半导体层4及n型a-Si半导体层5。结果，可得到上述效果(1)、(2)及(4)。

Claims (11)

1.一种膜的图案化方法，其特征在于：
在衬底上形成膜，
在所述膜的上层将第一覆盖层与其上层的第二覆盖层图案化，使该第二覆盖层设有从所述第一覆盖层端部突出的舌部，
在所述膜的上层形成所述第一覆盖层以及所述第二覆盖层的图案的状态下，将所述膜蚀刻而进行图案化。
2.如权利要求1所述的膜的图案化方法，其特征在于：所述膜是非晶硅膜。
3.如权利要求2所述的膜的图案化方法，其特征在于：所述膜的蚀刻方法是使用氟硝酸的湿蚀刻方法或者在至少包括含氟原子的卤素气体及含氯原子的卤素气体的混合卤素气体的等离子中进行的干蚀刻方法的任一种方法。
4.如权利要求1、2或3所述的膜的图案化方法，其特征在于：
所述第二覆盖层使用光刻胶材料，并通过光刻工序进行其图案化，
所述第一覆盖层使用金属材料，并通过蚀刻进行其图案化。
5.如权利要求1、2或3所述的膜的图案化方法，其特征在于：
所述第二覆盖层使用光刻胶材料，并通过光刻工序进行其图案化，
作为所述第一覆盖层使用可用与所述光刻胶共同的显像液图案化，且对于所述显像液的溶解速度比所述光刻胶大的金属材料，并通过用所述显像液的湿蚀刻进行其图案化。
6.如权利要求1、2或3所述的膜的图案化方法，其特征在于：
在使用第一光刻胶材料及第二光刻胶材料进行图案化的膜的图案化方法中，
所述第二覆盖层使用所述第二光刻胶材料，并通过光刻工序进行其图案化，
作为所述第一覆盖层使用可用与所述第二光刻胶材料共同的显像液图案化，且对于所述显像液的溶解速度比所述第二光刻胶材料大的所述第一光刻胶材料，并通过光刻工序进行其图案化。
7.一种薄膜晶体管的制造方法，制造在绝缘性衬底上具备栅极绝缘层和半导体层的薄膜晶体管，
所述栅极绝缘层由氮化硅膜构成，
所述半导体层在所述栅极绝缘层的上层由非晶硅膜构成，
使用权利要求1所述的膜的图案化方法进行该非晶硅膜的图案化。
8.一种薄膜晶体管衬底的制造方法，制造具备绝缘性衬底、半导体层、源电极、漏电极的薄膜晶体管衬底，
在所述绝缘性衬底上将所述半导体层、第一金属膜、光刻胶按该顺序积层，
形成所述光刻胶的图案与所述第一金属膜的图案，使该光刻胶的图案设有从该第一金属膜的图案端部突出的舌部，
将图案化的所述光刻胶及所述第一金属膜作为掩膜形成所述半导体层的图案，
除去所述光刻胶，
在所述第一金属膜的上层形成至少构成所述源电极及所述漏电极的一部分的第二金属膜，形成所述源电极及所述漏电极的至少一部分的图案。
9.如权利要求8所述的薄膜晶体管衬底的制造方法，其特征在于：
所述半导体层的正下面具备由氮化硅膜构成的栅极绝缘层，
所述半导体层由非晶硅膜构成，
所述半导体层的图案化，通过使用氟硝酸的湿蚀刻方法或者在至少包括含氟原子的卤素气体及含氯原子的卤素气体的混合卤素气体的等离子中进行的干蚀刻方法的任一种方法进行。
10.一种薄膜晶体管衬底，具备绝缘性衬底、半导体层、在该半导体层的正上面形成并与该半导体层电连接的源电极及漏电极，
所述源电极与所述漏电极至少由设有各自与所述半导体层的最上面大致同一形状的最下面的第一层与在该第一层上形成的第二层形成。
11.如权利要求10所述的薄膜晶体管衬底，其特征在于：
所述半导体层是非晶硅膜，
在所述半导体层的正下面形成由氮化硅膜构成的栅极绝缘层。
CNA2006101374214A 2005-10-18 2006-10-18 膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法 Pending CN1953140A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005303517A JP5100997B2 (ja) 2005-10-18 2005-10-18 薄膜トランジスタ基板の製造方法
JP2005303517 2005-10-18

Publications (1)

Publication Number Publication Date
CN1953140A true CN1953140A (zh) 2007-04-25

Family

ID=38059393

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101374214A Pending CN1953140A (zh) 2005-10-18 2006-10-18 膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法

Country Status (4)

Country Link
JP (1) JP5100997B2 (zh)
KR (1) KR20070042451A (zh)
CN (1) CN1953140A (zh)
TW (1) TW200729504A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480480B2 (ja) 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5546794B2 (ja) * 2009-05-22 2014-07-09 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
WO2011135890A1 (ja) * 2010-04-30 2011-11-03 シャープ株式会社 半導体装置、表示装置、および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196451A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法
JP3238020B2 (ja) * 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JPH09127555A (ja) * 1995-11-01 1997-05-16 Sony Corp 積層配線の形成方法
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
JP2000315683A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 多層配線とその形成方法およびレジスト軟化装置
JP2001005035A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 液晶表示装置とその製造方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2002111004A (ja) * 2000-10-02 2002-04-12 Toshiba Corp アレイ基板の製造方法
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP5100997B2 (ja) 2012-12-19
KR20070042451A (ko) 2007-04-23
JP2007115779A (ja) 2007-05-10
TW200729504A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
EP1916702A2 (en) Method of manufacturing a thin-film transistor substrate
TWI529810B (zh) 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
US9666727B2 (en) Display device
EP1923737A1 (en) Thin film transistor substrate and method of producing the same
US6815270B2 (en) Thin film transistor formed by an etching process with high anisotropy
TWI586838B (zh) 金屬圖案的形成方法和陣列基板的製法
CN101419916B (zh) 薄膜晶体管的制造方法
US7005332B2 (en) Fabrication method of thin film transistor
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI423394B (zh) 製造薄膜電晶體基板之方法
CN1953140A (zh) 膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法
KR100300165B1 (ko) 반도체장치의 제조방법
US7928013B1 (en) Display panel and rework method of gate insulating layer of thin film transistor
US9147607B1 (en) Method of fabricating ultra short gate length thin film transistors using optical lithography
CN109904145A (zh) 一种薄膜电阻的制造方法
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
US9082794B1 (en) Metal oxide thin film transistor fabrication method
CN112309970A (zh) 阵列基板的制作方法以及阵列基板
KR100824627B1 (ko) 반도체 소자의 제조방법
US20040197964A1 (en) Method for fabricating thin film transistor for liquid crystal display device
US20080280379A1 (en) Method of manufacturing thin film transistor substrate and manufacturing system using the same
KR100945877B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20080057779A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication