JP5546794B2 - 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法 - Google Patents

電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法 Download PDF

Info

Publication number
JP5546794B2
JP5546794B2 JP2009123833A JP2009123833A JP5546794B2 JP 5546794 B2 JP5546794 B2 JP 5546794B2 JP 2009123833 A JP2009123833 A JP 2009123833A JP 2009123833 A JP2009123833 A JP 2009123833A JP 5546794 B2 JP5546794 B2 JP 5546794B2
Authority
JP
Japan
Prior art keywords
protective layer
field effect
effect transistor
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009123833A
Other languages
English (en)
Other versions
JP2010272715A (ja
Inventor
多田　　宏
直希 小糸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009123833A priority Critical patent/JP5546794B2/ja
Priority to US12/782,710 priority patent/US7977214B2/en
Priority to KR1020100047394A priority patent/KR101736260B1/ko
Priority to TW099116086A priority patent/TWI492312B/zh
Publication of JP2010272715A publication Critical patent/JP2010272715A/ja
Application granted granted Critical
Publication of JP5546794B2 publication Critical patent/JP5546794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

本発明は、電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法に関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力化等が期待されている。また、これらのＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型トランジスタ（以下、ＴＦＴと称する場合がある）のアクティブマトリクス回路により駆動されている。
一方、ＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。そこで、低温での成膜が可能な非晶質酸化物半導体を用いたＴＦＴの開発が活発に行われている。非晶質酸化物半導体は、室温成膜が可能であり、フィルム上に作製が可能であるので、ＴＦＴにおける活性層の材料として注目を浴びている。
この非晶質酸化物半導体は、酸に弱いことが知られている。このため、活性層上に耐酸性を有する層を設けることによって、非晶質酸化物半導体からなる活性層をＴＦＴの製造工程において用いられる酸から保護する事が行なわれている（例えば、特許文献１及び非特許文献１参照）。特許文献１及び非特許文献１には、活性層を保護する層として、活性層上にＳｉＯ２からなる層を設けることが提案されている。
特開２００８−１６６７１６号公報 ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、９０，２１２１１４（２００７）
しかしながら、従来技術で用いられているＳｉＯ２は、耐酸性を有すると共に耐アルカリ性を有することから、ＳｉＯ２のパターニングにはドライエッチングを用いる必要があり、パターニングされた該ＳｉＯ２の層を設けるために別途工程が必要であり、製造工程をより簡略化がすることが望ましい。
本発明は、電界効果型トランジスタの製造工程の簡略化が図れる電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法を提供することを課題とする。
上記目的は、以下に示す本発明により達成される。
すなわち、
＜１＞ 基板、ゲート電極、ゲート絶縁膜、酸化物半導体を主成分とする活性層、防護層、ソース電極、及びドレイン電極を少なくとも有する、トップコンタクト型の電界効果型トランジスタの製造方法であって、前記活性層上に前記防護層として耐酸性及びアルカリ可溶性を有する防護層を形成する防護層形成工程と、前記防護層形成工程によって形成された前記防護層上に、フォトレジスト膜を形成するレジスト形成工程と、前記レジスト形成工程によって形成された前記フォトレジスト膜をパターン状に露光する露光工程と、アルカリ性現像液を用いて、前記露光工程によって露光された前記フォトレジスト膜を現像してレジストパターンを形成すると共に、前記防護層の内の該レジストパターンから露出している領域を除去する現像工程と、を少なくとも有する電界効果型トランジスタの製造方法。
＜２＞基板、ゲート電極、ゲート絶縁膜、酸化物半導体を主成分とする活性層、防護層、ソース電極、及びドレイン電極を有する、トップコンタクト型の電界効果型トランジスタの製造方法であって、前記活性層上に前記防護層として比抵抗が１００Ω・ｃｍ以上１００ＧΩ・ｃｍ以下である防護層を形成する防護層形成工程と、
前記防護層形成工程によって形成された前記防護層上に、フォトレジスト膜を形成するレジスト形成工程と、前記レジスト形成工程によって形成された前記フォトレジスト膜をパターン状に露光する露光工程と、アルカリ性現像液を用いて、前記露光工程によって露光された前記フォトレジスト膜を現像してレジストパターンを形成すると共に、前記防護層の内の該レジストパターンから露出した領域を除去する現像工程と、を少なくとも有する電界効果型トランジスタの製造方法。
＜３＞ 前記防護層の前記アルカリ性現像液に対する溶解速度は、前記活性層の該アルカリ性現像液に対する溶解速度の２倍以上である＜１＞または＜２＞に記載の電界効果型トランジスタの製造方法。
＜４＞ 前記防護層が、Ｇａを含む酸化物からなる＜１＞〜＜３＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜５＞ 前記活性層が、Ｉｎ、Ｚｎ、及びＧａよりなる群より選ばれる少なくとも１種の元素を含む酸化物を含んで構成された＜１＞〜＜４＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜６＞ 前記防護層の層厚が２０ｎｍ以上５００ｎｍ以下である＜１＞〜＜５＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜７＞ 前記ソース電極及び前記ドレイン電極の、該ソース電極及び該ドレイン電極形成のために用いるエッチング液に対する溶解速度は、前記防護層の該エッチング液に対する溶解速度の２倍以上である＜１＞〜＜６＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜８＞ ＜１＞〜＜７＞の何れか１つに記載の電界効果型トランジスタの製造方法によって製造された電界効果型トランジスタ。
＜９＞ 電界効果型トランジスタを備えた表示装置の製造方法であって、前記電界効果型トランジスタを、＜１＞〜＜７＞の何れか１つに記載の電界効果型トランジスタの製造方法により製造する表示装置の製造方法。
本発明の電界効果型トランジスタの製造方法によれば、トップコンタクト型の電界効果型トランジスタの製造方法において、活性層上に、耐酸性及びアルカリ可溶性を有する防護層を形成する防護層形成工程、防護層形成工程によって形成された防護層上にフォトレジスト膜を形成するレジスト形成工程、及びレジスト形成工程によって形成されたフォトレジスト膜をパターン状に露光する露光工程を行なった後に、現像工程において、アルカリ性現像液を用いて、露光工程によって露光されたフォトレジスト膜を現像してレジストパターンを形成すると共に、該アルカリ性現像液によって、防護層における該レジストパターンから露出している領域を除去する。
このため、現像工程では、アルカリ性現像液を用い、フォトレジスト膜の現像及び防護層のパターニングの双方が行なわれることとなり、製造工程の簡略化が図れる。また、この防護層は耐酸性を有することから、防護層形成後にエッチング液等として用いられる酸性溶液によって活性層が浸食されることが抑制される。
本発明によれば、電界効果型トランジスタの製造工程の簡略化が図れる電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法が提供される。
本実施の形態の電界効果型トランジスタの一の構成を示す模式図である。 （Ａ）〜（Ｄ）本実施の形態の電界効果型トランジスタの製造工程を示す模式図である。 （Ｅ）〜（Ｈ）本実施の形態の電界効果型トランジスタの製造工程を示す模式図である。 （Ｉ）〜（Ｌ）本実施の形態の電界効果型トランジスタの製造工程を示す模式図である。
本発明の電界効果型トランジスタの製造方法、及び本発明の電界効果型トランジスタの製造方法によって製造される電界効果型トランジスタの一つの実施の形態について、図面を用いて説明する。
図１に示すように、本実施の形態の電界効果型トランジスタ１０は、少なくとも基板１２上に、ゲート電極１４、ゲート絶縁膜１６、活性層１８Ｂ、防護層２２Ｂ、及びソース電極２０Ａとドレイン電極２０Ｂ、を順次積層した構成とされている。活性層１８は、電子またはホールの移動するチャネル層として機能する。
本実施の形態の電界効果型トランジスタ１０では、活性層１８Ｂが該活性層１８Ｂの上面側（活性層１８Ｂの基板１２とは反対側の面側）でソース電極２０Ａ及びドレイン電極２０Ｂに接するトップコンタクト型とされている。
なお、本実施の形態の電界効果型トランジスタ１０は、上述のトップコンタクト型であればよく、ボトムゲート型であってもトップゲート型であってもよい。
この電界効果型トランジスタ１０は、ゲート電極１４に電圧を印加することで活性層１８Ｂに流れる電流を制御して、ソース電極２０Ａとドレイン電極２０Ｂとの電極間の電流をスイッチングする機能を有するアクティブ素子である。
基板１２を構成する材料としては、例えば、ガラス、ＹＳＺ（ジルコニア安定化イットリウム）等の無機材料、ポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の有機材料が挙げられる。基板１２を構成する材料として、上記有機材料を用いる場合には、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れた材料を選択することが好ましい。
この基板１２としては、可撓性を有することが好ましく、この可撓性を有する観点から、上記有機材料をフィルム状とした有機プラスチックフィルムを用いることが好ましい。また、この基板１２の絶縁性が不十分の場合には絶縁層を設けたり、基板１２に更に、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を積層した構成としてもよい。
基板１２の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。基板１２の厚みが５０μｍ未満であると、基板１２自体が十分な平坦性を保持することが難しい場合がある。基板１２の厚みが５００μｍよりも厚いと、基板１２自体を自由に曲げることが困難になり、すなわち基板１２自体の可撓性が乏しくなる。
ゲート電極１４を構成する材料としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物及び合金が好適に挙げられる。このゲート電極１４の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
ゲート絶縁膜１６としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜１６として用いられる。
ゲート絶縁膜１６の膜厚としては１０ｎｍ以上１０μｍ以下が好ましい。ゲート絶縁膜１６はリーク電流を減らすため、また電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜１６の膜厚を厚くすると、電界効果型トランジスタ１０の駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜１６の膜厚は無機絶縁体で構成する場合には５０ｎｍ以上１０００ｎｍ以下、高分子絶縁体で構成する場合には０．５μｍ以上５μｍ以下で用いられることが好ましい。特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜１６に用いると、膜厚を厚くしても、低電圧での電界効果型トランジスタ１０の駆動が可能であるので、特に好ましい。
活性層１８Ｂは、酸化物半導体を主成分としている。なお、主成分とは、活性層１８Ｂに含まれる構成成分中で含有量が最も多いことを示し、好ましくは５０％以上であることを示している。この酸化物半導体は、低温で成膜可能であるために、可撓性のある基板１２上に好適に形成される。
活性層１８Ｂに用いられる酸化物半導体としては、好ましくはＩｎ、Ｚｎ、Ｇａ、Ｓｎ又はＣｄよりなる群より選ばれる少なくとも１種の元素を含む非晶質酸化物であり、より好ましくは、Ｉｎ、Ｚｎ、Ｇａよりなる群より選ばれる少なくとも１種を含む非晶質酸化物である。
活性層１８Ｂに用いられる非晶質酸化物としては、具体的には、組成構造としてＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２、及び特開２００６−１６５５２９に開示されている酸化物半導体等が挙げられる。
上記の中でも、活性層１８Ｂに用いられる非晶質酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体が好適に用いられる。さらに、この結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体の中でも、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の非晶質酸化物半導体は、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。
この活性層１８Ｂの電気伝導度は、好ましくは１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。この活性層１８Ｂの電気伝導度の調整方法としては、公知の酸素欠陥による調整方法や、組成比による調整方法、不純物による調整方法、酸化物半導体材料による調整方法が挙げられる。
防護層２２Ｂは、活性層１８Ｂが浸食されることを保護する機能を有する機能層である。詳細には、防護層２２Ｂは、電界効果型トランジスタ１０の製造工程においては、活性層１８Ｂの形成より後工程で用いられるエッチング液等の各種溶液によって該活性層１８Ｂが浸食されることを抑制する機能を有し、電界効果型トランジスタ１０として構成された後においては、活性層１８Ｂが外気によって汚染されることを抑制する機能を有する機能層である。
この防護層２２Ｂとしては、耐酸性及びアルカリ可溶性の双方の特性を有する材料が用いられる。このため、形成された防護層２２Ｂは、耐酸性及びアルカリ可溶性の双方の特性を有することとなる。
ここで、防護層２２Ｂに求められる「耐酸性」とは、少なくとも、後述する電界効果型トランジスタ１０の製造工程におけるソース電極２０Ａ及びドレイン電極２０Ｂの形成のために用いられる酸性のエッチング液に対して溶けにくいことを示している。
この酸性のエッチング液に対して溶けにくい、とは、好ましくは、２３℃の液温の硝酸３ｗｔ％、燐酸７３ｗｔ％、酢酸７ｗｔ％、水１７ｗｔ％の酸性のエッチング液に対する防護層２２Ｂの構成材料の溶解速度が、２ｎｍ／ｓ以下であることを示している。
また、防護層２２Ｂに求められる「アルカリ可溶性」とは、少なくとも後述する電界効果型トランジスタ１０の製造工程において、活性層１８（図２（Ｃ）参照、詳細後述）上に防護層２２（図２（Ｃ）参照、詳細後述）を介して設けられるフォトレジスト膜３０（図２（Ｃ）参照、詳細後述）の現像のために用いられる、アルカリ性現像液に対して溶解する性質、すなわちアルカリ可溶である事を示している。
このアルカリ性現像液に対するアルカリ可溶性とは、好ましくは、２３℃の液温の水酸化テトラメチルアンモニウム２．３８ｗｔ％の水溶液のアルカリ性現像液に対する防護層２２Ｂの構成材料の溶解速度が、０．５ｎｍ／ｓ以上であることを示している。
この防護層２２Ｂの構成材料としては、上記特性を満たす材料であればよいが、具体的には、Ｇａを含む酸化物であるＧａ２Ｏ３等が好ましく用いられる。
防護層２２Ｂを、Ｇａを含む酸化物で構成することによって、上記特性に加えて、従来技術のように活性層を保護する層としてＳｉＯ２を用いた場合に比べて、ソース-ドレイン電流のオン/オフ比（オン状態とオフ状態の電流比）の低下が抑制される。これはＧａを含む酸化物を用いることにより、防護層成膜時の活性層へのダメージを低減できるためと考えられる。
また、この防護層２２Ｂの構成材料は、非晶質（アモルファス）であることが望ましい。防護層２２Ｂの構成材料が非晶質であることで、良好な上記アルカリ可溶性が実現される。
防護層２２Ｂの層厚は、後述する電界効果型トランジスタ１０の製造工程におけるソース電極２０Ａ及びドレイン電極２０Ｂの形成のために用いられる酸性のエッチング液によって一部溶解した場合であっても、下層側に設けられている活性層１８Ｂが露出することの無い程度の厚みであり、且つ、製造された電界効果型トランジスタ１０において、活性層１８Ｂのチャネル層としての機能を阻害することのない程度の厚みであればよい。このため、この防護層２２Ｂの層厚は、電界効果型トランジスタ１０の製造工程において用いる上記酸性のエッチング液の種類や、上記アルカリ性現像液の種類、その他、製造される電界効果型トランジスタ１０の構成によって異なる。
具体的には、この防護層２２Ｂの層厚は、２０ｎｍ以上５００ｎｍ以下であることが望ましく、３０ｎｍ以上１００ｎｍ以下であることが更に望ましい。
防護層２２Ｂの層厚が２０ｎｍ以上であれば、後述するソース電極ドレイン電極形成工程において、該工程で用いられる酸性のエッチング液が活性層１８Ｂに到ることを阻止するエッチングストッパーとして確実に機能する防護層２２Ｂが厚すぎると、防護層２２の成膜時間、エッチング時間が長くなってしまうため５００ｎｍ以下が望ましい。
この防護層２２Ｂの比抵抗は、１００Ω・ｃｍ以上１００ＧΩ・ｃｍ以下であることが望ましく、１ｋΩ・ｃｍ以上１００ＧΩ・ｃｍ以下であることが更に望ましい。
防護層２２Ｂの比抵抗が上記範囲内であれば、活性層１８Ｂのチャネル層としての機能を阻害することのない程度の、防護層２２Ｂの絶縁性が実現される。
防護層２２Ｂの比抵抗（電気抵抗率）の測定は、第一電圧印加電極と第二電圧印加電極とを備えた円形電極を用意する。この第一電圧印加電極は、円柱状電極部と、該円柱状電極部の外径よりも大きい内径を有し、且つ該円柱状電極部を一定の間隔で囲む円筒状のリング状電極部とを備える。そして、第一電圧印加電極における円柱状電極部及びリング状電極部と、第二電圧印加電極と、の間に測定試料である防護層２２Ｂを挟んで、第一電圧印加電極における円柱状電極部と第二電圧印加電極との間に電圧Ｖ（Ｖ）を印可してから３０秒後に流れる電流Ｉ（Ａ）を測定し、下記式により電気抵抗率ρｖ（Ω・ｃｍ）を求めることができる。
式：ρｖ＝πｄ２／４ｔ×（Ｖ／Ｉ）
ここで、上記式中、ｄ（ｃｍ）は円柱状電極部の外径を示す。ｔ（ｃｍ）は防護層２２Ｂの膜厚を示す。
ソース電極２０Ａ、ドレイン電極２０Ｂを構成する材料としては、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物及び合金が好適に挙げられる。
形成されるソース電極２０Ａの総厚、及びドレイン電極２０Ｂの総厚は、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本実施の形態の電界効果型トランジスタ１０は、半導体層形成工程、防護層形成工程、レジスト形成工程、露光工程、現像工程、活性層加工工程、及びソース電極ドレイン電極形成工程、を経ることによって製造される。以下、上記構成材料によって構成される電界効果型トランジスタ１０の製造方法について、詳細に説明する。
（１）半導体層形成工程
図２（Ａ）に示すように、まず、半導体層形成工程では、非晶質酸化物半導体からなる活性層１８を形成する。具体的には、基板１２上に、ゲート電極１４、ゲート絶縁膜１６、及び活性層１８を順に積層する。この半導体層形成工程では、基板１２上にゲート電極１４を成膜しパターニングした後に、ゲート絶縁膜１６、活性層１８を順に積層すればよい。
基板１２上へのゲート電極１４、及びゲート絶縁膜１６の成膜法としては、公知の方法が用いられ特に限定されないが、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から、各層を構成する材料との適性を考慮した方法を適宜選択すればよい。
例えば、ゲート電極１４を構成する材料としてＩＴＯを選択する場合には、ゲート電極１４の成膜方法としては、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等が選択される。また、ゲート電極１４を構成する材料として、有機導電性化合物を選択する場合には、湿式製膜法が選択される。
ゲート絶縁膜１６上に形成される活性層１８は、後工程でパターニングされることで、電界効果型トランジスタ１０として構成されたときには活性層１８Ｂとして機能する。
活性層１８の成膜方法としては、上記説明した活性層１８Ｂを構成する非晶質酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。活性層１８は、例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。この方法を用いた場合、酸素流量が多いほど形成された活性層１８Ｂの電気伝導度を小さくすることができる。なお、成膜された活性層１８は、周知のＸ線回折法により非晶質膜であることが確認される。また、活性層１８の膜厚は触針式表面形状測定により求められる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求められる。
（２）防護層形成工程
防護層形成工程では、図２（Ｂ）に示すように、上記の半導体層形成工程で形成された活性層１８上に、防護層２２を形成する。
この防護層２２は、後述する現像工程でアルカリ性現像液によって加工（エッチング）されることで、電界効果型トランジスタ１０として構成されたときには防護層２２Ｂとして機能する。
防護層２２の成膜方法としては、上記説明した防護層２２Ｂを構成する材料の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。成膜された防護層２２が非晶質であるか否かは、周知のＸ線回折法により確認すればよい。また、防護層２２の膜厚は触針式表面形状測定により求められる。
（３）レジスト形成工程
レジスト形成工程では、図２（Ｃ）に示すように、上記防護層形成工程で形成された防護層２２上に、フォトレジスト膜３０を形成する。
このフォトレジスト膜３０は、防護層２２上にフォトレジストを塗布することによって形成される。このフォトレジストとしては、このレジスト形成工程の次に行なわれる後述する現像工程で用いられるアルカリ性現像液によって現像されるフォトレジストであればよく、露光された部分が現像で除去されるポジ型フォトレジストであっても良いし、露光されなかった部分が現像で除去されるネガ型フォトレジストであっても良い。
本実施の形態では、一例として、ポジ型フォトレジストを用いる形態を説明する。
フォトレジストとしては、紫外線（ｇ線、ｉ線）、エキシマー・レーザー等を含む遠紫外線、電子線、イオンビーム及びＸ線等の放射線に感応する感光性樹脂組成物が使用される。
具体的には、ポジ型フォトレジストとしては、キノンジアジド化合物及びアルカリ可溶性樹脂を含有する組成物が好ましい。キノンジアジド化合物及びアルカリ可溶性樹脂を含有するポジ型の感光性樹脂組成物は、５００ｎｍ以下の波長の光照射によりキノンジアジド基が分解してカルボキシル基を生じ、結果としてアルカリ不溶状態からアルカリ可溶性になることを利用し、ポジ型フォトレジストとして用いられる。この感光性樹脂組成物は、解像力が著しく優れているので、ＩＣやＬＳＩ等の集積回路の作製に用いられている。前記キノンジアジド化合物としては、ナフトキノンジアジド化合物が挙げられる。
（４）露光工程
現像工程では、上記フォトレジスト形成工程によって、防護層２２上に形成されたフォトレジスト膜３０上にフォトマスクを重ねてパターン露光を行なうことで、パターン状に露光を行った後に、追加加熱して光の照射されなかった部分を硬化させる。
すなわち、この露光工程によって、図２（Ｄ）に示すように、フォトレジスト膜３０の内の光の照射されなかった領域３０Ｂが硬化し、光の照射された領域３０Ａが未硬化（アルカリ可溶状態）状態となる。
この露光工程でフォトレジスト膜３０へのパターン露光に用いられる光としては、上述した紫外線、遠紫外線、電子線、イオンビーム、及び放射線等のフォトレジスト膜３０の感応する光が用いられる。
（５）現像工程
現像工程では、図３（Ｅ）及び図３（Ｆ）に示すように、アルカリ性現像液を用いて、上記露光工程を経たフォトレジスト膜３０を現像して、上記フォトレジスト膜３０の領域３０Ｂに対応するレジストパターン３０Ｂ’を形成すると共に、フォトレジスト膜３０の下層側（基板１２側）に接して設けられている防護層２２における、該レジストパターン３０Ｂ’から露出している領域２２Ａを除去する。すなわち、この現像工程では、アルカリ性現像液を用いることによって、フォトレジスト膜３０の現像と共に防護層２２のエッチングが同時に、即ち、同じ工程で行なわれる。
このフォトレジスト膜３０の現像とは、図３（Ｅ）に示すように、アルカリ性現像液を用いて、上記露光工程を経たフォトレジスト膜３０におけるアルカリ可溶状態の領域（光の照射された領域３０Ａ）を除去することで、露光工程において光の照射されなかった領域３０Ｂをレジストパターン３０Ｂ’として残す処理である。
そして、このフォトレジスト膜３０が現像されることよって、防護層２２の内の、レジストパターン３０Ｂ’に連続して接している領域（防護層２２Ｂ）以外の領域２２Ａは、表面に露出した状態となる。
ここで、防護層２２は、上述のように、現像工程で用いられる上記アルカリ性現像液に可溶であることから、フォトレジスト膜３０の一部がアルカリ性現像液によって除去されることで露出した領域２２Ａが該アルカリ性現像液によって浸積されることで、該露出した領域２２Ａが除去されて、防護層２２Ｂが残った状態とされる。
すなわち、この現像工程では、アルカリ性現像液を用いることによって、フォトレジスト膜３０の現像（図３（Ｅ）参照）と、防護層２２のエッチング（図３（Ｆ）参照）の双方が行なわれて、エッチング後の防護層２２としての防護層２２Ｂ上に、レジストパターン３０Ｂ’が積層された状態となる。
この現像工程で用いられるアルカリ性現像液としては、フォトレジスト膜３０を現像可能な溶液であり、且つ、防護層２２を溶解可能な液体であればいかなるものであってもよい。このアルカリ性現像液としては、具体的には、アルカリ性の水溶液が挙げられる。
アルカリ性の水溶液としては、公知の現像液から適宜選択されるが、例えば、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム，硅酸ナトリウム、メタ硅酸ナトリウム、アンモニア水、エチルアミン、ジエチルアミン、ジメチルエタノールアミン、テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、コリン、ピロール、ピペリジン、１，８−ジアザビシクロ−〔５．４．０〕−７−ウンデセン等を含む水溶液が挙げられる。
この現像工程で用いられるアルカリ性現像液としては、アルカリ濃度がｐＨ８以上ｐＨ１４以下、好ましくはｐＨ９以上ｐＨ１３以下、さらに好ましくはｐＨ１０以上ｐＨ１３以下となるように調整されたアルカリ性水溶液が好ましい。
この現像工程において用いられる現像方法には、例えばディップ法、スプレー法、パドル法等があり、現像温度は１５℃以上４０℃以下とすることが好ましい。また、現像後は一般に流水にて洗浄を行なう。
なお、この防護層２２の、現像工程で用いられるアルカリ性現像液に対する溶解速度は、活性層１８の該アルカリ性現像液に対する溶解速度の２倍以上であることが望ましく、５倍以上であることが更に望ましく、１０倍以上であることが特に望ましい。
防護層２２の、上記アルカリ性現像液に対する溶解速度が、活性層１８の該アルカリ性現像液に対する溶解速度の２倍以上であると、現像工程において、該アルカリ性現像液によって防護層２２がエッチングされるときに、活性層１８がエッチングされてしまうことを抑制することができ（すなわち、プロセスマージンが大きくなり）、加工が容易となる。
この溶解速度の調整は、目的とする製造条件に応じて、活性層１８及び防護層２２の構成材料を適宜選択すればよい。
なお、活性層１８を保護する層として、一般的に用いられているＳｉＯ２は、耐アルカリ性及び耐酸性の性質を有している。このため、ＳｉＯ２から構成された層は、アルカリ性現像液ではエッチングされない。従って、本実施の形態における電界効果型トランジスタ１０の防護層２２に変えて、ＳｉＯ２からなる層を用いた場合には、上記に説明した現像工程で、該ＳｉＯ２からなる層をエッチングすることは実質的に不可能である。このため、本実施の形態における電界効果型トランジスタ１０の防護層２２に変えて、ＳｉＯ２からなる層を用いた場合には、本願のような製造工程の簡略化は実現されない。
（６）剥離工程
剥離工程では、レジストパターン３０Ｂ’の剥離を行なう。詳細には、まず、上記現像工程によって、フォトレジスト膜３０の現像と共に防護層２２のエッチングが行なわれることによって、基板１２、ゲート電極１４、ゲート絶縁膜１６、活性層１８、防護層２２Ｂ、及びレジストパターン３０Ｂ’の順に積層された状態の積層体１０Ａ（図３（Ｇ））から、レジストパターン３０Ｂ’を剥離する。このレジストパターン３０Ｂ’の剥離方法としては、該レジストパターン３０Ｂ’を防護層２２Ｂから剥離可能な方法であればどのような方法であってもよいが、該レジストパターン３０Ｂ’を溶解除去する方法や、超音波やアッシング等の方法等が好適に用いられる。
なお、該レジストパターン３０Ｂ’を溶解除去するために用いる剥離液としては、活性層１８及び防護層２２Ｂを溶解せず、且つ該レジストパターン３０Ｂ’を溶解可能な液体であればよく、活性層１８及び防護層２２Ｂの構成材料や、レジストパターン３０Ｂ’の構成材料に応じて適宜選択すればよい。本実施の形態では、例えば、中性の剥離液が好適に用いられ、具体的には、Ｎ−メチル−２−ピロリドン等を含む溶液が用いられる。
（７）活性層加工工程
活性層加工工程では、活性層１８を所望のパターンに加工する。詳細には、上記剥離工程によって、レジストパターン３０Ｂ’の剥離された積層体（図示省略）について、図３（Ｈ）に示すように、活性層１８の上側の面の一部と防護層２２Ｂの上面及び側面を覆うようにレジストパターン３２を形成する。このレジストパターン３２の形成方法としては、上述のレジストパターン３０Ｂ’と同じ形成方法を用いればよい。
次に、図３（Ｈ）に示すように、活性層１８の内のレジストパターン３２から露出した領域１８Ａをエッチングすることによって、活性層１８を加工して、活性層１８から領域１８Ａの除去された活性層１８Ｂとする。
この活性層１８の加工方法としては、ウェットエッチングが好適に用いられる。活性層１８は、酸に弱い事から、この活性層１８のエッチングに用いられるエッチング液としては、酸性のエッチング液が用いられ、この活性層１８がＩｎ−Ｇａ−Ｚｎ−Ｏを含んだ構成である場合には、エッチング液としては、しゅう酸混合液が好適に用いられる。
この活性層１８がエッチングされて活性層１８Ｂが形成された後に、レジストパターン３２が剥離される。このレジストパターン３２の剥離液としては、例えば、上記レジストパターン３０Ｂ’の剥離に用いた剥離液と同じ剥離液を用いればよい。
（８）ソース電極ドレイン電極形成工程
導電層形成工程では、ソース電極２０Ａ及びドレイン電極２０Ｂを形成する。
この導電層形成工程では、まず、上記活性層加工工程によって形成された活性層１８Ｂ、及び該活性層１８Ｂ上に積層されている防護層２２Ｂの双方を覆うように、導電層２０を成膜する。詳細には、導電層２０は、活性層１８Ｂの露出領域（上面及び側面）、及び防護層２２Ｂの露出領域（上面及び側面）を覆うように形成される（図４（Ｉ）参照）。
この導電層２０の形成方法としては、特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から導電層２０として選択する材料に応じて適宜選択すればよい。例えば、導電層２０としてＩＴＯを選択した場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法が好適に用いられる。また、導電層２０の形成材料として、有機導電性化合物を用いた場合には、導電層２０は湿式製膜法によって好適に形成される。
形成された導電層２０は、電界効果型トランジスタ１０として構成されたときには、ソース電極２０Ａ及びドレイン電極２０Ｂとして機能する。このため、導電層２０を構成する材料は、上記ソース電極２０Ａ及びドレイン電極２０Ｂを構成する材料として挙げた材料の中から選択すればよい。
次に、この導電層２０上に、フォトリソグラフィー法によりレジストパターン３４を形成する（図４（Ｊ）参照）。このレジストパターン３４の形成は、上記レジストパターン３０Ｂ’と同じ方法を用いればよい。
そして、図４（Ｊ）及び図４（Ｋ）に示すように、導電層２０の内のレジストパターン３２によって保護されていない領域を、エッチング液を用いてウェットエッチングすることによって除去する。これによって、ソース電極２０Ａ及びドレイン電極２０Ｂを形成する。
このソース電極２０Ａ及びドレイン電極２０Ｂの形成のために用いるエッチング液としては、導電層２０の構成材料を溶解し、且つエッチングストッパーとして機能する防護層２２Ｂについては不溶のエッチング液を用いればよい。このような特性を有するエッチング液としては、酸性のエッチング液が用いられ、防護層２２ＢがＧａ２Ｏ３から構成されている場合には、このエッチング液としては、燐酸硝酸酢酸混合液が好適に用いられる。
これによって、図４（Ｋ）に示すように、ソース電極２０Ａ、ドレイン電極２０Ｂが形成されることとなる。
なお、この導電層２０（ソース電極２０Ａ及びドレイン電極２０Ｂ）の構成材料の、ソース電極２０Ａ及びドレイン電極２０Ｂの形成のために用いる上記エッチング液に対する溶解速度は、防護層２２Ｂの該エッチング液に対する溶解速度の２倍以上であることが望ましく、３倍以上であることがより望ましい。
この導電層２０（ソース電極２０Ａ及びドレイン電極２０Ｂ）の構成材料の、ソース電極２０Ａ及びドレイン電極２０Ｂの形成のために用いるエッチング液に対する溶解速度が、防護層２２Ｂの該エッチング液に対する溶解速度の２倍以上であると、導電層２０のエッチングによってソース電極２０Ａ及びドレイン電極２０Ｂを形成するときに、防護層２２Ｂがエッチングされてしまうことを抑制することができ（すなわち、プロセスマージンが大きくなり）、加工が容易となる。
さらに、このソース電極２０Ａ及びドレイン電極２０Ｂ上に形成されているレジストパターン３４を剥離することによって、図４（Ｌ）及び図１に示すように、電界効果型トランジスタ１０が形成される。
以上説明したように、本実施の形態のトップコンタクト型の電界効果型トランジスタ１０の製造方法によれば、上記に説明したように、半導体層形成工程で形成した活性層１８上に、耐酸性及びアルカリ可溶性を有する防護層２２を形成した後に、該防護層２２上にフォトレジスト膜を形成して露光工程においてパターン状に露光する。
そして、次の現像工程において、アルカリ性現像液を用いて、上記露光工程を経たフォトレジスト膜３０を現像して、レジストパターン３０Ｂ’を形成すると共に、防護層２２における該レジストパターン３０Ｂ’から露出している領域２２Ａを除去して防護層２２のエッチングを行なう。
このため、活性層１８を防護する機能を有する防護層２２が、現像工程において、アルカリ性現像液によってフォトレジスト膜３０の現像と共に加工されるので、電界効果型トランジスタ１０の製造工程の簡略化が実現される。また、活性層１８Ｂが防護層２２Ｂによって保護された状態となることから、後工程において活性層Ｂのチャネル領域が浸食されることが抑制され、特に、ソース電極２０Ａ及びドレイン電極２０Ｂの製造時には、防護層２２Ｂがエッチングストッパーとして機能することとなり、活性層１８Ｂが、ソース電極ドレイン電極形成工程でソース電極２０Ａ及びドレイン電極２０Ｂの形成のために用いられる酸性のエッチング液によって浸食されることが抑制される。
そして、製造工程における活性層１８Ｂの浸食が抑制されることから、結果的には、電界効果型トランジスタ１０として構成されたときに、活性層１８Ｂへの外気による影響が抑制されると共に、経時変化によって、最小電流値を発生する電圧としての閾値がシフト（変動）する閾値シフトが改善されると考えられる。
本実施の形態で製造される電界効果型トランジスタ１０は、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本実施の形態の電界効果型トランジスタ１０は、有機ＥＬ素子を用いた表示装置に好適に用いられる。
また、この表示装置に電界効果型トランジスタ１０を適用する場合についても同様に、上記に説明した製造方法によって電界効果型トランジスタ１０を製造することによって、表示装置を製造することで、製造工程の簡略化が実現されると共に、製造工程における活性層１８の浸食が抑制される。
以下に、本発明の電界効果型トランジスタの製造方法について、実施例により説明するが、本発明はこれらの実施例により限定されるものではない。
（実施例１）
−半導体層形成工程−
まず、基板上に、ゲート電極、ゲート絶縁膜、及び活性層の積層された積層体を形成した。
基板としては、無アルカリガラス（イーグル２０００、コーニング社）を用いた。
次に、この基板上に、ゲート電極として、Ｍｏを厚み４０ｎｍに蒸着した。スパッタリング条件は下記条件とした。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。次にゲート電極のパターニングを行った。
ゲート電極のパターニングには、フォトリソグラフィー法とエッチング法とを用いた。
さらに、ゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて１００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
このゲート絶縁膜上に、非晶質酸化物半導体から構成された活性層を形成した。この活性層の形成方法としては、上記形成したゲート絶縁膜上に、ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．６ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．３８Ｐａの条件で行った。厚みは、５０ｎｍであった。
−防護層形成工程−
次に、上記形成した活性層上に、防護層として、Ｇａ２Ｏ３を厚み５０ｎｍに蒸着した。スパッタリング条件は、下記条件とした。
スパッタリング条件：ターゲットとしてＧａ２Ｏ３を用い、ＲＦマグネトロンスパッタ装置により、ＲＦパワー１００Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍ、Ｏ２＝５．０ｓｃｃｍであった。
この防護層について、三菱化学株式会社製、Ｈｉｒｅｓｔａ−ＵＰを用いて、比抵抗（体積抵抗率）を測定したところ、２０ＭΩ・ｃｍであった。
―フォトレジスト形成工程、露光工程―
次に、上記防護層上にフォトレジスト膜を形成してパターン状に露光を行なった。
詳細には、フォトレジストとして、ＡＺ５２１４−Ｅ（ＡＺエレクトロニックマテリアルズ株式会社）を用い、これをスピンコーターにより塗布することによってフォトレジスト膜形成した。このフォトレジスト膜を形成後、プリベークを９０℃で１５分間行い、パターン露光した。
―現像工程―
現像工程では、アルカリ性現像液としてＡＺ３００ＭＩＦデベロッパー（ＡＺエレクトロニックマテリアルズ株式会社）に１００秒間浸漬した。
これによって、防護層上に形成されていたフォトレジスト膜を現像してレジストパターンを形成すると共に、該フォトレジスト膜の下層側に設けられている防護層における、該レジストパターンから露出している領域２２Ａが除去されて、フォトレジスト膜の現像と防護層のエッチングが同じ工程で同時に行なわれたことが確認された。
なお、この現像工程で用いたアルカリ性現像液に対する防護層の溶解速度は、２．５ｎｍ／ｓであり、該アルカリ性現像液に対する活性層の溶解速度は、０．２ｎｍ／ｓ以下であった。このため、アルカリ性現像液に対する防護層の溶解速度は、活性層の該アルカリ性現像液に対する溶解速度の１０倍以上であった。
−剥離工程−
次に、レジストパターンを剥離した。剥離液１０４（東京応化工業株式会社）を用い液温４５℃１０分間浸漬した。
−活性層加工工程、ソース電極ドレイン電極形成工程−
次に、上記活性層及び防護層上に、レジストとしてＡＺ５２１４−Ｅ（ＡＺエレクトロニックマテリアルズ株式会社）を用いてレジストパターンを形成した。レジストパターンの形成は、レジストをスピンコーターにより塗布することによって形成した。このレジスト膜を形成後、９０℃でベークした。次に、露光、現像を行ってレジストパターンを形成し、活性層の内の、該レジストパターンから露出している領域をエッチングすることによって、活性層の加工を行なった。このエッチング条件としては、エッチング液としてしゅう酸混合液を用いて、液温４５℃で行った。
さらに、該レジストパターンを剥離液として剥離液１０４（東京応化工業株式会社）を用いて剥離した後に、導電層として、Ｍｏを厚み１００ｎｍに蒸着した。スパッタリング条件は下記条件とした。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。
次に、この導電層上に、レジストとしてＡＺ５２１４−Ｅ（ＡＺエレクトロニックマテリアルズ株式会社）を用いてレジストパターンを形成した。レジストパターンの形成は、レジストをスピンコーターにより塗布することによって形成した。このレジスト膜を形成後、９０℃でベークした。
次に、露光、現像を行ってレジストパターンを形成し、上記導電層の内の、該レジストパターンから露出した領域を、エッチング液として液温２３℃の燐酸硝酸酢酸混合液を用いてエッチングすることによって導電層の加工を行ない、ソース電極及びドレイン電極を形成した。
なお、導電層（ソース電極及びドレイン電極）について、導電層を加工してソース電極及びドレイン電極を形成するときに用いるエッチング液としてのリン酸硝酸混合液（液温２３℃）に対する溶解速度を測定したところ、溶解速度は６ｎｍ／ｓであった。該エッチング液に対する防護層の溶解速度は０．４ｎｍ／ｓであった。このため、導電層の該エッチング液に対する溶解速度は、防護層の該エッチング液に対する溶解速度の１５倍であった。
これによって、図１に示す構成の電界効果型トランジスタ１が作製された。
（比較例１）
比較例１では、上記防護層に変えて、ＳｉＯ２からなる層（以下、比較層と称する）を形成した。比較層の形成、加工以外の工程は実施例１と同様にした。
比較層としてのＳｉＯ２からなる層（５０ｎｍ）はスパッタ法により形成した。スパッタ条件としては、ターゲットとしてＳｉＯ２を用い、ＲＦマグネトロンスパッタ装置により、ＲＦパワー１００Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍ、Ｏ２＝５．０ｓｃｃｍとした。
比較層としてのＳｉＯ２からなる層の加工は、レジスト形成、露光、現像、エッチング、剥離により行い、エッチング工程は、ＣＦ４ガスを用いてドライエッチングにより行った。
これによって、比較電界効果型トランジスタ１を作製した。
―評価―
上記に示すように、実施例１で作製した電界効果型トランジスタ１では、フォトレジスト膜を現像する現像工程において、フォトレジスト膜の現像と同時に防護層の加工が行なわれ、比較例１に比べて、工程の簡略化が図れることが確認された。
＜オンオフ比＞
実施例および比較例で得られた電界効果型トランジスタ１及び比較電界効果型トランジスタ１について、半導体パラメーターアナライザー（アジレントテクノロジー社製、４１５５Ｃ）を用いて、一定ドレイン電圧を印加したときのドレイン電流−ゲート電圧特性を測定してオン／オフ比を算出したところ、実施例１で作製した電界効果型トランジスタ１はオン／オフ比＝１０７の良好なトランジスタ特性を示したのに対し、比較例１で作製した比較電界効果型トランジスタ１はオフ電流が非常に大きくオフ動作が得られなかった。比較例１に対して実施例１では防護層成膜時の活性層へのダメージが低減されたために安定したトランジスタ動作が可能になったと考えられる。
以上のことから、実施例１の製造方法によれば、比較例１に比べて、電界効果型トランジスタの製造工程において、製造工程の簡略化が図れたといえる。
１０ 電界効果型トランジスタ
１２ 基板
１４ ゲート電極
１８ 活性層
２０Ａ ソース電極
２０Ｂ ドレイン電極
２２Ｂ 防護層
３０Ｂ’レジストパターン

Claims (9)

  1. 基板、ゲート電極、ゲート絶縁膜、酸化物半導体を主成分とする活性層、防護層、ソース電極、及びドレイン電極を有する、トップコンタクト型の電界効果型トランジスタの製造方法であって、
    前記活性層上に前記防護層として耐酸性及びアルカリ可溶性を有する防護層を形成する防護層形成工程と、
    前記防護層形成工程によって形成された前記防護層上に、フォトレジスト膜を形成するレジスト形成工程と、
    前記レジスト形成工程によって形成された前記フォトレジスト膜をパターン状に露光する露光工程と、
    アルカリ性現像液を用いて、前記露光工程によって露光された前記フォトレジスト膜を現像してレジストパターンを形成すると共に、前記防護層の内の該レジストパターンから露出した領域を除去する現像工程と、
    を少なくとも有する電界効果型トランジスタの製造方法。
  2. 基板、ゲート電極、ゲート絶縁膜、酸化物半導体を主成分とする活性層、防護層、ソース電極、及びドレイン電極を有する、トップコンタクト型の電界効果型トランジスタの製造方法であって、
    前記活性層上に前記防護層として比抵抗が１００Ω・ｃｍ以上１００ＧΩ・ｃｍ以下である防護層を形成する防護層形成工程と、
    前記防護層形成工程によって形成された前記防護層上に、フォトレジスト膜を形成するレジスト形成工程と、
    前記レジスト形成工程によって形成された前記フォトレジスト膜をパターン状に露光する露光工程と、
    アルカリ性現像液を用いて、前記露光工程によって露光された前記フォトレジスト膜を現像してレジストパターンを形成すると共に、前記防護層の内の該レジストパターンから露出した領域を除去する現像工程と、
    を少なくとも有する電界効果型トランジスタの製造方法。
  3. 前記防護層の前記アルカリ性現像液に対する溶解速度は、前記活性層の該アルカリ性現像液に対する溶解速度の２倍以上である請求項１又は請求項２に記載の電界効果型トランジスタの製造方法。
  4. 前記防護層が、Ｇａを含む酸化物からなる請求項１〜請求項３の何れか１項に記載の電界効果型トランジスタの製造方法。
  5. 前記活性層が、Ｉｎ、Ｚｎ、及びＧａよりなる群より選ばれる少なくとも１種の元素を含む酸化物を含んで構成された請求項１〜請求項４の何れか１項に記載の電界効果型トランジスタの製造方法。
  6. 前記防護層の層厚が２０ｎｍ以上５００ｎｍ以下である請求項１〜請求項５の何れか１項に記載の電界効果型トランジスタの製造方法。
  7. 前記ソース電極及び前記ドレイン電極の、該ソース電極及び該ドレイン電極形成のために用いるエッチング液に対する溶解速度は、前記防護層の該エッチング液に対する溶解速度の２倍以上である請求項１〜請求項６の何れか１項に記載の電界効果型トランジスタの製造方法。
  8. 請求項１〜請求項７の何れか１項に記載の電界効果型トランジスタの製造方法によって製造された電界効果型トランジスタ。
  9. 電界効果型トランジスタを備えた表示装置の製造方法であって、
    前記電界効果型トランジスタを、請求項１〜請求項７の何れか１項に記載の電界効果型トランジスタの製造方法により製造する表示装置の製造方法。
JP2009123833A 2009-05-22 2009-05-22 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法 Active JP5546794B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009123833A JP5546794B2 (ja) 2009-05-22 2009-05-22 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
US12/782,710 US7977214B2 (en) 2009-05-22 2010-05-19 Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device
KR1020100047394A KR101736260B1 (ko) 2009-05-22 2010-05-20 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
TW099116086A TWI492312B (zh) 2009-05-22 2010-05-20 場效電晶體的製造方法、場效電晶體以及顯示裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009123833A JP5546794B2 (ja) 2009-05-22 2009-05-22 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010272715A JP2010272715A (ja) 2010-12-02
JP5546794B2 true JP5546794B2 (ja) 2014-07-09

Family

ID=43123992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009123833A Active JP5546794B2 (ja) 2009-05-22 2009-05-22 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法

Country Status (4)

Country Link
US (1) US7977214B2 (ja)
JP (1) JP5546794B2 (ja)
KR (1) KR101736260B1 (ja)
TW (1) TWI492312B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514600B1 (ko) * 2014-03-28 2015-04-23 성균관대학교산학협력단 반도체 소자 및 반도체 소자 제조 방법
TWI578546B (zh) * 2015-05-28 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體的製造方法
JP6562089B2 (ja) * 2016-02-01 2019-08-21 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN108172627B (zh) * 2016-12-07 2020-11-06 清华大学 一种薄膜晶体管及其制备方法
CN106783953B (zh) * 2016-12-26 2019-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
DE102021108615A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhter source/drain-oxidhalbleiterdünnfilmtransistor und verfahren zur herstellung davon
CN114609221A (zh) * 2022-03-09 2022-06-10 中山大学 一种氧化物半导体生物传感器、制作方法及使用方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070077371A1 (en) * 1989-05-26 2007-04-05 Dimitrakopoulos Christos D Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JP3351028B2 (ja) * 1993-06-22 2002-11-25 カシオ計算機株式会社 アルミ系金属膜のパターニング方法
JPH11111082A (ja) * 1997-10-03 1999-04-23 Nissan Chem Ind Ltd 導電性酸化スズ膜のパターニング方法
JP2003045771A (ja) * 2001-07-27 2003-02-14 Murata Mfg Co Ltd パターン形成方法及び回路基板の製造方法
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP2006017843A (ja) * 2004-06-30 2006-01-19 Hitachi Displays Ltd 表示装置の製造方法
JP4892830B2 (ja) * 2004-11-19 2012-03-07 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5100997B2 (ja) * 2005-10-18 2012-12-19 三菱電機株式会社 薄膜トランジスタ基板の製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same

Also Published As

Publication number Publication date
US7977214B2 (en) 2011-07-12
US20100295038A1 (en) 2010-11-25
KR101736260B1 (ko) 2017-05-16
TW201106431A (en) 2011-02-16
JP2010272715A (ja) 2010-12-02
KR20100126214A (ko) 2010-12-01
TWI492312B (zh) 2015-07-11

Similar Documents

Publication Publication Date Title
JP5546794B2 (ja) 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
US9508747B2 (en) Thin film transistor array substrate
US9954070B2 (en) Thin film transistor and manufacturing method thereof, display device
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
WO2016206236A1 (zh) 低温多晶硅背板及其制造方法和发光器件
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
US9548324B2 (en) Array substrate and method for fabricating the same
JP5424724B2 (ja) 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2011107476A (ja) 電子デバイスの製造方法
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
WO2015143839A1 (zh) 氧化物薄膜晶体管阵列基板的制造方法
JP2008171989A (ja) 電界効果型トランジスタ及びその製造方法
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
JP2013012610A (ja) 薄膜トランジスタおよびその製造方法
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
JP2010205923A (ja) 電界効果型トランジスタの製造方法
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
WO2016078248A1 (zh) 阵列基板及其制备方法、显示装置
US20170200814A1 (en) Manufacturing method of metal oxide semiconductor thin film transistor
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
JP2008171990A (ja) 電界効果型トランジスタとその製造方法
TWI511302B (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
JP2011216606A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140514

R150 Certificate of patent or registration of utility model

Ref document number: 5546794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250