JP6562089B2 - 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム - Google Patents

電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム Download PDF

Info

Publication number
JP6562089B2
JP6562089B2 JP2017565460A JP2017565460A JP6562089B2 JP 6562089 B2 JP6562089 B2 JP 6562089B2 JP 2017565460 A JP2017565460 A JP 2017565460A JP 2017565460 A JP2017565460 A JP 2017565460A JP 6562089 B2 JP6562089 B2 JP 6562089B2
Authority
JP
Japan
Prior art keywords
conductive film
film
effect transistor
field effect
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017565460A
Other languages
English (en)
Other versions
JPWO2017135029A1 (ja
Inventor
定憲 新江
定憲 新江
植田　尚之
尚之 植田
中村　有希
有希 中村
由希子 安部
由希子 安部
真二 松本
真二 松本
雄司 曽根
雄司 曽根
遼一 早乙女
遼一 早乙女
嶺秀 草柳
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of JPWO2017135029A1 publication Critical patent/JPWO2017135029A1/ja
Application granted granted Critical
Publication of JP6562089B2 publication Critical patent/JP6562089B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、電界効果型トランジスタ及びその製造方法、表示素子、表示装置、及びシステムに関する。
電界効果型トランジスタ（Field Effect Transistor；ＦＥＴ）は、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製及び集積化が容易である。そのため、ＦＥＴは、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。
電界効果型トランジスタのゲート絶縁層には、従来はシリコン系の絶縁膜が広く用いられていた。しかし、近年、電界効果型トランジスタの更なる高集積化、低消費電力化の要求が高まり、ゲート絶縁層にシリコン系の絶縁膜より格段に高い比誘電率を有する所謂ｈｉｇｈ−ｋ絶縁膜を用いる技術が検討されている。例えば、ゲート絶縁層として、希土類元素の酸化物、希土類元素のシリケート若しくは希土類元素のアルミネート又は希土類元素、アルミニウム及びシリコンを含んだ酸化物膜を用いた電界効果型トランジスタが提案されている（例えば、特許文献１参照）。
一方で、ゲート絶縁層として酸化物膜を用いた場合、ゲート絶縁層の上層である電極のエッチング工程におけるゲート絶縁層に対するダメージについての開示はない。このとき、ゲート絶縁層で膜減りなどのダメージがあるとリーク電流等が生じ、電界効果型トランジスタの電気特性に悪影響を与える。
本発明は、酸化物膜により形成されたゲート絶縁層を有する電界効果型トランジスタの製造方法において、ゲート絶縁層上の導電膜をパターニングする際に、ゲート絶縁層へのエッチングダメージを抑制することを目的とする。
本電界効果型トランジスタの製造方法は、ゲート絶縁層と、前記ゲート絶縁層の所定面に順次積層された第１導電膜及び第２導電膜を含む電極と、を有する電界効果型トランジスタの製造方法であって、前記ゲート絶縁層として、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくとも何れかである第Ｂ元素とを含む酸化物膜を成膜する工程と、前記酸化物膜の上に有機アルカリ溶液で溶解する第１導電膜を成膜する工程と、前記第１導電膜の上に第２導電膜を成膜する工程と、前記第１導電膜より前記第２導電膜の方がエッチングレートが高いエッチング液を用い、前記第２導電膜をエッチングする工程と、前記有機アルカリ溶液を用い、前記第２導電膜をマスクとして前記第１導電膜をエッチングする工程と、を有することを要件とする。
開示の技術によれば、酸化物膜により形成されたゲート絶縁層を有する電界効果型トランジスタの製造方法において、ゲート絶縁層上の導電膜をパターニングする際に、ゲート絶縁層へのエッチングダメージを抑制することができる。
第１の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その１）である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その２）である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その３）である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その４）である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その５）である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その６）である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その７）である。 第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図（その１）である。 第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図（その２）である。 第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図（その３）である。 第２の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第２の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その１）である。 第２の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その２）である。 第２の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その３）である。 第２の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その４）である。 第２の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図（その１）である。 第２の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図（その２）である。 第２の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図（その３）である。 実施例１で作製した電界効果型トランジスタの特性を示す図である。 第４の実施の形態におけるテレビジョン装置の構成を示すブロック図である。 第４の実施の形態におけるテレビジョン装置の説明図（その１）である。 第４の実施の形態におけるテレビジョン装置の説明図（その２）である。 第４の実施の形態におけるテレビジョン装置の説明図（その３）である。 第４の実施の形態における表示素子の説明図である。 第４の実施の形態における有機ＥＬの説明図である。 第４の実施の形態におけるテレビジョン装置の説明図（その４） 第４の実施の形態における他の表示素子の説明図（その１）である。 第４の実施の形態における他の表示素子の説明図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［電界効果型トランジスタの構造］
図１は、第１の実施の形態に係る電界効果型トランジスタを例示する断面図である。図１を参照するに、電界効果型トランジスタ１０は、基材１１と、ソース電極１２と、ドレイン電極１３と、活性層１４と、ゲート絶縁層１５と、ゲート電極１６とを有するトップゲート／ボトムコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ１０は、本発明に係る半導体装置の代表的な一例である。
電界効果型トランジスタ１０では、絶縁性の基材１１上にソース電極１２及びドレイン電極１３が形成され、ソース電極１２及びドレイン電極１３の一部を覆うように活性層１４が形成されている。更に、ソース電極１２、ドレイン電極１３、及び活性層１４を覆うようにゲート絶縁層１５が形成され、ゲート絶縁層１５上にゲート電極１６が形成されている。以下、電界効果型トランジスタ１０の各構成要素について、詳しく説明する。
なお、本実施の形態では、便宜上、ゲート電極１６側を上側又は一方の側、基材１１側を下側又は他方の側とする。又、各部位のゲート電極１６側の面を上面又は一方の面、基材１１側の面を下面又は他方の面とする。但し、電界効果型トランジスタ１０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材１１の上面の法線方向から視ることを指し、平面形状とは対象物を基材１１の上面の法線方向から視た形状を指すものとする。
基材１１の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。基材１１の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材、セラミック基材、プラスチック基材、フィルム基材等を用いることができる。
ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。又、プラスチック基材やフィルム基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等が挙げられる。
ソース電極１２及びドレイン電極１３は、基材１１上に形成されている。ソース電極１２及びドレイン電極１３は、ゲート電極１６へのゲート電圧の印加に応じて電流を取り出すための電極である。なお、ソース電極１２及びドレイン電極１３と共に、ソース電極１２及びドレイン電極１３と接続される配線が同一層に形成されてもよい。
ソース電極１２及びドレイン電極１３の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の金属、これらの合金、これら金属の混合物等を用いることができる。
又、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。ソース電極１２及びドレイン電極１３の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
活性層１４は、基材１１上に、ソース電極１２及びドレイン電極１３の一部を覆うように形成されている。ソース電極１２とドレイン電極１３の間に位置する活性層１４は、チャネル領域となる。活性層１４の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
活性層１４の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、多結晶シリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）、酸化物半導体、ペンタセン等の有機半導体等が挙げられる。これらの中でも、ゲート絶縁層１５との界面の安定性の点から、酸化物半導体を用いることが好ましい。
活性層１４を構成する酸化物半導体としては、例えば、ｎ型酸化物半導体を用いることができる。ｎ型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、インジウム（Ｉｎ）、Ｚｎ、スズ（Ｓｎ）、及びＴｉの少なくとも何れかと、アルカリ土類元素、又は希土類元素とを含有することが好ましく、Ｉｎとアルカリ土類元素、又は希土類元素とを含有することがより好ましい。
アルカリ土類元素としては、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）が挙げられる。
希土類元素としては、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。
酸化インジウムは、酸素欠損量によって電子キャリア濃度が１０１８ｃｍ−３〜１０２０ｃｍ−３程度に変化する。但し、酸化インジウムは酸素欠損ができやすい性質があり、酸化物半導体膜形成後の後工程で、意図しない酸素欠損ができる場合がある。インジウムと、インジウムよりも酸素と結合しやすいアルカリ土類元素や希土類元素との主に２つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐとともに、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。
又、活性層１４を構成するｎ型酸化物半導体は、２価のカチオン、３価のカチオン、４価のカチオン、５価のカチオン、６価のカチオン、７価のカチオン、及び８価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、ドーパントの価数が、ｎ型酸化物半導体を構成する金属イオン（但し、ドーパントを除く）の価数よりも大きいことが好ましい。なお、置換ドーピングは、ｎ型ドーピングともいう。
ゲート絶縁層１５は、活性層１４とゲート電極１６との間に、ソース電極１２及びドレイン電極１３を被覆して設けられている。ゲート絶縁層１５は、ソース電極１２及びドレイン電極１３とゲート電極１６とを絶縁するための層である。ゲート絶縁層１５の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１０００ｎｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。
ゲート絶縁層１５は、酸化物膜である。酸化物膜は、アルカリ土類金属である第Ａ元素と、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及びランタノイドの少なくとも何れかである第Ｂ元素とを少なくとも含有し、好ましくは、Ｚｒ（ジルコニウム）及びＨｆ（ハフニウム）の少なくとも何れかである第Ｃ元素を含有し、更に必要に応じて、その他の成分を含有する。酸化物膜に含まれるアルカリ土類金属は、１種類であってもよいし、２種類以上であってもよい。
ランタノイドとしては、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。
酸化物膜は、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物それ自体で形成されることが好ましい。常誘電体アモルファス酸化物は、大気中において安定であり、かつ広範な組成範囲で安定的にアモルファス構造を形成することができる。但し、酸化物膜の一部に結晶が含まれていてもよい。
アルカリ土類酸化物は大気中の水分や二酸化炭素と反応しやすく、容易に水酸化物や炭酸塩に変化してしまい、単独では電子デバイスへの応用には適さない。又、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイド等の単純酸化物は結晶化しやすく、リーク電流が問題となる。しかし、アルカリ土類金属と、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイドとの複合酸化物系は大気中において安定で且つ広範な組成領域でアモルファス膜を形成できる。Ｃｅはランタノイドの中で特異的に４価になりアルカリ土類金属との間でペロブスカイト構造の結晶を形成するため、アモルファス相を得るためには、Ｃｅを除くランタノイドであることが好ましい。
アルカリ土類金属とＧａ酸化物との間にはスピネル構造等の結晶相が存在するが、これらの結晶はペロブスカイト構造結晶と比較して、非常に高温でないと析出しない（一般には１０００℃以上）。又、アルカリ土類金属酸化物とＳｃ、Ｙ、及びＣｅを除くランタノイドからなる酸化物との間には安定な結晶相の存在が報告されておらず、高温の後工程を経てもアモルファス相からの結晶析出は希である。又、アルカリ土類金属と、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイドとの複合酸化物を３種類以上の金属元素で構成すると、アモルファス相は更に安定する。
酸化物膜に含まれる各々の元素の含有量は特に制限されないが、安定なアモルファス状態を取り得る組成となるように、各々の元素群から選ばれた金属元素が含まれていることが好ましい。
高誘電率膜を作製するという観点からすると、好ましくはＢａ、Ｓｒ、Ｌｕ、Ｌａ等の元素の組成比を高めることが好ましい。
本実施の形態に係る酸化物膜は、広範な組成範囲でアモルファス膜を形成することができるので、物性も広範に制御することができる。例えば、比誘電率は概ね６〜２０程度とＳｉＯ２に比較して充分高いが、組成を選択することによって用途に合わせて適切な値に調整することができる。
更に熱膨張係数は、１０−６〜１０−５である一般的な配線材料や半導体材料と同等で、熱膨張係数が１０−７台であるＳｉＯ２と比較して加熱工程を繰り返しても膜の剥離等のトラブルが少ない。特に、ａ−ＩＧＺＯ等の酸化物半導体とは良好な界面を形成する。
従って、本実施の形態に係る酸化物膜をゲート絶縁層１５に用いることにより、高性能な半導体デバイスを得ることができる。
ゲート電極１６は、ゲート絶縁層１５上の所定領域に形成されている。ゲート電極１６は、ゲート電圧を印加するための電極である。ゲート電極１６は、金属膜１６１上に金属膜１６２が積層された積層膜とすることができる。
金属膜１６１の材料としては、有機アルカリ溶液のエッチング液でエッチング可能な金属、合金、複数の金属の混合物であれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム（Ａｌ）、Ａｌ合金（Ａｌを主とした合金）等が挙げられる。但し、有機アルカリ溶液のエッチング液でエッチング可能であれば、金属膜１６１に代えて金属膜以外の導電膜（例えば、導電性を有する酸化物膜等）を用いてもよい。
有機アルカリ溶液としては、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ系）、水酸化２−ヒドロキシエチルトリメチルアンモニウム（ＣＨＯＬＩＮＥ系）、モノエタノールアミン等の強アルカリ溶液が挙げられる。
金属膜１６２の材料としては、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６１よりも高い金属、合金、複数の金属の混合物であれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、銅（Ｃｕ）、及びニッケル（Ｎｉ）等の金属、これらの合金、これら金属の混合物等が挙げられる。但し、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６１（或いは、それに代わる導電膜）よりも高ければ、金属膜１６２に代えて金属膜以外の導電膜（例えば、導電性を有する酸化物膜等）を用いてもよい。
金属膜１６１の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。金属膜１６２の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。
［電界効果型トランジスタの製造方法］
次に、図１に示す電界効果型トランジスタの製造方法について説明する。図２〜図８は、第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。
まず、図２に示す工程では、ガラス基材等からなる基材１１を準備し、基材１１上に、ソース電極１２及びドレイン電極１３を形成する。基材１１の材料や厚さは、前述の通り適宜選択することができる。又、基材１１の表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
ソース電極１２及びドレイン電極１３を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法が挙げられる。
次に、図３に示す工程では、ソース電極１２及びドレイン電極１３上に活性層１４を形成する。活性層１４を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜後、フォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法が挙げられる。
次に、図４に示す工程では、基材１１上に、ソース電極１２、ドレイン電極１３、及び活性層１４を被覆するゲート絶縁層１５を形成する。ゲート絶縁層１５を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜工程が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程が挙げられる。ゲート絶縁層１５の材料や厚さは、前述の通り適宜選択することができる。
次に、図５に示す工程では、ゲート絶縁層１５上に、金属膜１６１及び１６２を順次積層する。金属膜１６１及び１６２を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスが挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスが挙げられる。金属膜１６１及び１６２の材料や厚さは、前述の通り適宜選択することができる。
次に、図６に示す工程では、金属膜１６２上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、金属膜１６２上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成する。
次に、図７に示す工程では、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の金属膜１６２をエッチングにより除去する。金属膜１６１に対して金属膜１６２の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３００に被覆されていない領域において、金属膜１６１を殆どエッチングせずに、金属膜１６２のみをエッチングして除去できる。金属膜１６１及び金属膜１６２のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３００は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図８に示す工程では、金属膜１６２に被覆されていない領域の金属膜１６１をエッチングにより除去する。この工程では、エッチング液として有機アルカリ溶液を用いるが、レジスト層３００は有機アルカリ溶液に可溶である。これに対して、金属膜１６２は有機アルカリ溶液に対してエッチング耐性を有している。そのため、レジスト層３００が溶解しても、金属膜１６２をマスクとして、金属膜１６１を所望の形状にエッチングすることができる。
この工程により、金属膜１６１上に金属膜１６２が積層された積層膜からなるゲート電極１６が形成され、トップゲート／ボトムコンタクト型の電界効果型トランジスタ１０（図１参照）が完成する。
このように、第１の実施の形態では、酸化物膜からなるゲート絶縁層１５の所定面に形成される電極を、金属膜１６１上に金属膜１６２を形成した積層膜としている。そして、金属膜１６１を、有機アルカリ溶液のエッチング液でエッチング可能な金属、合金、複数の金属の混合物から形成している。又、金属膜１６２を、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６１よりも高い金属、合金、複数の金属の混合物から形成している。
これにより、金属膜１６１を有機アルカリ溶液でエッチングする際に金属膜１６２がマスクとして機能するため、金属膜１６１を所望の形状にエッチングすることができる。
又、有機アルカリ溶液は、ゲート絶縁層１５を構成するアルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくとも何れかである第Ｂ元素とを含む酸化物膜に対して選択的に金属膜１６１をエッチングできるため、ゲート絶縁層１５へのエッチングダメージを抑制可能となり、ゲート絶縁層１５が膜厚減少せず、良好な絶縁性を維持できる。その結果、良好な電気特性を備えた電界効果型トランジスタを実現できる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、トップゲート／ボトムコンタクト型以外の電界効果型トランジスタの例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９〜図１１は、第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。図９〜図１１に示す各電界効果型トランジスタは、本発明に係る半導体装置の代表的な一例である。
図９に示す電界効果型トランジスタ１０Ａは、トップゲート／トップコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０Ａでは、絶縁性の基材１１上に活性層１４が形成され、活性層１４上に、ソース電極１２及びドレイン電極１３が、活性層１４のチャネル領域となる所定の間隔を隔てて形成されている。更に、ソース電極１２、ドレイン電極１３、及び活性層１４を覆うようにゲート絶縁層１５が形成され、ゲート絶縁層１５上にゲート電極１６が形成されている。ゲート電極１６が金属膜１６１上に金属膜１６２が積層された積層膜である点は、電界効果型トランジスタ１０（図１参照）と同様である。
電界効果型トランジスタ１０Ａは、図２に示した工程と、図３に示した工程の順番を変更することで製造できる。
図１０に示す電界効果型トランジスタ１０Ｂは、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０Ｂでは、絶縁性の基材１１上にゲート電極１６が形成され、ゲート電極１６を覆うようにゲート絶縁層１５が形成されている。更に、ゲート絶縁層１５上にソース電極１２及びドレイン電極１３が形成され、ソース電極１２及びドレイン電極１３の一部を覆うように活性層１４が形成されている。ソース電極１２及びドレイン電極１３は、活性層１４のチャネル領域となる所定の間隔を隔てて形成されている。
電界効果型トランジスタ１０Ｂでは、ソース電極１２は、金属膜１２１上に金属膜１２２が積層された積層膜とすることができる。又、ドレイン電極１３は、金属膜１３１上に金属膜１３２が積層された積層膜とすることができる。金属膜１２１及び１３１の材料や形成方法は、例えば、金属膜１６１の材料や形成方法と同様とすることができる。又、金属膜１２２及び１３２の材料や形成方法は、例えば、金属膜１６２の材料や形成方法と同様とすることができる。
図１１に示す電界効果型トランジスタ１０Ｃは、ボトムゲート／トップコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０Ｃでは、絶縁性の基材１１上にゲート電極１６が形成され、ゲート電極１６を覆うようにゲート絶縁層１５が形成されている。更に、ゲート絶縁層１５上に活性層１４が形成され、活性層１４上に、ソース電極１２及びドレイン電極１３が、活性層１４のチャネル領域となる所定の間隔を隔てて形成されている。
電界効果型トランジスタ１０Ｃでは、ソース電極１２は、金属膜１２１上に金属膜１２２が積層された積層膜とすることができる。又、ドレイン電極１３は、金属膜１３１上に金属膜１３２が積層された積層膜とすることができる。金属膜１２１及び１３１の材料や形成方法は、例えば、金属膜１６１の材料や形成方法と同様とすることができる。又、金属膜１２２及び１３２の材料や形成方法は、例えば、金属膜１６２の材料や形成方法と同様とすることができる。
このように、本発明に係る電界効果型トランジスタの層構造は、特に制限はなく、図１や図９〜図１１に示す構造を、目的に応じて適宜選択することができる。図９〜図１１に示す電界効果型トランジスタ１０Ａ、１０Ｂ、及び１０Ｃについても、電界効果型トランジスタ１０と同様の効果を奏する。
〈第２の実施の形態〉
第２の実施の形態では、ゲート電極を３層の金属膜が積層された積層膜とする例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［電界効果型トランジスタの構造］
図１２は、第２の実施の形態に係る電界効果型トランジスタを例示する断面図である。図１２を参照するに、電界効果型トランジスタ１０Ｄは、ゲート電極１６が金属膜１６１上に金属膜１６２及び金属膜１６３が順次積層された積層膜である点が、電界効果型トランジスタ１０（図１等参照）と相違する。
金属膜１６１の材料としては、第１の実施の形態で例示した材料と同様の材料を用いることができる。
金属膜１６２の材料としては、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６１よりも高い金属、合金、複数の金属の混合物であれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）、金（Ａｕ）、銅（Ｃｕ）、及びニッケル（Ｎｉ）等の金属、これらの合金、これら金属の混合物等が挙げられる。
但し、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６１（或いは、それに代わる導電膜）よりも高ければ、金属膜１６２に代えて金属膜以外の導電膜（例えば、導電性を有する酸化物膜等）を用いてもよい。
金属膜１６３の材料としては、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６２よりも高い金属、合金、複数の金属の混合物であれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、チタン（Ｔｉ）等の金属、これらの合金、これら金属の混合物等が挙げられる。
但し、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６２（或いは、それに代わる導電膜）よりも高ければ、金属膜１６３に代えて金属膜以外の導電膜（例えば、導電性を有する酸化物膜等）を用いてもよい。
又、金属膜１６３は、金属膜１６２よりも耐熱性の高い金属により形成することが好ましい。
金属膜１６１の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。金属膜１６２の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。金属膜１６３の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。
［電界効果型トランジスタの製造方法］
次に、図１２に示す電界効果型トランジスタの製造方法について説明する。図１３〜図１６は、第２の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。
まず、第１の実施の形態の図２〜図４と同様の工程を実行する。次に、図１３に示す工程では、ゲート絶縁層１５上に、金属膜１６１、１６２、及び１６３を順次積層する。金属膜１６１、１６２、及び１６３を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスが挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスが挙げられる。金属膜１６１、１６２、及び１６３の材料や厚さは、前述の通り適宜選択することができる。
次に、図１４に示す工程では、金属膜１６３上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、金属膜１６３上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成する。
そして、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の金属膜１６３をエッチングにより除去する。金属膜１６２に対して金属膜１６３の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３００に被覆されていない領域において、金属膜１６２を殆どエッチングせずに、金属膜１６３のみをエッチングして除去できる。金属膜１６２及び金属膜１６３のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３００は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図１５に示す工程では、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の金属膜１６２をエッチングにより除去する。金属膜１６１に対して金属膜１６２の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３００に被覆されていない領域において、金属膜１６１を殆どエッチングせずに、金属膜１６２のみをエッチングして除去できる。金属膜１６１及び金属膜１６２のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３００は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図１６に示す工程では、金属膜１６２及び１６３に被覆されていない領域の金属膜１６１をエッチングにより除去する。この工程では、エッチング液として有機アルカリ溶液を用いるが、レジスト層３００は有機アルカリ溶液に可溶である。これに対して、金属膜１６２及び１６３は有機アルカリ溶液に対してエッチング耐性を有している。そのため、レジスト層３００が溶解しても、金属膜１６２及び１６３をマスクとして、金属膜１６１を所望の形状にエッチングすることができる。なお、レジスト層３００は徐々に溶解するが、図１６では、レジスト層３００が完全に溶解した状態を図示している。
このように、第２の実施の形態に係る電界効果型トランジスタ１０Ｄの製造工程によれば、図１６に示す工程でレジスト層３００が完全に溶解するため、別途レジスト層３００を除去する工程を設ける必要がない。そのため、電界効果型トランジスタ１０Ｄの製造工程を簡略化することが可能となり、電界効果型トランジスタ１０Ｄの製造コストを低減することができる。
但し、図１６に示す工程では金属膜１６２及び１６３がエッチングマスクとして機能するため、例えば、図１５に示す工程の後、予めレジスト層３００を除去し、その後、金属膜１６２及び１６３をエッチングマスクとして金属膜１６１をエッチングする工程としてもよい。
以上の工程により、金属膜１６１上に金属膜１６２及び１６３が順次積層された積層膜からなるゲート電極１６が形成され、トップゲート／ボトムコンタクト型の電界効果型トランジスタ１０Ｄ（図１６参照）が完成する。
なお、図１６の工程後（図１６の工程の直後ではない場合もある）、酸化物半導体からなる活性層１４の信頼性向上のため、電界効果型トランジスタ１０Ｄに対してアニール（例えば、３００℃〜４００℃程度）を行う場合がある。この場合、アニールによりゲート電極１６の表面が荒れてしまうと電極として機能しなくなる。第２の実施の形態では、ゲート電極１６の最上層である金属膜１６３を金属膜１６２（例えば、Ｍｏ）よりも耐熱性の高い金属（例えば、Ｔｉ）により形成しているため、アニールによりゲート電極１６の表面が荒れることを防止できる。
このように、第２の実施の形態では、酸化物膜からなるゲート絶縁層１５の所定面に形成される電極を、金属膜１６１上に金属膜１６２及び１６３を順次積層した積層膜としている。そして、金属膜１６１を、有機アルカリ溶液のエッチング液でエッチング可能な金属、合金、複数の金属の混合物から形成している。
又、金属膜１６２を、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６１よりも高い金属、合金、複数の金属の混合物から形成している。そして、金属膜１６３を、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６２よりも高い金属、合金、複数の金属の混合物から形成している。
これにより、金属膜１６１を有機アルカリ溶液でエッチングする際に金属膜１６２及び１６３がマスクとして機能するため、金属膜１６１を所望の形状にエッチングすることができる。
又、有機アルカリ溶液は、ゲート絶縁層１５を構成するアルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくとも何れかである第Ｂ元素とを含む酸化物膜に対して選択的に金属膜１６１をエッチングできるため、ゲート絶縁層１５へのエッチングダメージを抑制可能となり、ゲート絶縁層１５が膜厚減少せず、良好な絶縁性を維持できる。その結果、良好な電気特性を備えた電界効果型トランジスタを実現できる。
〈第２の実施の形態の変形例〉
第２の実施の形態の変形例では、トップゲート／ボトムコンタクト型以外の電界効果型トランジスタの例を示す。なお、第２の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１７〜図１９は、第２の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。図１７〜図１９に示す各電界効果型トランジスタは、本発明に係る半導体装置の代表的な一例である。
図１７に示す電界効果型トランジスタ１０Ｅは、トップゲート／トップコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０Ｅは、ゲート電極１６が金属膜１６１上に金属膜１６２及び１６３が順次積層された積層膜である点をが、第１の実施の形態の変形例に係る電界効果型トランジスタ１０Ａ（図９参照）と相違する。
電界効果型トランジスタ１０Ｅは、図２に示した工程と、図３に示した工程の順番を変更することで製造できる。
図１８に示す電界効果型トランジスタ１０Ｆは、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０Ｆは、ソース電極１２が金属膜１２１上に金属膜１２２及び１２３が順次積層された積層膜である点、及び、ドレイン電極１３が金属膜１３１上に金属膜１３２及び１３３が順次積層された積層膜である点が、第１の実施の形態の変形例に係る電界効果型トランジスタ１０Ｂ（図１０参照）と相違する。金属膜１２３及び１３３の材料や形成方法は、例えば、金属膜１６３の材料や形成方法と同様とすることができる。
図１９に示す電界効果型トランジスタ１０Ｇは、ボトムゲート／トップコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０Ｇは、ソース電極１２が金属膜１２１上に金属膜１２２及び１２３が順次積層された積層膜である点、及び、ドレイン電極１３が金属膜１３１上に金属膜１３２及び１３３が順次積層された積層膜である点が、第１の実施の形態の変形例に係る電界効果型トランジスタ１０Ｃ（図１１参照）と相違する。金属膜１２３及び１３３の材料や形成方法は、例えば、金属膜１６３の材料や形成方法と同様とすることができる。
このように、本発明に係る電界効果型トランジスタの層構造は、特に制限はなく、図１２や図１７〜図１９に示す構造を、目的に応じて適宜選択することができる。図１７〜図１９に示す電界効果型トランジスタ１０Ｅ、１０Ｆ、及び１０Ｇについても、電界効果型トランジスタ１０Ｄと同様の効果を奏する。
〈第３の実施の形態〉
第３の実施の形態では、第２の実施の形態において、第１導電膜の上に有機アルカリ溶液で溶解する第２導電膜を成膜する例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
第３の実施の形態に係る電界効果型トランジスタの構造は、図１２に示す電界効果型トランジスタ１０Ｄと同様である。第３の実施の形態では、金属膜１６２の材料としては、有機アルカリ溶液のエッチング液でエッチング可能な金属、合金、複数の金属の混合物であれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、銅（Ｃｕ）、Ｃｕ合金（Ｃｕを主とした合金）等が挙げられる。
但し、有機アルカリ溶液のエッチング液でエッチング可能であれば、金属膜１６２に代えて金属膜以外の導電膜（例えば、導電性を有する酸化物膜等）を用いてもよい。
又、金属膜１６３は、金属膜１６２よりも耐熱性の高い金属により形成することが好ましい。電界効果型トランジスタ１０Ｄをアニールする際に、ゲート電極１６の上面（金属膜１６３の上面）が荒れることを防止するためである。例えば、金属膜１６２がＣｕであれば、金属膜１６３としてＴｉを用いることができる。
第３の実施の形態に係る電界効果型トランジスタ１０Ｄの製造方法では、図１５に示す工程は不要である。
すなわち、図１４に示す工程の後、金属膜１６３に被覆されていない領域の金属膜１６１及び１６２をエッチングにより同時に除去する。この工程では、エッチング液として有機アルカリ溶液を用いるが、レジスト層３００は有機アルカリ溶液に可溶である。これに対して、金属膜１６３は有機アルカリ溶液に対してエッチング耐性を有している。そのため、レジスト層３００が溶解しても、金属膜１６３をマスクとして、金属膜１６１及び１６２を所望の形状に同時にエッチングすることができる（図１６）。なお、レジスト層３００は徐々に溶解するが、図１６では、レジスト層３００が完全に溶解した状態を図示している。
このように、第３の実施の形態に係る電界効果型トランジスタ１０Ｄの製造工程によれば、図１６に示す工程でレジスト層３００が完全に溶解するため、別途レジスト層３００を除去する工程を設ける必要がない。そのため、電界効果型トランジスタ１０Ｄの製造工程を簡略化することが可能となり、電界効果型トランジスタ１０Ｄの製造コストを低減することができる。
但し、図１６に示す工程では金属膜１６３がエッチングマスクとして機能するため、例えば、図１４に示す工程の後、予めレジスト層３００を除去し、その後、金属膜１６３をエッチングマスクとして金属膜１６１及び１６２を同時にエッチングする工程としてもよい。
以上の工程により、金属膜１６１上に金属膜１６２及び１６３が順次積層された積層膜からなるゲート電極１６が形成され、トップゲート／ボトムコンタクト型の電界効果型トランジスタ１０Ｄ（図１２参照）が完成する。
なお、図１６の工程後（図１６の工程の直後ではない場合もある）、酸化物半導体からなる活性層１４の信頼性向上のため、電界効果型トランジスタ１０Ｄに対してアニール（例えば、３００℃〜４００℃程度）を行う場合がある。この場合、アニールによりゲート電極１６の表面が荒れてしまうと電極として機能しなくなる。第３の実施の形態では、ゲート電極１６の最上層である金属膜１６３を金属膜１６２（例えば、Ｃｕ）よりも耐熱性の高い金属（例えば、Ｔｉ）により形成しているため、アニールによりゲート電極１６の表面が荒れることを防止できる。
このように、第３の実施の形態では、酸化物膜からなるゲート絶縁層１５の所定面に形成される電極を、金属膜１６１上に金属膜１６２及び１６３を順次積層した積層膜としている。そして、金属膜１６１及び１６２を、有機アルカリ溶液のエッチング液でエッチング可能な金属、合金、複数の金属の混合物から形成している。
又、金属膜１６３を、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが金属膜１６２よりも高い金属、合金、複数の金属の混合物から形成している。
これにより、金属膜１６１及び１６２を有機アルカリ溶液でエッチングする際に金属膜１６３がマスクとして機能するため、金属膜１６１及び１６２を所望の形状に同時にエッチングすることができる。
又、有機アルカリ溶液は、ゲート絶縁層１５を構成するアルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくとも何れかである第Ｂ元素とを含む酸化物膜に対して選択的に金属膜１６１及び１６２をエッチングできるため、ゲート絶縁層１５へのエッチングダメージを抑制可能となり、ゲート絶縁層１５が膜厚減少せず、良好な絶縁性を維持できる。その結果、良好な電気特性を備えた電界効果型トランジスタを実現できる。
〈実施例１〜４〉
実施例１〜４では、図１に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタ１０を作製した。
まず、ガラスからなる基材１１上に金属膜（Ａｕ）を成膜し、金属膜をフォトリソグラフィ工程及びウェットエッチングによりパターニングし、ソース電極１２及びドレイン電極１３を形成した。その後、ソース電極１２及びドレイン電極１３上に酸化物半導体膜（ＭｇＩｎ２Ｏ４）を成膜、酸化物半導体膜をフォトリソグラフィ工程及びウェットエッチングによりパターニングし、活性層１４を形成した。
次に、基材１１上にソース電極１２、ドレイン電極１３、及び活性層１４を被覆する酸化物膜となる塗布液をスピンコートし、続いて、乾燥処理、焼成、及びアニールを行い、ゲート絶縁層１５（ＬａＳｒＯ）を形成した。
次に、ゲート絶縁層１５上に、金属膜１６１としてＡｌを主成分とするＡｌ合金（ターゲット材料：SA-HT2コベルコ科研製）をスパッタリング法により成膜した。続いて、金属膜１６１上に金属膜１６２としてＭｏ（実施例１、２）、又はＣｕ（実施例３、４）をスパッタリング法により成膜した。その後、金属膜１６２上の所定領域にフォトリソグラフィ工程を経てレジスト層３００を形成した。
次に、エッチング工程１及びエッチング工程２を行って金属膜１６１及び金属膜１６２からなるゲート電極１６を形成し、電界効果型トランジスタ１０を完成した。この際、エッチング工程１及びエッチング工程２の条件を表１のようにして実施例１〜４とした。
Figure 0006562089
 具体的には、実施例１においては、エッチング工程１では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ１．６ｎｍ／ｍｉｎ及び４３７．７ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
実施例２においては、エッチング工程１では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ２１ｎｍ／ｍｉｎ及び２００ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
実施例３においては、エッチング工程１では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ１ｎｍ／ｍｉｎ及び４００ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
実施例４においては、エッチング工程１では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ１．６ｎｍ／ｍｉｎ及び４０７ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
（外観検査）
実施例１〜４について、エッチング工程２を行った後のゲート絶縁層１５のエッチングダメージの検査（ゲート絶縁層１５の膜厚の減少の有無の確認）を行い、結果を表１に示した。
表１に示すように、エッチング工程１では金属膜１６２をエッチングし、エッチング工程２では金属膜１６２をマスクとして金属膜１６１をエッチングすることで、ゲート絶縁層１５を構成する酸化物膜へのエッチング液によるダメージ（ゲート絶縁層１５の膜厚の減少）を抑制できることが確認された。
（電気特性）
実施例１で得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００）を用いて、トランジスタ性能評価を実施した。具体的には、ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−１５Ｖから＋１５Ｖに変化させてソース／ドレイン電流Ｉｄｓ及びゲート電流｜Ｉｇ｜を測定し、電流−電圧特性を評価した。
トランジスタ性能評価の結果、図２０に示すように、絶縁性が維持され、良好なトランジスタ特性が得られた。
〈実施例５〜８〉
実施例５〜８では、図１２に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタ１０Ｄを作製した。
まず、実施例１と同様にして、ガラスからなる基材１１上に、ソース電極１２（Ａｕ）及びドレイン電極１３（Ａｕ）、活性層１４（ＭｇＩｎ２Ｏ４）、ゲート絶縁層１５（ＬａＳｒＯ）を形成した。
次に、ゲート絶縁層１５上に、金属膜１６１としてＡｌを主成分とするＡｌ合金（ターゲット材料：SA-HT2コベルコ科研製）をスパッタリング法により成膜した。続いて、金属膜１６１上に金属膜１６２としてＭｏ（実施例５、６）、又はＣｕ（実施例７、８）をスパッタリング法により成膜した。続いて、金属膜１６２上に金属膜１６３としてＴｉをスパッタリング法により成膜した。その後、金属膜１６３上の所定領域にフォトリソグラフィ工程を経てレジスト層３００を形成した。
次に、エッチング工程１、エッチング工程２、及びエッチング工程３を行って金属膜１６１、１６２、及び１６３からなるゲート電極１６を形成し、電界効果型トランジスタ１０Ｄを完成した。この際、エッチング工程１、エッチング工程２、及びエッチング工程３の条件を表２のようにして実施例５〜８とした。
Figure 0006562089
 具体的には、実施例５においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ＜０．１ｎｍ／ｍｉｎ及び１３８ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ１．６ｎｍ／ｍｉｎ及び４３７．７ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程３では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
実施例６においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ＜０．１ｎｍ／ｍｉｎ及び１３８ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ２１ｎｍ／ｍｉｎ及び２００ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程３では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
実施例７においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ０．３ｎｍ／ｍｉｎ及び１３８ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ１ｎｍ／ｍｉｎ及び４００ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程３では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
実施例８においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ０．３ｎｍ／ｍｉｎ及び１３８ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１及び金属膜１６２のエッチングレートがそれぞれ１．６ｎｍ／ｍｉｎ及び４０７ｎｍ／ｍｉｎのエッチング液で金属膜１６２をエッチングしてパターンを形成した。又、エッチング工程３では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎである濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１をエッチングしてパターンを形成した。
（外観検査）
実施例５〜８について、エッチング工程３を行った後のゲート絶縁層１５のエッチングダメージの検査（ゲート絶縁層１５の膜厚の減少の有無の確認）を行い、結果を表２に示した。
表２に示すように、エッチング工程２では金属膜１６２をエッチングし、エッチング工程３では金属膜１６２及び１６３をマスクとして金属膜１６１をエッチングすることで、ゲート絶縁層１５を構成する酸化物膜へのエッチング液によるダメージ（ゲート絶縁層１５の膜厚の減少）を抑制できることが確認された。
（電気特性）
実施例５で得られた電界効果型トランジスタについて、実施例１と同様にトランジスタ性能評価を実施した結果、図２０と同様に、絶縁性が維持され、良好なトランジスタ特性が得られた。
〈比較例１〉
比較例１では、図１２に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタ１０Ｄを作製した。
但し、比較例１においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ＜０．１ｎｍ／ｍｉｎ及び１３８ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２は行わなかった。そして、エッチング工程３では、ＡｌやＭｏの金属膜に広く使用されるＰＡＮ（燐酸、酢酸、硝酸の混合液）系統のエッチング液でパターンを形成した。
（外観検査）
比較例１について、エッチング工程３を行った後のゲート絶縁層１５のエッチングダメージの検査（ゲート絶縁層１５の膜厚の減少の有無の確認）を行い、結果を表３に示した。
Figure 0006562089
 表３に示すように、エッチング工程２は行わずにエッチング工程３でＰＡＮ系統のエッチング液でパターンを形成すると、ゲート絶縁層１５を構成する酸化物膜に膜減りが生じることが確認された。すなわち、比較例１に係るエッチング工程では、ゲート絶縁層１５を構成する酸化物膜へのエッチング液によるダメージが生じることが確認された。
〈実施例９、１０〉
実施例９、１０では、図１２に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタ１０Ｄを作製した。
まず、実施例１と同様にして、ガラスからなる基材１１上に、ソース電極１２（Ａｕ）及びドレイン電極１３（Ａｕ）、活性層１４（ＭｇＩｎ２Ｏ４）、ゲート絶縁層１５（ＬａＳｒＯ）を形成した。
次に、ゲート絶縁層１５上に、金属膜１６１としてＡｌを主成分とするＡｌ合金（ターゲット材料：SA-HT2コベルコ科研製）をスパッタリング法により成膜した。続いて、金属膜１６１上に金属膜１６２としてＣｕをスパッタリング法により成膜した。続いて、金属膜１６２上に金属膜１６３としてＴｉをスパッタリング法により成膜した。その後、金属膜１６３上の所定領域にフォトリソグラフィ工程を経てレジスト層３００を形成した。
次に、エッチング工程１及びエッチング工程２を行って金属膜１６１、１６２、及び１６３からなるゲート電極１６を形成し、電界効果型トランジスタ１０Ｄを完成した。この際、エッチング工程１及びエッチング工程２の条件を表４のようにして実施例９、１０とした。
Figure 0006562089
 具体的には、実施例９においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ０．３ｎｍ／ｍｉｎ及び１３８ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎ、金属膜１６２も溶解する濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１及び１６２を同時にエッチングしてパターンを形成した。
実施例１０においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ０．６ｎｍ／ｍｉｎ及び１１７．６ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２では、金属膜１６１のエッチングレートが６６．７ｎｍ／ｍｉｎ、金属膜１６２も溶解する濃度６％の水酸化テトラメチルアンモニウム溶液のエッチング液で金属膜１６１及び１６２を同時にエッチングしてパターンを形成した。
（外観検査）
実施例９、１０について、エッチング工程２を行った後のゲート絶縁層１５のエッチングダメージの検査（ゲート絶縁層１５の膜厚の減少の有無の確認）を行い、結果を表４に示した。
表４に示すように、エッチング工程１では金属膜１６３をエッチングし、エッチング工程２では金属膜１６３をマスクとして金属膜１６１及び１６２を同時にエッチングすることで、ゲート絶縁層１５を構成する酸化物膜へのエッチング液によるダメージ（ゲート絶縁層１５の膜厚の減少）を抑制できることが確認された。
（電気特性）
実施例９で得られた電界効果型トランジスタについて、実施例１と同様にトランジスタ性能評価を実施した結果、図２０と同様に、絶縁性が維持され、良好なトランジスタ特性が得られた。
〈比較例２〉
比較例２では、図１２に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタ１０Ｄを作製した。
但し、比較例２においては、エッチング工程１では、金属膜１６２及び金属膜１６３のエッチングレートがそれぞれ０．３ｎｍ／ｍｉｎ及び１３８ｎｍ／ｍｉｎのエッチング液で金属膜１６３をエッチングしてパターンを形成した。又、エッチング工程２では、ＡｌやＣｕの金属膜を溶解する硫酸・硝酸・フッ化アンモニウム混合液のエッチング液でパターンを形成した。
（外観検査）
比較例２について、エッチング工程２を行った後のゲート絶縁層１５のエッチングダメージの検査（ゲート絶縁層１５の膜厚の減少の有無の確認）を行い、結果を表５に示した。
Figure 0006562089
 表５に示すように、エッチング工程２でＰＡＮ系統のエッチング液でパターンを形成すると、ゲート絶縁層１５を構成する酸化物膜に膜減りが生じることが確認された。すなわち、比較例２に係るエッチング工程では、ゲート絶縁層１５を構成する酸化物膜へのエッチング液によるダメージが生じることが確認された。
〈第４の実施の形態〉
第４の実施の形態では、第１の実施の形態に係る電界効果型トランジスタを用いた表示素子、画像表示装置、及びシステムの例を示す。なお、第４の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
（表示素子）
第４の実施の形態に係る表示素子は、少なくとも、光制御素子と、光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子等が挙げられる。
駆動回路としては、第１の実施の形態に係る電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
第４の実施の形態に係る表示素子は、第１の実施の形態に係る電界効果型トランジスタを有しているため、リーク電流を低く抑えることができ、低電圧駆動が可能となる。その結果、高品質の表示を行うことが可能となる。
（画像表示装置）
第４の実施の形態に係る画像表示装置は、少なくとも、第４の実施の形態に係る複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。複数の表示素子としては、マトリックス状に配置された複数の第４の実施の形態に係る表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
第４の実施の形態に係る画像表示装置は、第１の実施の形態に係る電界効果型トランジスタを備えた表示素子を有しているため、高品質の画像を表示することが可能となる。
（システム）
第４の実施の形態に係るシステムは、少なくとも、第４の実施の形態に係る画像表示装置と、画像データ作成装置とを有する。画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、画像データを前記画像表示装置に出力する。
システムは、第４の実施の形態に係る画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。
以下、第４の実施の形態に係る表示素子、画像表示装置、及びシステムについて、具体的に説明する。
図２１には、第４の実施の形態に係るシステムとしてのテレビジョン装置５００の概略構成が示されている。なお、図２１における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
第４の実施の形態に係るテレビジョン装置５００は、主制御装置５０１、チューナ５０３、ＡＤコンバータ（ＡＤＣ）５０４、復調回路５０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ５０６、音声デコーダ５１１、ＤＡコンバータ（ＤＡＣ）５１２、音声出力回路５１３、スピーカ５１４、映像デコーダ５２１、映像・ＯＳＤ合成回路５２２、映像出力回路５２３、画像表示装置５２４、ＯＳＤ描画回路５２５、メモリ５３１、操作装置５３２、ドライブインターフェース（ドライブＩＦ）５４１、ハードディスク装置５４２、光ディスク装置５４３、ＩＲ受光器５５１、及び通信制御装置５５２等を備えている。
主制御装置５０１は、テレビジョン装置５００の全体を制御し、ＣＰＵ、フラッシュＲＯＭ、及びＲＡＭ等から構成されている。フラッシュＲＯＭには、ＣＰＵにて解読可能なコードで記述されたプログラム、及びＣＰＵでの処理に用いられる各種データ等が格納されている。又、ＲＡＭは、作業用のメモリである。
チューナ５０３は、アンテナ６１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ＡＤＣ５０４は、チューナ５０３の出力信号（アナログ情報）をデジタル情報に変換する。復調回路５０５は、ＡＤＣ５０４からのデジタル情報を復調する。
ＴＳデコーダ５０６は、復調回路５０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。音声デコーダ５１１は、ＴＳデコーダ５０６からの音声情報をデコードする。ＤＡコンバータ（ＤＡＣ）５１２は、音声デコーダ５１１の出力信号をアナログ信号に変換する。
音声出力回路５１３は、ＤＡコンバータ（ＤＡＣ）５１２の出力信号をスピーカ５１４に出力する。映像デコーダ５２１は、ＴＳデコーダ５０６からの映像情報をデコードする。映像・ＯＳＤ合成回路５２２は、映像デコーダ５２１の出力信号とＯＳＤ描画回路５２５の出力信号を合成する。
映像出力回路５２３は、映像・ＯＳＤ合成回路５２２の出力信号を画像表示装置５２４に出力する。ＯＳＤ描画回路５２５は、画像表示装置５２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置５３２やＩＲ受光器５５１からの指示に応じて表示情報が含まれる信号を生成する。
メモリ５３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。操作装置５３２は、例えばコントロールパネル等の入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置５０１に通知する。ドライブＩＦ５４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。
ハードディスク装置５４２は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。光ディスク装置５４３は、光ディスク（例えば、ＤＶＤ）にデータを記録するとともに、光ディスクに記録されているデータを再生する。
ＩＲ受光器５５１は、リモコン送信機６２０からの光信号を受信し、主制御装置５０１に通知する。通信制御装置５５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
画像表示装置５２４は、一例として図２２に示されるように、表示器７００、及び表示制御装置７８０を有している。表示器７００は、一例として図２３に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子７０２がマトリックス状に配置されたディスプレイ７１０を有している。
又、ディスプレイ７１０は、一例として図２４に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・・・、Ｘｎ−２、Ｘｎ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）を有している。そして、走査線とデータ線とによって、表示素子７０２を特定することができる。
各表示素子７０２は、一例として図２５に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子７５０と、この有機ＥＬ素子７５０を発光させるためのドライブ回路７２０とを有している。すなわち、ディスプレイ７１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。又、ディスプレイ７１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
有機ＥＬ素子７５０は、一例として図２６に示されるように、有機ＥＬ薄膜層７４０と、陰極７１２と、陽極７１４とを有している。
有機ＥＬ素子７５０は、例えば、電界効果型トランジスタの横に配置することができる。この場合、有機ＥＬ素子７５０と電界効果型トランジスタとは、同一の基材上に形成することができる。但し、これに限定されず、例えば、電界効果型トランジスタの上に有機ＥＬ素子７５０が配置されても良い。この場合には、ゲート電極に透明性が要求されるので、ゲート電極には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２等の導電性を有する透明な酸化物が用いられる。
有機ＥＬ素子７５０において、陰極７１２には、Ａｌが用いられている。なお、Ｍｇ−Ａｇ合金、Ａｌ−Ｌｉ合金、ＩＴＯ等を用いても良い。陽極７１４には、ＩＴＯが用いられている。なお、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ等の導電性を有する酸化物、Ａｇ−Ｎｄ合金等を用いても良い。
有機ＥＬ薄膜層７４０は、電子輸送層７４２と発光層７４４と正孔輸送層７４６とを有している。そして、電子輸送層７４２に陰極７１２が接続され、正孔輸送層７４６に陽極７１４が接続されている。陽極７１４と陰極７１２との間に所定の電圧を印加すると発光層７４４が発光する。
又、図２５に示すように、ドライブ回路７２０は、２つの電界効果型トランジスタ８１０及び８２０、コンデンサ８３０を有している。電界効果型トランジスタ８１０は、スイッチ素子として動作する。ゲート電極Ｇは、所定の走査線に接続され、ソース電極Ｓは、所定のデータ線に接続されている。又、ドレイン電極Ｄは、コンデンサ８３０の一方の端子に接続されている。
コンデンサ８３０は、電界効果型トランジスタ８１０の状態、すなわちデータを記憶しておくためのものである。コンデンサ８３０の他方の端子は、所定の電流供給線に接続されている。
電界効果型トランジスタ８２０は、有機ＥＬ素子７５０に大きな電流を供給するためのものである。ゲート電極Ｇは、電界効果型トランジスタ８１０のドレイン電極Ｄと接続されている。そして、ドレイン電極Ｄは、有機ＥＬ素子７５０の陽極７１４に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ８１０が「オン」状態になると、電界効果型トランジスタ８２０によって、有機ＥＬ素子７５０は駆動される。
表示制御装置７８０は、一例として図２７に示されるように、画像データ処理回路７８２、走査線駆動回路７８４、及びデータ線駆動回路７８６を有している。
画像データ処理回路７８２は、映像出力回路５２３の出力信号に基づいて、ディスプレイ７１０における複数の表示素子７０２の輝度を判断する。走査線駆動回路７８４は、画像データ処理回路７８２の指示に応じてｎ本の走査線に個別に電圧を印加する。データ線駆動回路７８６は、画像データ処理回路７８２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
以上の説明から明らかなように、本実施の形態に係るテレビジョン装置５００では、映像デコーダ５２１と映像・ＯＳＤ合成回路５２２と映像出力回路５２３とＯＳＤ描画回路５２５とによって画像データ作成装置が構成されている。
又、上記においては、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、液晶素子、エレクトロクロミック素子、電気泳動素子、エレクトロウェッティング素子であってもよい。
例えば、光制御素子が液晶素子の場合は、上記ディスプレイ７１０として、液晶ディスプレイ用いる。この場合においては、図２８に示されるように、表示素子７０３における電流供給線は不要となる。
又、この場合では、一例として図２９に示されるように、ドライブ回路７３０は、図２５に示される電界効果型トランジスタ（８１０、８２０）と同様な１つの電界効果型トランジスタ８４０のみで構成することができる。電界効果型トランジスタ８４０では、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。又、ドレイン電極Ｄが液晶素子７７０の画素電極、及びコンデンサ７６０に接続されている。なお、図２９における符号７６２、７７２は、夫々コンデンサ７６０、液晶素子７７０の対向電極（コモン電極）である。
又、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記画像表示装置５２４を備えていれば良い。例えば、コンピュータ（パソコンを含む）と画像表示装置５２４とが接続されたコンピュータシステムであっても良い。
又、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Personal Digital Assistant）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に画像表示装置５２４を用いることができる。又、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置５２４を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置５２４を用いることができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
本国際出願は２０１６年２月１日に出願した日本国特許出願２０１６−０１７５５６号、２０１６年６月６日に出願した日本国特許出願２０１６−１１２３７５号、及び２０１６年６月６日に出願した日本国特許出願２０１６−１１２９４６号に基づく優先権を主張するものであり、日本国特許出願２０１６−０１７５５６号、日本国特許出願２０１６−１１２３７５号、及び日本国特許出願２０１６−１１２９４６号の全内容を本国際出願に援用する。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ 電界効果型トランジスタ
１１ 基材
１２ ソース電極
１３ ドレイン電極
１４ 活性層
１５ ゲート絶縁層
１６ ゲート電極
１２１、１２２、１２３、１３１、１３２、１３３、１６１、１６２、１６３ 金属膜
特許第４５３８６３６号

Claims (21)

  1. ゲート絶縁層と、前記ゲート絶縁層の所定面に順次積層された第１導電膜及び第２導電膜を含む電極と、を有する電界効果型トランジスタの製造方法であって、
    前記ゲート絶縁層として、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくとも何れかである第Ｂ元素とを含む酸化物膜を成膜する工程と、
    前記酸化物膜の上に有機アルカリ溶液で溶解する第１導電膜を成膜する工程と、
    前記第１導電膜の上に第２導電膜を成膜する工程と、
    前記第１導電膜より前記第２導電膜の方がエッチングレートが高いエッチング液を用い、前記第２導電膜をエッチングする工程と、
    前記有機アルカリ溶液を用い、前記第２導電膜をマスクとして前記第１導電膜をエッチングする工程と、を有することを特徴とする電界効果型トランジスタの製造方法。
  2. 前記第２導電膜の上に第３導電膜を成膜する工程と、
    前記第２導電膜より前記第３導電膜の方がエッチングレートが高いエッチング液を用い、前記第３導電膜をエッチングする工程と、を有し、
    前記第１導電膜をエッチングする工程では、前記有機アルカリ溶液を用い、前記第２導電膜及び前記第３導電膜をマスクとして前記第１導電膜をエッチングすることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
  3. 前記第１導電膜の上に有機アルカリ溶液で溶解する第２導電膜を成膜する工程と、
    前記第２導電膜の上に第３導電膜を成膜する工程と、
    前記第２導電膜より前記第３導電膜の方がエッチングレートが高いエッチング液を用い、前記第３導電膜をエッチングする工程と、を有し、
    更に、前記第１導電膜をエッチングする工程及び前記第２導電膜をエッチングする工程に代えて、前記有機アルカリ溶液を用い、前記第３導電膜をマスクとして前記第１導電膜及び前記第２導電膜を同時にエッチングする工程、を有することを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
  4. 前記第１導電膜が、Ａｌを含む金属膜であり、
    前記第２導電膜が、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｃｒ、Ｃｕ、及びＮｉの何れかを含む金属膜であることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
  5. 前記第１導電膜が、Ａｌを含む金属膜であり、
    前記第２導電膜が、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ａｕ、Ｃｕ、及びＮｉの何れかを含む金属膜であり、
    前記第３導電膜が、Ｔｉを含む金属膜であることを特徴とする請求項２に記載の電界効果型トランジスタの製造方法。
  6. 前記第１導電膜が、Ａｌを含む金属膜であり、
    前記第２導電膜が、Ｃｕを含む金属膜であり、
    前記第３導電膜が、Ｔｉを含む金属膜であることを特徴とする請求項３に記載の電界効果型トランジスタの製造方法。
  7. 前記酸化物膜が、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物自体で形成されることを特徴とする請求項１乃至６の何れか一項に記載の電界効果型トランジスタの製造方法。
  8. 前記酸化物膜が、更に、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、及びＴａの少なくとも何れかである第Ｃ元素を含むことを特徴とする請求項１乃至７の何れか一項に記載の電界効果型トランジスタの製造方法。
  9. 基材と、
    前記基材の上に形成されたソース電極、ドレイン電極、及びゲート電極と、
    前記ゲート電極に所定の電圧を印加することにより前記ソース電極と前記ドレイン電極との間にチャネルが形成される活性層と、
    前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
    前記ゲート絶縁層は、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくとも何れかである第Ｂ元素とを含む酸化物膜により形成され、
    前記ゲート電極、前記ソース電極、前記ドレイン電極のうち、前記ゲート絶縁層の所定面に形成される電極は、有機アルカリ溶液で溶解する第１導電膜と、前記第１導電膜の上に形成された、所定のエッチング液に対するエッチングレートが前記第１導電膜より高い第２導電膜と、を含む積層膜であることを特徴とする電界効果型トランジスタ。
  10. 前記積層膜は、前記第２導電膜の上に形成された、所定のエッチング液に対するエッチングレートが前記第２導電膜より高い第３導電膜を含むことを特徴とする請求項９に記載の電界効果型トランジスタ。
  11. 前記第２導電膜は、前記有機アルカリ溶液で溶解する膜であることを特徴とする請求項１０に記載の電界効果型トランジスタ。
  12. 前記第１導電膜が、Ａｌを含む金属膜であり、
    前記第２導電膜が、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｃｒ、Ｃｕ、及びＮｉの何れかを含む金属膜であることを特徴とする請求項９に記載の電界効果型トランジスタ。
  13. 前記第１導電膜が、Ａｌを含む金属膜であり、
    前記第２導電膜が、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ａｕ、Ｃｕ、及びＮｉの何れかを含む金属膜であり、
    前記第３導電膜が、Ｔｉを含む金属膜であることを特徴とする請求項１０に記載の電界効果型トランジスタ。
  14. 前記第１導電膜が、Ａｌを含む金属膜であり、
    前記第２導電膜が、Ｃｕを含む金属膜であり、
    前記第３導電膜が、Ｔｉを含む金属膜であることを特徴とする請求項１１に記載の電界効果型トランジスタ。
  15. 前記酸化物膜が、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物自体で形成されることを特徴とする請求項９乃至１４の何れか一項に記載の電界効果型トランジスタ。
  16. 前記酸化物膜が、更に、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、及びＴａの少なくとも何れかである第Ｃ元素を含むことを特徴とする請求項９乃至１５の何れか一項に記載の電界効果型トランジスタ。
  17. 前記活性層が酸化物半導体であることを特徴とする請求項９乃至１６の何れか一項に記載の電界効果型トランジスタ。
  18. 駆動回路と、
    前記駆動回路からの駆動信号に応じて光出力が制御される光制御素子と、
    を有し、
    前記駆動回路は、請求項９乃至１７の何れか一項に記載の電界効果型トランジスタにより前記光制御素子を駆動することを特徴とする表示素子。
  19. 前記光制御素子は、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、又はエレクトロウェッティング素子であることを特徴とする請求項１８に記載の表示素子。
  20. 請求項１８又は１９に記載の表示素子を複数個マトリクス状に配置した表示器と、
    夫々の前記表示素子を個別に制御する表示制御装置と、
    を有することを特徴とする表示装置。
  21. 請求項２０に記載の表示装置と、
    前記表示装置に画像データを供給する画像データ作成装置と、
    を有することを特徴とするシステム。
JP2017565460A 2016-02-01 2017-01-18 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム Expired - Fee Related JP6562089B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016017556 2016-02-01
JP2016017556 2016-02-01
JP2016112375 2016-06-06
JP2016112946 2016-06-06
JP2016112946 2016-06-06
JP2016112375 2016-06-06
PCT/JP2017/001458 WO2017135029A1 (ja) 2016-02-01 2017-01-18 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Publications (2)

Publication Number Publication Date
JPWO2017135029A1 JPWO2017135029A1 (ja) 2018-12-06
JP6562089B2 true JP6562089B2 (ja) 2019-08-21

Family

ID=59499521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017565460A Expired - Fee Related JP6562089B2 (ja) 2016-02-01 2017-01-18 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Country Status (10)

Country Link
US (1) US10748784B2 (ja)
EP (1) EP3432348A4 (ja)
JP (1) JP6562089B2 (ja)
KR (1) KR102142038B1 (ja)
CN (1) CN108496243A (ja)
BR (1) BR112018015422A2 (ja)
RU (1) RU2692401C1 (ja)
SG (1) SG11201806226WA (ja)
TW (2) TWI687750B (ja)
WO (1) WO2017135029A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113563A1 (de) 2017-06-20 2018-12-20 Ipgate Ag Bremssystem
JP7143601B2 (ja) * 2018-03-16 2022-09-29 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2019161182A (ja) * 2018-03-16 2019-09-19 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
US11342447B2 (en) 2018-11-30 2022-05-24 Ricoh Company, Ltd. Sputtering target for insulating oxide film, method for forming insulating oxide film, and method for producing field-effect transistor
CN109727920B (zh) * 2018-12-18 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217370A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタのゲ−ト電極およびその製造方法
JP3949639B2 (ja) * 1993-09-07 2007-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4538636B2 (ja) 2003-02-27 2010-09-08 独立行政法人産業技術総合研究所 電界効果トランジスタおよびその製造方法
US7547627B2 (en) * 2004-11-29 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
GB0427900D0 (en) * 2004-12-21 2005-01-19 Koninkl Philips Electronics Nv Semiconductor device with high dielectric constant gate insulator and method of manufacture
WO2008047667A1 (en) * 2006-10-16 2008-04-24 Mitsui Mining & Smelting Co., Ltd. Multilayer film for wiring and wiring circuit
JP5546794B2 (ja) * 2009-05-22 2014-07-09 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
CN102782858B (zh) * 2009-12-25 2015-10-07 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
KR101781336B1 (ko) * 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
JP2014016375A (ja) * 2010-05-26 2014-01-30 Sharp Corp 表示装置およびその製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
GB201112548D0 (en) * 2011-07-21 2011-08-31 Cambridge Display Tech Ltd Method of forming a top-gate transistor
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6421446B2 (ja) 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6520489B2 (ja) * 2014-07-17 2019-05-29 株式会社リコー 電子回路装置、及び表示素子
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure

Also Published As

Publication number Publication date
KR20180098647A (ko) 2018-09-04
TW201809841A (zh) 2018-03-16
CN108496243A (zh) 2018-09-04
TWI687750B (zh) 2020-03-11
US10748784B2 (en) 2020-08-18
TWI634377B (zh) 2018-09-01
RU2692401C1 (ru) 2019-06-24
EP3432348A1 (en) 2019-01-23
BR112018015422A2 (ja) 2018-12-18
JPWO2017135029A1 (ja) 2018-12-06
US20180358236A1 (en) 2018-12-13
KR102142038B1 (ko) 2020-09-14
SG11201806226WA (en) 2018-08-30
EP3432348A4 (en) 2019-03-20
WO2017135029A1 (ja) 2017-08-10
TW201837576A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
TWI757615B (zh) 用於形成金屬氧化物薄膜的塗佈液、氧化物絕緣膜、場效電晶體、顯示元件、影像顯示裝置及系統
JP6907512B2 (ja) 電界効果型トランジスタの製造方法
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102363115B1 (ko) 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
JP7476490B2 (ja) 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2019161182A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2019179861A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017118043A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム
JP2018157167A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム
JP2019165053A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、システム、及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R151 Written notification of patent or utility model registration

Ref document number: 6562089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees