JP5865634B2 - 配線膜の製造方法 - Google Patents

配線膜の製造方法 Download PDF

Info

Publication number
JP5865634B2
JP5865634B2 JP2011193849A JP2011193849A JP5865634B2 JP 5865634 B2 JP5865634 B2 JP 5865634B2 JP 2011193849 A JP2011193849 A JP 2011193849A JP 2011193849 A JP2011193849 A JP 2011193849A JP 5865634 B2 JP5865634 B2 JP 5865634B2
Authority
JP
Japan
Prior art keywords
film
alloy layer
alloy
layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011193849A
Other languages
English (en)
Other versions
JP2013054281A5 (ja
JP2013054281A (ja
Inventor
一之 藤原
一之 藤原
井上 和式
和式 井上
貴人 山部
貴人 山部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011193849A priority Critical patent/JP5865634B2/ja
Priority to US13/604,452 priority patent/US9704742B2/en
Publication of JP2013054281A publication Critical patent/JP2013054281A/ja
Priority to US14/340,284 priority patent/US20140377952A1/en
Publication of JP2013054281A5 publication Critical patent/JP2013054281A5/ja
Application granted granted Critical
Publication of JP5865634B2 publication Critical patent/JP5865634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Weting (AREA)
  • Non-Insulated Conductors (AREA)

Description

本発明は、アルミニウムを含む配線膜の構造および製造方法に関し、特に、液晶表示装置のアレイ基板などに設けられる薄膜トランジスタの電極に適用可能な配線膜に関する。
例えば液晶表示装置のアレイ基板(アクティブマトリクス基板)上に形成される、薄膜トランジスタの電極として用いられる配線膜の材料としては、アルミニウム(Al)が知られている。Alは電気抵抗が非常に低いため、従来より配線材料として一般的に用いられている。本明細書では、純Alに限らず、Al合金などAlを主成分とする材料から成る膜およびそれをパターニングして得た配線膜を、広義に「Al膜」および「Al配線膜」と称する。
Al膜のパターン加工(パターニング)の手法としては、リン酸および硝酸系を含む薬液を用いたウェットエッチング法が一般的である。しかしその手法は等方性エッチングであるため、パターニングされたAl配線膜の側壁はほぼ垂直となる。それが原因となって、Al配線膜の上に形成する絶縁膜のステップカバレッジ特性が悪くなり、当該絶縁膜の上に形成した配線膜の断線や、当該絶縁膜の耐圧低下などの問題が生じていた。
この問題を解決するために、Al膜をテーパー形状にエッチングする技術が提案されている(例えば、下記の特許文献1〜4)。しかしこれらの技術では、エッチングに用いる薬液(エッチング液)の組成がエッチング処理の進行や経時劣化に伴って変化すると、それに応じてテーパー形状のAl配線膜の側壁の傾斜が敏感に変動する。そのため、エッチング液の組成の管理が難しいという問題点がある。
特開平6−122982号公報 特開2001−77098号公報 特開2003−127397号公報 特開2007−157755号公報
上記したように、一般的なAl膜のウェットエッチング技術では、パターニングされたAl配線膜の側壁がほぼ垂直となる。そのため、Al配線膜上の絶縁膜のステップカバレッジ特性が悪くなり、絶縁膜の耐圧低下や上層の配線膜の断線などが生じやすく、製品の歩留まりが低下するという課題があった。
特許文献1〜4において、Al配線膜をテーパー形状にするエッチング技術が提案されているが、所望のテーパー形状を安定して得るためにはエッチング液の組成を厳しく管理する必要がある。そのためには、例えばエッチング液の濃度を常時モニタする設備を導入したり、エッチング液の交換頻度を上げることなどの処置が必要となり、コストの増大を招くという課題があった。
また、一般的なAl膜を、液晶表示装置用のアクティブマトリクス基板の薄膜トランジスタ(TFT)の電極として用いた場合、透明画素電極であるITO膜との界面反応により、TFTと画素電極とのコンタクト特性が著しく劣化する。そのためAl配線膜をアクティブマトリクス基板上の配線膜として適用することは困難であった。
本発明は以上のような課題を解決するためになされたものであり、テーパー形状のAl配線膜を容易且つ安定して得ることが可能であり、また表示装置のアクティブマトリクス基板への適用が可能なAl配線膜の構造およびその製造方法を提供することを目的とする。
本発明係る配線膜の製造方法は、AlもしくはAl合金から成る第1層を形成する工程と、前記第1層上に、Ni、PdおよびPtのいずれか1以上の元素を含み前記第1層とは異なる組成のAl合金から成る第2層を形成する工程と、前記第2層上にフォトレジストを塗布し、フォトマスクを用いて露光する工程と、アルカリ性薬液を用いて、露光後の前記フォトレジストを現像すると共に、前記フォトレジストの現像が完了する時間から、さらに現像後の前記フォトレジストから露出した前記第2層を除去可能な時間を超える時間、前記現像の処理を延長することによって、前記第2層をエッチングし、現像後の前記フォトレジストの下の前記第2層の端部を当該フォトレジストの端部よりも後退させる工程と、現像後の前記フォトレジストをマスクとして用いるウェットエッチングにより、前記第1および第2層を同時にエッチングしてパターニングすることによって、前記第1および第2層を含む配線膜を形成する工程とを備えるものである。
本発明によれば、エッチング液の管理を従来よりも厳しくすることを必要とせずに、Al配線膜のテーパー形状を安定化させることができる。したがって、Al配線膜上に形成する絶縁膜のステップカバレッジ特性が改善され、耐圧の低下や上層の配線膜の断線の発生を抑制でき、製品の歩留まりが向上する。またNi、PdおよびPtのいずれか1以上の元素を含むAl合金から成る第2層は、透明画素電極として用いられる酸化物の導電膜との間で、良好なコンタクト特性を得ることができるため、表示装置のアクティブマトリクス基板に設けられる薄膜トランジスタの電極にも適用が容易である。
実施の形態1に係るAl配線膜の構成を示す断面図である。 実施の形態1に係るAl配線膜の製造工程図である。 実施の形態1に係るAl配線膜の製造工程図である。 実施の形態1に係るAl配線膜の製造工程図である。 Al合金におけるNi、Pd、Ptの組成比と、TMAH有機アルカリ性薬液に対するエッチングレートとの関係を示すグラフである。 実施の形態1に係るTFTアクティブマトリクス基板の主要部の構成を示す平面図である。 実施の形態1に係るTFTアクティブマトリクス基板の主要部の構成を示す断面図である。 実施の形態1に係るTFTアクティブマトリクス基板の製造工程図である。 実施の形態1に係るTFTアクティブマトリクス基板の製造工程図である。 実施の形態1に係るTFTアクティブマトリクス基板の製造工程図である。 実施の形態1に係るTFTアクティブマトリクス基板の製造工程図である。 実施の形態2に係るAl配線膜の構成を示す断面図である。 実施の形態2に係るAl配線膜の製造工程図である。 実施の形態2に係るAl配線膜の製造工程図である。 実施の形態2に係るAl配線膜の製造工程図である。 実施の形態2に係るTFTアクティブマトリクス基板の主要部の構成を示す断面図である。
<実施の形態1>
図1は、実施の形態1に係るAl配線膜の構成を示す断面図である。図1に示すように、基板100上に形成された本実施の形態に係るAl配線膜101は、第1のAl合金層101aおよびその上の第2のAl合金層101bから成る二層構造であり、且つ、底部よりも上部の幅が狭いテーパー形状の断面を有している。
第1のAl合金層101aは、Alを主成分とする層であり、Al合金に限らず純Alであってもよい。第2のAl合金層101bは、ニッケル(Ni)、パラジウム(Pd)および白金(Pt)のいずれか1以上の元素を含むAl合金から成る。なお、第1のAl合金層101aのAl合金と、第2のAl合金層101bのAl合金とは組成が異なるものとする。
また、Al配線膜101の下地となっている基板100は、シリコン基板などの半導体基板でもよいし、表示装置のアクティブマトリクス基板に用いられるガラス基板などの絶縁基板でもよく、また、他の配線層上に設けられた層間絶縁膜であってもよい。
以下、図1のAl配線膜101の製造方法を説明する。図2〜図4はその工程図である。
まず、基板100上に、AlもしくはAl合金から成る第1のAl合金層101aを形成し、その上に、Ni、PdおよびPtのいずれか1以上の元素を含み、第1のAl合金層101aとは異なる組成のAl合金から成る第2のAl合金層101bを形成する(図2)。本実施の形態では、Arガスを用いたスパッタリング法により、第1のAl合金層101aとしてAlを200nmの厚さで成膜し、第2のAl合金層101bとしてAlに3mol%のNiを添加したAl合金を20nmの厚さで成膜した。
その後、第2のAl合金層101b上に、写真製版技術を用いて所定パターンのフォトレジスト102を形成する(図3)。本実施の形態では、ノボラック樹脂系のポジ型フォトレジストを、スリットコータもしくはスピンコータにより約1.6μmの厚さで塗布し、フォトマスクを用いて露光した。その後、アルカリ性薬液を用いて現像することにより、所定パターンのフォトレジスト102が形成される。本実施の形態では、アルカリ性薬液として、水酸化テトラメチルアンモニウム(TMAH)を2.4重量%含む有機アルカリ系の現像液(液温23℃)を用いた。
ここで、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金は、アルカリ性薬液によりエッチングされるので、フォトレジスト102の現像工程では、フォトレジスト102から露出した第2のAl合金層101bがエッチングされる。本実施の形態で用いた、Niを3mol%含む第2のAl合金層101b(厚さ20nm)は、TMAH有機アルカリ現像液に約60nm/minの速さでエッチングされる。そのためフォトレジスト102の現像が完了した後に、その現像処理を20秒間延長すれば、フォトレジスト102から露出した部分の第2のAl合金層101bは除去される。
そして、さらに現像処理を延長すると、フォトレジスト102の下の第2のAl合金層101bは、横方向に(膜の面内方向)にエッチングされ、図3のように、第2のAl合金層101bの幅がフォトレジスト102の幅よりも狭くなる。つまり、第2のAl合金層101bの端部がフォトレジスト102の端部よりも後退する。
一方、Alから成る第1のAl合金層101aは、TMAHを含む有機アルカリ現像液には殆どエッチングされない。したがって、フォトレジスト102と第1のAl合金層101aとの間には、第2のAl合金層101bの端部が後退したことによるアンダーカット状のノッチ103が形成される。
その後、フォトレジスト102をマスクとして用いるウェットエッチングにより、第1のAl合金層101aおよび第2のAl合金層101bを同時にエッチングしてパターニングすることにより、所定パターンのAl配線膜101を形成する(図4)。本実施の形態では、当該ウェットエッチングに、PAN系(リン酸・酢酸・硝酸系)のエッチング液を用いた。
このとき、フォトレジスト102の下がノッチ形状となっているため、エッチング処理が行われている間、第2のAl合金層101bの端部と第2のAl合金層101bの上面のエッチングが等方的に行われる。つまり、第2のAl合金層101bの端部がさらに後退しながら、第1のAl合金層101aの上面がエッチングされるため、Al配線膜101の側壁に傾斜ができ、Al配線膜101は底部よりも上部の幅が狭いテーパー形状となる。
最後に、フォトレジスト102を除去することにより、図1に示したAl配線膜101が完成する。
本実施の形態のAl配線膜101はテーパー形状であるため、その上に絶縁膜を形成する場合に良好なステップカバレッジ特性を得ることができる。よって当該絶縁膜の耐圧低下や、上層の配線膜の断線を防止でき、製品の歩留まりの向上に寄与できる。
またAl配線膜101をテーパー形状にパターニングする工程を、第1のAl合金層101aおよび第2のAl合金層101bの等方的なエッチングで実施できるため、Al配線膜101のテーパー形状(側壁の傾斜)はエッチング液の組成変化の影響を殆ど受けない。したがって、エッチング液の管理を従来よりも厳しくすることを必要とせずに、容易に所定のテーパー形状のAl配線膜101を安定して得ることができる。よってエッチング液の管理にかかるコストの上昇は伴わない。
本実施の形態では、第2のAl合金層101bとして、Niを3mol%含むAl合金を用いたが、本発明の適用はこれに限定されるものではない。第2のAl合金層101bは、Ni、Pd、Ptのいずれか1以上を元素が添加されたAl合金膜であればよい。Ni、Pd、Ptは、周期律の10族に属する元素である。本発明者らは実験により、それらの元素をAlに適量添加することにより、そのAl合金におけるアルカリ性薬液に対するエッチングレート(エッチング速度)が速くなる効果が得られることを確認している。
図5は、AlにNi、Pd、Ptのいずれかを添加したAl合金における、Ni、Pd、Ptの組成比(添加量)と、TMAH有機アルカリ性薬液によるエッチングレートとの関係を示すグラフである。エッチングレートは、TMAHを2.4重量%含む有機アルカリ現像液(液温23℃)中で、Al合金をエッチングした場合の値である。
図5に示すように、Al合金におけるNi、Pd、Ptの組成比が0.5mol%の場合、純Alの場合(組成比が0mol%)に対してエッチングレートは5倍以上になる。またNi、Pd、Ptの組成比が1mol%以上になるとエッチングレートはほぼ飽和する。
Ni、Pd、Ptの組成比が0.5mol%より少ない領域では、エッチングレートの変化が大きく、エッチング量の制御が困難になること、並びに、エッチングレートが純Alの場合の5倍以上あれば本発明の効果を充分に得ることができることから、Ni、Pd、Ptの添加量は0.5mol%以上とするのが好ましい。さらに、エッチングレートの安定性の観点からは、1mol%以上とするのがより好ましい。
一方、Ni、Pd、Ptの添加量が10mol%を超えると、Al膜中にAlNi、AlPd、およびAlPtの化合物相が析出する割合が多くなり、これがアルカリ現像液でエッチング残となってエッチング不良を引き起こす原因となる場合がある。すなわち、Alに添加するNi、Pd、およびPtの添加総量は10mol%以下とするのが好ましい。
また本実施の形態では、エッチング液として、TMAHの濃度が2.4重量%の有機アルカリ現像液を用いたが、TMAHの濃度は、例えば液温が10℃から50℃までの間において、0.2重量%以上、25重量%以下の範囲であることが好ましい。TMAHの濃度が0.2重量%未満では、Ni、Pd、Ptを含むAl合金のエッチングレートが著しく低下してエッチングが困難となる。一方、TMAH濃度が25重量%を超えると、フォトレジストに与えるダメージが大きくなり、パターン不良を起こすことが懸念される。
また本実施の形態では、第1のAl合金層101aの膜厚を200nm、その上の第2のAl合金層101bの膜厚を20nmとしたが、それらの膜厚はこれに限定されることはない。本発明者らの実験によれば、第2のAl合金層101bの膜厚が40nm以下であれば、Al配線膜101がほぼ滑らかなテーパー形状に加工されることが確認できた。第2のAl合金層101bの膜厚が40nmを超えると、第1のAl合金層101aの部分と第2のAl合金層101bの部分とがそれぞれ独立した形状となる階段状になり、Al配線膜101上に絶縁膜を形成したときのステップカバレッジ特性の劣化が見られた。よって、第1のAl合金層101aの膜厚が200nmの場合、第2のAl合金層101bの膜厚は40nm以下が好ましい。つまり、第2のAl合金層101bは、第1のAl合金層101aの膜厚の1/5以下であることが望ましい。
ここで、図1のAl配線膜101の具体的な適用例として、液晶表示装置のTFTアクティブマトリクス基板に適用した例を説明する。一般に、TFTアクティブマトリクス基板は、透明絶縁性基板上に、透明電極である画素電極とそれに画像信号を供給するスイッチング素子である薄膜トランジスタ(TFT)とが、マトリクス状に配置された複数の画素ごとに設けられ、さらに、各TFTに画像信号を供給するためのソース配線SLや、各TFTに駆動信号を供給するためのゲート線GLを備えた構造となっている。
図6は、実施の形態1に係るTFTアクティブマトリクス基板の主要部(1つの画素領域)の構成を示す平面図であり、図7はそのA−B線に沿った断面図である。図7の如く、当該TFTアクティブマトリクス基板は、透明絶縁性基板1上に、ゲート電極2、ゲート絶縁膜4、半導体膜5、オーミックコンタクト膜6、ソース電極7およびドレイン電極8により構成されるTFTと、当該TFTのドレイン電極8に接続された透明性導電膜である画素電極12と、補助容量電極3とを備えている。
半導体膜5とソース電極7およびドレイン電極8との間に介在するオーミックコンタクト膜6は、シリコン(Si)に不純物を添加した低抵抗層である。半導体膜5におけるソース電極7とドレイン電極8との間の領域が、TFTのチャネルが形成されるチャネル部9となる。透明絶縁性基板1上の全面には、TFTのチャネル部9を保護する層間絶縁膜10が設けられ、画素電極12は、層間絶縁膜10に形成されたコンタクトホール11を通してドレイン電極8に接続する。また図6に示すように、ソース電極7はそれが接続するソース配線SLと一体的に形成されており、ゲート電極2はそれが接続するゲート線GLと一体的に形成されている。
図6および図7の例では、図1に示したAl配線膜101を、TFTアクティブマトリクス基板上のゲート電極2、補助容量電極3、ソース電極7およびドレイン電極8に適用している。すなわち、ゲート電極2は、第1のAl合金層2aと第2のAl合金層2bとから成る二層構造であり、補助容量電極3は、第1のAl合金層3aと第2のAl合金層3bとから成る二層構造である。同様に、ソース電極7は、第1のAl合金層7aと第2のAl合金層7bとから成る二層構造であり、ドレイン電極8は、第1のAl合金層8aと第2のAl合金層8bとから成る二層構造である。
第1のAl合金層2a,3a,7a,8aは、それぞれ図1の第1のAl合金層101aと同様に、AlもしくはAl合金から成る。第2のAl合金層2b,3b,7b,8bは、それぞれ図1の第1のAl合金層101aと同様に、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る。
以下、図6および図7に示したTFTアクティブマトリクス基板の製造方法を説明する。図8〜図11はその工程図である。
まず、ガラス基板などの透明絶縁性基板1を洗浄液または純水を用いて洗浄し、その上に、図2〜図4を用いて説明した手法により、テーパー形状のゲート電極2及びそれが接続するゲート線GL、並びに補助容量電極3を形成する(図8)。
次に、ゲート絶縁膜4、半導体膜5となるSi膜、オーミックコンタクト膜6となるn+型Si膜(n型不純物を高濃度に添加したSi膜)を順次成膜し、Si膜およびn+型Si膜を写真製版技術を用いてパターニングすることで、ゲート絶縁膜4上に半導体膜5およびオーミックコンタクト膜6から成るTFTの半導体パターンを形成する(図9)。なお、この時点では、オーミックコンタクト膜6はソース側とドレイン側に分離されていない。
本実施の形態では図9の工程において、まず化学的気相成膜(CVD)法により、約300℃の基板加熱条件下で、ゲート絶縁膜4として窒化シリコン(SiN)膜を400nmの厚さで成膜した。その後、半導体膜5となるSi膜として、アモルファスシリコン(a−Si)を150nmの厚さで成膜し、さらにオーミックコンタクト膜6となるn+型Si膜として、リン(P)を不純物として添加したa−Si膜を50nmの厚さで成膜した。そして、ノボラック樹脂系のポジ型フォトレジストをスリットコータもしくはスピンコータにより約1.6μmの厚さで塗布し、その後、フォトマスクを用いて露光を行った。そして、TMAHを含む有機アルカリ性薬液の現像液を用いてフォトレジストの現像を行い、半導体膜5のパターンのフォトレジストパターンを形成した。そしてそのフォトレジストパターンをマスクとするフッ素系ガスを用いたドライエッチングにより、a−Si膜とn+型s−Si膜をパターニングし、半導体膜5およびオーミックコンタクト膜6から成るTFTの半導体パターンを形成した。さらに、アミン系の剥離液を用いてフォトレジストパターンを剥離除去した。
次に、ゲート絶縁膜4、半導体膜5およびオーミックコンタクト膜6の上に、図2〜図4を用いて説明した手法により、テーパー形状のソース電極7、ドレイン電極8およびソース電極7が接続するソース配線SLを形成する(図10)。
ここで、ソース電極7およびドレイン電極8のパターニングに用いたフォトレジストパターンを除去する前に、さらにそれをマスクにして、例えば塩素(Cl)を含むガスを用いたドライエッチングにより、オーミックコンタクト膜6をエッチングする。これにより、オーミックコンタクト膜6がソース側とドレイン側に分離される。このときオーミックコンタクト膜6が除去された領域の半導体膜5の部分が、TFTのチャネル部9となる。フォトレジストパターンはその後除去する。
次に、層間絶縁膜10として、窒化シリコン(SiNx)膜を200℃以上の成膜温度で成膜する。本実施の形態では、化学的気相成膜(CVD)法を用い、約300℃の基板加熱条件下で、SiN膜を300nmの厚さで成膜した。
その後、写真製版技術により、コンタクトホール11の形成領域が開口されたフォトレジストパターンを形成し、それをマスクとしてフッ素系ガスを用いたドライエッチングにより、層間絶縁膜10にコンタクトホール11を形成する。
最後に、コンタクトホール11内を含む層間絶縁膜10上に透明導電性膜を成膜し、それをパターニングすることで、画素電極12を形成する(図11)。本実施の形態では、透明導電性膜として、IZO(酸化インジウム(In23)−酸化亜鉛(ZnO))を、Arガスを用いたスパッタリング法で100nmの厚さで成膜した。その上に、写真製版技術によりフォトレジストパターンを形成し、これをマスクとしてシュウ酸系溶液でウェットエッチングして画素電極12を形成した。
以上の工程により、図6および図7に示した構成のTFTアクティブマトリクス基板が完成する。
図示は省略するが、完成したTFTアクティブマトリクス基板の表面に、液晶を配列させるためのポリイミド等からなる配向膜や、カラーフィルタ等が配設された対向基板との間隔を確保するスペーサーを形成し、対向基板とを貼り合わせて両基板の間に液晶を注入して封止することで液晶表示パネルが形成される。その液晶表示パネルの外側に、偏光板、位相差板およびバックライトユニット等を配設することによって液晶表示装置が組み立てられる。
本実施の形態のように、図1のAl配線膜101を、TFTアクティブマトリクス基板のゲート電極2、補助容量電極3、ソース電極7およびドレイン電極8に適用することにより、ゲート絶縁膜4や層間絶縁膜10のステップカバレッジ特性が改善され、TFTアクティブマトリクス基板における耐圧低下や断線の発生を抑えることができる。
ここでは、図1のAl配線膜101を、ゲート電極2および補助容量電極3の配線層と、ソース電極7およびドレイン電極8の配線層の両方に適用したが、それらのいずれか片方のみに適用してもよい。
特に、図1のAl配線膜101をソース電極7およびドレイン電極8に適用する場合、その下面に接触するオーミックコンタクト膜6との界面で良好なコンタクト特性を得るために、第1のAl合金層7aには、ネオジム(Nd)、ランタン(La)、ガドリニウム(Gd)などの希土類金属元素を添加したAl合金膜を用いることが好ましい。
さらに画素電極12は、ソース電極7の第2のAl合金層7bに接続される。第2のAl合金層7bのAl合金膜にはNi、Pd、Ptの添加元素が含まれるが、層間絶縁膜10などを高温成膜する際にこれらの添加元素が表層に凝集して析出するため、画素電極12に用いられたIZOやITO等の酸化物導電膜とのコンタクト特性が良好となるという効果も得られる。
<実施の形態2>
図12は、実施の形態2に係るAl配線膜の構成を示す断面図である。図12に示すように、基板100上に形成された本実施の形態に係るAl配線膜201は、第1のAl合金層201a、第2のAl合金層201bおよび第3のAl合金層201cがこの順に積層して成る三層構造であり、且つ、底部よりも上部の幅が狭いテーパー形状の断面を有している。
第1のAl合金層201aは、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る。第2のAl合金層201bは、窒素(N)を含むAl合金から成る。第3のAl合金層201cは、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る。第1のAl合金層201aと第3のAl合金層201cとは同一の組成でもよい。また第2のAl合金層201bは、第1のAl合金層201aまたは第3のAl合金層201cと同じAl合金に窒素を添加したものでもよい。
Al配線膜201の下地となっている基板100は、シリコン基板などの半導体基板でもよいし、アクティブマトリクス基板に用いられるガラス基板などの絶縁基板でもよく、また、他の配線層上に設けられた層間絶縁膜であってもよい。
以下、図12のAl配線膜201の製造方法を説明する。図13〜図15はその工程図である。
まず、基板100上に、Arガスを用いたスパッタリング法により、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る第1のAl合金層201a、Al合金膜を窒化させた第2のAl合金層201b、および、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る第3のAl合金層201cを順次成膜して、三層構造を形成する(図13)。
本実施の形態では、製造工程の簡略化の観点から、第1のAl合金層201aと第3のAl合金層201cは同一組成のAl合金とし、第2のAl合金層201bは、それと同じAl合金を窒化させたものを用いた。この場合、上記のスパッタリング工程において、第1のAl合金層201a、第2のAl合金層201bおよび第3のAl合金層201cの形成を、一貫して同一のターゲットを用いたスパッタリング法で行うことができ、第2のAl合金層201bを形成するときに、Arガスに窒素ガスを混合させて反応性スパッタリングを行うだけでよい。そのため、製造コストの低減および生産性の向上が期待できる。
第1のAl合金層201a、第2のAl合金層201b、第3のAl合金層201cそれぞれにおけるNi、Pd、Ptの添加量は、実施の形態1に係る第2のAl合金層101bと同様に、0.5mol%以上10mol%以下であることが好ましい(より好ましくは1mol%以上10mol%以下)。
第2のAl合金層201bは、有機アルカリ現像液に対するエッチングレートが低い層である。Al合金は、窒素(N)原子を添加することにより、アルカリ現像液に対するエッチングレートが下がる。第2のAl合金層201bのエッチングレートを充分に(第1のAl合金層201aおよび第3のAl合金層201cのエッチングレートの1/5以下に)低下させるために、第2のAl合金層201bにおける窒素(N)原子の添加量は、10mol%以上とすることが好ましい。
但し、N原子の添加量を過度に多くすると、第2のAl合金層201bが導電性が損なわれるため、その添加量は、第2のAl合金層201bが導電性を有する範囲にとどめるのが好ましい。半導体デバイスの配線膜として一般的に用いられているTi、Cr、Mo、Ta、Wやこれらの合金を基準として考え、第2のAl合金層201bの比抵抗値の上限を200μΩcmとすると、N原子は40mol%以下とすることが好ましい。
第1のAl合金層201a、第2のAl合金層201b、第3のAl合金層201cから成る三層構造を形成した後、第3のAl合金層201c上に、写真製版技術を用いて所定パターンのフォトレジスト102を形成する(図14)。本実施の形態では、ノボラック樹脂系のポジ型フォトレジストを塗布・露光し、TMAH有機アルカリ性薬液を用いて現像することで、フォトレジスト102を形成した。
ここで、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金は、TMAH有機アルカリ性薬液によりエッチングされるので、フォトレジスト102の現像処理時間を延長することにより、フォトレジスト102から露出した第3のAl合金層201cがエッチングされる。その結果、フォトレジスト102の下の第3のAl合金層201cは、横方向に(膜の面内方向)にエッチングされ、フォトレジスト102よりも幅が狭くなる。つまり、第3のAl合金層201cの端部がフォトレジスト102の端部よりも後退する。
一方、窒化されたAl合金である第2のAl合金層201bは、TMAH有機アルカリ性薬液に対する耐性が高いため、殆どエッチングされない。したがって、フォトレジスト102と第2のAl合金層201bとの間には、図14のように、第3のAl合金層201cの端部が後退したことによるアンダーカット状のノッチ103が形成される。
その後、フォトレジスト102をマスクとして用いるウェットエッチングにより、第1のAl合金層201a、第2のAl合金層201bおよび第3のAl合金層201cを同時にエッチングしてパターニングすることにより、所定パターンのAl配線膜201を形成する(図15)。本実施の形態では、当該ウェットエッチングに、PAN系(リン酸・酢酸・硝酸系)のエッチング液を用いた。
このとき、フォトレジスト102の下がノッチ形状となっているため、エッチング処理が行われている間、第3のAl合金層201cの端部と、第2のAl合金層201bおよび第1のAl合金層201aの上面のエッチングが等方的に行われる。つまり、第3のAl合金層201cの端部がさらに後退しながら、第2のAl合金層201bおよび第1のAl合金層201aの上面がエッチングされるため、Al配線膜201の側壁に傾斜ができ、Al配線膜201は底部よりも上部の幅が狭いテーパー形状となる。
最後に、フォトレジスト102を除去することにより、図12に示したAl配線膜201が完成する。
本実施の形態のAl配線膜201はテーパー形状であるため、その上に絶縁膜を形成する場合に良好なステップカバレッジ特性を得ることができる。よって当該絶縁膜の耐圧の低下や、上層の配線膜の断線が防止でき、製品の歩留まりの向上に寄与できる。
またAl配線膜201をテーパー形状にパターニングする工程を、第1のAl合金層201a、第2のAl合金層201bおよび第3のAl合金層201cを等方的にエッチングすることで実施できるため、Al配線膜201のテーパー形状(側壁の傾斜)はエッチング液の組成変化の影響を殆ど受けない。したがって、エッチング液の管理を従来よりも厳しくすることを必要とせずに、容易に所定のテーパー形状のAl配線膜201を安定して得ることができる。よってエッチング液の管理にかかるコストの上昇も抑えることができる。
本実施の形態では、Al配線膜201を滑らかなテーパー状にするために、第3のAl合金層201cの膜厚は、第1のAl合金層201aと第3のAl合金層201cを合わせた膜厚の1/5以下にすることが望ましい。それにより、フォトレジスト102の現像工程後のノッチ形状および、Al配線膜201のパターニング後のテーパー形状を最適化できる。
実施の形態2に係る三層構造のAl配線膜201は、実施の形態1のAl配線膜101と同様に、図6および図7に示したTFTアクティブマトリクス基板のゲート電極2、補助容量電極3、ソース電極7、ドレイン電極8のそれぞれに対して適用可能である。
また実施の形態1のAl配線膜101と実施の形態2のAl配線膜201とを組み合わせて使用することも可能である。例えば図16は、ゲート電極2および補助容量電極3の配線層に実施の形態1のAl配線膜101を適用し、ソース電極7およびドレイン電極8の配線層に実施の形態2のAl配線膜201を適用したTFTアクティブマトリクス基板の構成を示している。
図16において、ゲート電極2および補助容量電極3は、AlもしくはAl合金から成る第1層(第1のAl合金層2a,3b)と、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る第2層(第2のAl合金層2b,3b)との二層構造である。一方、ソース電極7およびドレイン電極8は、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る第1層(第1のAl合金層71a,81a)と、窒素を含むAl合金から成る第2層(第2のAl合金層71b,81b)と、Ni、PdおよびPtのいずれか1以上の元素を含むAl合金から成る第3層(第3のAl合金層71c,81c)との三層構造である。
特に、実施の形態2のAl配線膜201をソース電極7およびドレイン電極8に適用した場合、それらの下層の第1のAl合金層71a,81aと、上層の第3のAl合金層71c,81cが、Ni、Pd、Ptの10族遷移元素を添加したAl合金であるので、ソース電極7およびドレイン電極8の下面に接続するオーミックコンタクト膜6との界面、さらにドレイン電極8の上面に接続する画素電極12(IZOやITO等の酸化物導電膜)との界面において、良好なコンタクト特性を得ることができる。
なお、上で説明したTFTアクティブマトリクス基板の半導体膜5は、a−Si膜として説明したが、例えば、酸化亜鉛(ZnO)系の半導体や、酸化亜鉛(ZnO)に酸化ガリウム(Ga23)、酸化インジウム(In23)あるいは酸化スズ(SnO2)などを添加した酸化物系の半導体を用いることも可能である。このような酸化物系の半導体膜を半導体層5に用いた場合、a−Si膜を用いた場合よりも、高いキャリア移動度の高性能なTFTを得ることができる。
特に実施の形態2のAl配線膜201を、ソース電極7およびドレイン電極8に適用することにより、Ni、Pd、Ptを添加したAl合金である第1のAl合金層201aと、酸化物系の半導体膜5との界面で良好なコンタクト特性が得られるため、より高性能なTFTを得ることが可能である。
101 Al配線膜、101a 第1のAl合金層、101b 第2のAl合金層、201 Al配線膜、201a 第1のAl合金層、201b 第2のAl合金層、201c 第3のAl合金層、100 基板、102 フォトレジスト、103 ノッチ、1 透明絶縁性基板、2 ゲート電極、3 補助容量電極、4 ゲート絶縁膜、5 半導体膜、6 オーミックコンタクト膜、7 ソース電極、8 ドレイン電極、9 チャネル部、10 層間絶縁膜、11 コンタクトホール、12 画素電極、GL ゲート線、SL ソース配線膜。

Claims (1)

  1. AlもしくはAl合金から成る第1層を形成する工程と、
    前記第1層上に、Ni、PdおよびPtのいずれか1以上の元素を含み前記第1層とは異なる組成のAl合金から成る第2層を形成する工程と、
    前記第2層上にフォトレジストを塗布し、フォトマスクを用いて露光する工程と、
    アルカリ性薬液を用いて、露光後の前記フォトレジストを現像すると共に、前記フォトレジストの現像が完了する時間から、さらに現像後の前記フォトレジストから露出した前記第2層を除去可能な時間を超える時間、前記現像の処理を延長することによって、前記第2層をエッチングし、現像後の前記フォトレジストの下の前記第2層の端部を当該フォトレジストの端部よりも後退させる工程と、
    現像後の前記フォトレジストをマスクとして用いるウェットエッチングにより、前記第1および第2層を同時にエッチングしてパターニングすることによって、前記第1および第2層を含む配線膜を形成する工程とを備える
    ことを特徴とする配線膜の製造方法。
JP2011193849A 2011-09-06 2011-09-06 配線膜の製造方法 Active JP5865634B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011193849A JP5865634B2 (ja) 2011-09-06 2011-09-06 配線膜の製造方法
US13/604,452 US9704742B2 (en) 2011-09-06 2012-09-05 Wiring film and active matrix substrate using the same, and method for manufacturing wiring film
US14/340,284 US20140377952A1 (en) 2011-09-06 2014-07-24 Wiring film and active matrix substrate using the same, and method for manufacturing wiring film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193849A JP5865634B2 (ja) 2011-09-06 2011-09-06 配線膜の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015249485A Division JP6072888B2 (ja) 2015-12-22 2015-12-22 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法

Publications (3)

Publication Number Publication Date
JP2013054281A JP2013054281A (ja) 2013-03-21
JP2013054281A5 JP2013054281A5 (ja) 2014-09-18
JP5865634B2 true JP5865634B2 (ja) 2016-02-17

Family

ID=47752427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193849A Active JP5865634B2 (ja) 2011-09-06 2011-09-06 配線膜の製造方法

Country Status (2)

Country Link
US (2) US9704742B2 (ja)
JP (1) JP5865634B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012048A (ja) * 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
CN103605242B (zh) * 2013-11-21 2016-08-31 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
JP6287635B2 (ja) * 2014-06-30 2018-03-07 日立金属株式会社 半導体装置の製造方法および半導体装置
KR102142038B1 (ko) * 2016-02-01 2020-09-14 가부시키가이샤 리코 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템
CN108231797A (zh) * 2018-01-03 2018-06-29 京东方科技集团股份有限公司 一种导电结构图案及其制备方法、阵列基板、显示装置
US11011381B2 (en) * 2018-07-27 2021-05-18 Texas Instruments Incorporated Patterning platinum by alloying and etching platinum alloy

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425183A (en) * 1983-08-08 1984-01-10 Ncr Corporation Metal bevel process for multi-level metal semiconductor applications
US4556629A (en) * 1983-12-21 1985-12-03 Morton Thiokol, Inc. Developer composition for positive photoresists using solution with cyclic quaternary ammonium hydroxides
JPH06122982A (ja) 1992-10-13 1994-05-06 Matsushita Electric Ind Co Ltd アルミニウムを主成分とする金属薄膜のエッチング液組成物
JP2614403B2 (ja) 1993-08-06 1997-05-28 インターナショナル・ビジネス・マシーンズ・コーポレイション テーパエッチング方法
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP2001077098A (ja) 1999-09-03 2001-03-23 Toshiba Corp エッチング液、及びこれを用いる薄膜パターンの製造方法
JP2003127397A (ja) 2001-10-26 2003-05-08 Canon Inc 回路基板の製造方法
TWI245071B (en) * 2002-04-24 2005-12-11 Mitsubishi Chem Corp Etchant and method of etching
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
KR20060081470A (ko) 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP2007157755A (ja) 2005-11-30 2007-06-21 Kobe Steel Ltd 配線膜の形成方法
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
KR20090031441A (ko) * 2006-10-16 2009-03-25 미쓰이 긴조꾸 고교 가부시키가이샤 배선용 적층막 및 배선 회로
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물

Also Published As

Publication number Publication date
US9704742B2 (en) 2017-07-11
US20130056737A1 (en) 2013-03-07
US20140377952A1 (en) 2014-12-25
JP2013054281A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
US8507916B2 (en) Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
KR100870156B1 (ko) 액티브 매트릭스형 tft 어레이 기판 및 그 제조 방법
JP6230253B2 (ja) Tftアレイ基板およびその製造方法
JP5214858B2 (ja) Tftアレイ基板及びその製造方法
JP5865634B2 (ja) 配線膜の製造方法
CN108027541B (zh) 薄膜晶体管基板及其制造方法
US20100289023A1 (en) Array substrate for dislay device and method of fabricating the same
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2005062802A (ja) 薄膜トランジスタアレイ基板の製法
US9911765B2 (en) Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
US20160005770A1 (en) Thin film transistor substrate and method for manufacturing the same
TWI269449B (en) Photo-electronic display device and the making method thereof
JP5575451B2 (ja) 薄膜トランジスタの製造方法
JP4728170B2 (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
US9673232B2 (en) Thin-film transistor, active matrix substrate, method of manufacturing thin-film transistor, and method of manufacturing active matrix substrate
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
US20220181356A1 (en) Active matrix substrate and method for manufacturing same
JP6072888B2 (ja) 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法
WO2015096287A1 (zh) 薄膜晶体管、阵列基板和显示装置
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
JP4338481B2 (ja) 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2019062041A (ja) 薄膜トランジスタ基板およびその製造方法
KR20130010774A (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5865634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250