JP2007157755A - 配線膜の形成方法 - Google Patents

配線膜の形成方法 Download PDF

Info

Publication number
JP2007157755A
JP2007157755A JP2005346715A JP2005346715A JP2007157755A JP 2007157755 A JP2007157755 A JP 2007157755A JP 2005346715 A JP2005346715 A JP 2005346715A JP 2005346715 A JP2005346715 A JP 2005346715A JP 2007157755 A JP2007157755 A JP 2007157755A
Authority
JP
Japan
Prior art keywords
film
wiring
post
nitric acid
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005346715A
Other languages
English (en)
Inventor
Yasushi Goto
裕史 後藤
Toshihiro Kugimiya
敏洋 釘宮
Katsufumi Fuku
勝文 富久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2005346715A priority Critical patent/JP2007157755A/ja
Priority to TW095143777A priority patent/TW200732514A/zh
Priority to PCT/JP2006/323856 priority patent/WO2007063921A1/ja
Publication of JP2007157755A publication Critical patent/JP2007157755A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219Aluminium alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】純アルミニウムまたはアルミニウム合金からなる単層の配線膜を形成するに際し、側壁のテーパ角度が規定範囲内のテーパ状に良好にエッチングすることのできる配線膜の形成方法を提供する。
【解決手段】ポストベーク後に、硝酸、リン酸、酢酸および水を含むエッチング液を用いて側壁のテーパ角度が10〜70°のテーパ状に純アルミニウム膜またはアルミニウム合金膜をエッチングするにあたり、上記ポストベーク温度:x(℃)を110℃以下にすると共に、該ポストベーク温度と上記エッチング液の硝酸濃度:y(質量%)が下記式(1)を満たすようにすることを特徴とする配線膜の形成方法。
10≦[(2/3)x−5y]≦70…(1)
【選択図】図3

Description

本発明は、配線膜の形成方法に関するものであり、詳細には純アルミニウムまたはアルミニウム合金からなる単層の(ここで「単層」とは、MoやCr、Ti、Wを主成分とする高融点金属からなるバリアメタル層が積層されておらず、純アルミニウム膜またはアルミニウム合金膜のみからなるものをいう。以下同じ)配線膜を形成する方法に関するものである。尚、本発明は、該方法で形成される配線膜の具体的使用形態まで限定されず、半導体や液晶ディスプレイの如きアクティブマトリックス型のフラットパネルディスプレイ、反射膜、光学部品等に使用される薄膜トランジスタ配線や、パッシブマトリックスのディスプレイの配線(膜)の形成に適用可能であるが、以下では、純アルミニウムまたはアルミニウム合金からなる単層の薄膜トランジスタ配線(ゲート配線、ソース配線またはドレイン配線)の形成を例に説明する。
例えばアクティブマトリックス型の液晶表示デバイスは、薄膜トランジスタ(TFT)をスイッチング素子とし、透明電極(画素電極)と、ゲート配線およびソース・ドレイン配線等の配線部を備えたTFT基板(TFTアレイ基板)と、該TFT基板に対して所定の間隔をおいて対向配置され共通電極を備えた対向基板と、該TFT基板と対向基板との間に充填された液晶層からなる。
上記透明電極に電気的に接続される配線部を含む領域を概略的に図示したものを図1に例示する。図1のゲート配線(電極)26、ソース配線(電極)28およびドレイン配線(電極)29(以下、これらを「ソース・ドレイン配線」と総称する)は、これらに積層されるゲート絶縁膜27や半導体層(a−Si、n+型α−Si)、保護層等のカバレージを均一とし、薄膜トランジスタの歩留まりを高めるべく、テーパ状に形成されることが一般的である。
上記配線をテーパ状に形成する方法としては、従来より種々の方法が提案されている。例えば特許文献1には、配線材料となる第1層の表面に第2層を形成し、更に感光樹脂膜(レジスト)をコーティングしてパターンを形成するに際し、上記第2層が第1層よりも高速でエッチングされるエッチング液を用いることにより、所定の角度のテーパ状側壁を形成することが示されている。
特許文献2には、配線膜である銀(Ag)合金膜の表面にモリブデン(Mo)合金膜をコーティングし、その表面に感光樹脂膜をパターニングし、エッチング液で感光樹脂膜のない金属膜領域をエッチングすることにより、テーパ状側壁を形成することが記載されている。また特許文献3には、配線膜であるアルミニウム合金膜上に、モリブデン合金膜[Mo−ジルコニウム(Zr)合金膜]をコーティングし、上記特許文献2と同じプロセスにより一定の角度のテーパ状側壁を形成できることが示されている。
上記特許文献1〜3の様に、配線金属膜上にMo薄膜がコーティングされたものを、テーパ状に形成するプロセスを図2に模式的に例示する。図2(a)に示す様に配線用金属膜42上にMo膜43が形成されている場合、エッチング時に該Mo膜43が配線用金属膜42よりも早くエッチングされるため[図2(b)、(c)]、図2(d)に示す様なテーパ状の側壁を形成することができる。
しかしながら、この方法ではMo薄膜を積層せねばならず工程が複雑になるため、材料及びプロセスのコスト上昇が避けられない。また、液晶表示パネルの配線構造を簡略化しようとすれば、上記Mo膜省略の必要性に迫られる。
単層の配線金属膜をテーパ状に形成した技術として、特許文献4には、Mo薄膜をコーティングし感光樹脂膜でパターニングした後、リン酸10〜40%、酢酸25〜45%及び硝酸1〜10%を含む水溶液を用いてMo薄膜の不要領域をエッチングすれば、テーパ状側壁を形成できることが提案されている。また特許文献5には、液晶用薄膜トランジスタのゲート部材料としてW濃度が17〜22重量%のMo−タングステン(W)合金を用いると共に、エッチング液としてリン酸を60〜70重量%含むものを用いればよいことが記載されている。
また特許文献6には、銀を主成分とする薄膜を、リン酸:40〜50重量%、硝酸:1.5〜3.5重量%、酢酸:25〜40重量%及び水の混合溶液でエッチングすることにより、エッチング残渣をほとんど生じさせることなく、シャープなパタンエッジ形状に形成できることが示されている。
しかしながら最近では、エッチング等による加工性に優れると共に廃液処理が容易であり、更に低価格でもある純アルミニウム又はアルミニウム合金が、例えば液晶表示パネルの配線膜材料として使用されている。
純アルミニウム(Al)膜又はアルミニウム合金膜(以下「Al系膜」ということがある)のパターン形成には、従来、Al系膜の表面を適当な材料でマスキングして、不要部分を酸で除去することが一般的であった。しかしながら、Al系膜表面を感光樹脂(フォトレジスト)膜でマスクし、従来の方法でエッチングを行うと、上記感光樹脂膜が酸で浸食されてAl系膜をテーパ形状にすることができないといった問題があった。また上述の通り、Mo薄膜を積層するとなれば材料及びプロセスのコスト上昇の問題がある。
単層Al系膜のパターニングを行うにあたっては、使用目的により、配線側面のテーパ角度を任意に制御して最適角度とすることも必要である。しかし、単層Al系膜を感光樹脂膜でマスクした後、従来の方法でエッチングを行っても、テーパ角度を制御することは勿論のこと、テーパ状とすることすら困難を伴っていた。よって、単層Al系膜を感光樹脂膜でマスクしてテーパ状に形成すること、更には、形成するテーパ状側壁のテーパ角度を制御することが重要な技術課題となっている。
特開平10−81981号公報 特開2001−242483号公報 特開2001−311954号公報 特開2002−208704号公報 特開2002−270845号公報 特開2004−176115号公報
本発明はこの様な事情に鑑みてなされたものであって、その目的は、純アルミニウムまたはアルミニウム合金からなる単層の配線膜の形成において、純アルミニウム膜またはアルミニウム合金膜を、側壁のテーパ角度が10〜70°のテーパ状に良好に形成することのできる方法を提供することにある。
本発明の配線膜の形成方法は、純アルミニウムまたはアルミニウム合金からなる単層の配線膜を形成する方法であって、
ポストベーク後に、硝酸、リン酸、酢酸および水を含むエッチング液を用いて側壁のテーパ角度が10〜70°のテーパ状に純アルミニウム膜またはアルミニウム合金膜をエッチングするにあたり、
上記ポストベーク温度:x(℃)を110℃以下にすると共に、該ポストベーク温度と上記エッチング液の硝酸濃度:y(質量%)が下記式(1)を満たすようにするところに特徴を有する。
10≦[(2/3)x−5y]≦70 …(1)
前記エッチング液の硝酸濃度は、1〜10質量%の範囲内とすることが好ましく、また、前記ポストベークの温度は、90℃以上とすることが好ましい。
前記アルミニウム合金膜としては、Niを6原子%以下含むものを形成すれば、良好な特性の配線膜を形成できるので好ましい。
上記方法は、前記配線膜として薄膜トランジスタ配線の形成に有用である。
本発明によれば、純アルミニウムまたはアルミニウム合金からなる単層の配線膜の形成において、純アルミニウム膜またはアルミニウム合金膜を、側壁のテーパ角度が10〜70°のテーパ状に良好に形成することができる。
Mo薄膜を積層させた従来のテーパ形成方法によれば(前記図2参照)、ポストベーク温度を約120℃と高くする必要があった。しかし該従来法を、単層Al系膜のテーパ状形成に適用しても、該単層Al系膜の膜厚中心部位から浸食されて庇状部分が残り、テーパ状とすることができなかった。
本発明者らは、単層Al系膜をテーパ状に形成する方法を確立するにあたり、上記従来法における製造条件について見直した。その結果、上記従来法において、ポストベーク温度を約120℃と高くするのは、Moの自然酸化表面と感光樹脂膜との密着性をより高める必要があるためであって、単層Al系膜と感光樹脂膜の密着性については別途検討する必要があると考えられる。
また、ポストベーク温度を高くするのは、感光樹脂膜に含まれる溶剤を十分に蒸発させ、感光樹脂膜を強固に固化させて、プラズマを使用したドライエッチングの際に十分なプラズマ耐性を発揮させるためでもある。しかし、例えば液晶表示パネルの配線形成プロセスでは、酸等によるウェット・エッチングが用いられるため、必ずしも感光樹脂膜を強固に固化させる必要はない。
そこで、ポストベーク温度として従来より低温域についても視野に入れると共に、ウェット・エッチングに使用する硝酸、リン酸、酢酸および水を含むエッチング液の組成についても検討し、これらポストベーク温度とエッチング液の組成が、単層Al系膜のテーパ形成に及ぼす影響について調べた。
その結果、感光樹脂膜のポストベーク後に、硝酸、リン酸、酢酸および水を含むエッチング液を用いて、単層Al系膜をテーパ状にエッチングするにあたり、感光樹脂膜のポストベーク温度を110℃以下と従来よりも低温とした上で、該ポストベーク温度とエッチング液の関係を最適化すれば、テーパ角度を制御しつつ単層Al系膜の側壁をテーパ形状に加工できることを見出した。
具体的には、ポストベーク温度(x:℃)とエッチング液中の硝酸濃度(y:質量%)を変数因子とする[(2/3)x−5y]が、後述する実施例に示す通りテーパ角度とほぼ合致することを見出し、テーパ角度を制御しつつテーパ状に良好に形成するには、上記[(2/3)x−5y]の値が10〜70°の所望のテーパ角度となるように、上記ポストベーク温度とエッチング液中の硝酸濃度のバランスを制御すればよいことがわかった。
上記の通り、上記ポストベーク温度とエッチング液中の硝酸濃度のバランスを制御することによって、テーパ角度を制御しつつテーパ状に良好に形成できた理由(機構)について、後述する実験結果等から図3の様な機構が考えられる。
上述の通り本発明では、感光樹脂膜に高いプラズマ耐性等が要求されないことから、感光樹脂膜のポストベーク温度を110℃以下と従来よりも比較的低温とすることができる。そして、この様に比較的低温でポストベークを行った場合、感光樹脂膜と単層Al系膜の密着性は従来法よりも小さいと考えられることから、単層Al系膜と感光樹脂膜(一般にはノボラック系樹脂が使用される)が積層された図3(a)の構成物をウェット・エッチングすると、図3(b)、(c)に示す通り、該感光樹脂膜と単層Al系膜の界面にエッチング液が侵入し易くなり、その結果、単層Al系膜はテーパ状に形成され易くなるものと思われる。
また、エッチング液(硝酸、リン酸、酢酸および水の混合溶液)中の特に硝酸により、図3(b)、(c)に示す通り感光樹脂膜が収縮して上方へ反り上がり、感光樹脂膜とAl系膜の隙間が拡がり易くなるが(図3b、c)、このこともテーパ状形成に良好に作用するものと考えられる。
つまり本発明では、従来のポストベーク温度よりも比較的低温で感光樹脂膜を固化させること、及び硝酸を含むエッチング液中で感光樹脂膜が収縮することが、単層Al系膜のエッチングに相互に作用しており、この相互作用を上記式(1)として制御することにより、単層Al系膜のテーパ形状の形成と該形成におけるテーパ角度の制御を可能としたのである。
感光樹脂膜のポストベーク温度は、所望とするテーパ角度と使用するエッチング液の硝酸濃度にもよるが、低いほどウェット・エッチングにおける感光樹脂膜の収縮が良好に発生し、テーパ形状を形成し易くなる。しかし、上記ポストベーク温度が低すぎると、感光樹脂膜の固化の程度が小さくなり、剥離し易くなるので好ましくない。よって、90℃以上(より好ましくは100℃以上)とするのがよい。
また、本発明者らの研究によれば、前記エッチング液の硝酸濃度は1〜10質量%の範囲内とするのがよい。硝酸の濃度が1質量%未満であると、ウェット・エッチングのプロセスにおいて感光樹脂膜の収縮が小さく、テーパ形状が得られ難いからである。より好ましくは3質量%以上である。一方、硝酸の濃度が高すぎると、感光樹脂膜と単層Al系膜が剥離する現象が多発し、所定のパターンが得られ難くなる。よって硝酸の濃度は、10質量%以下とするのがよく、より好ましくは8質量%以下である。
上記エッチング液の液温は、エッチングの速度を高める観点から23℃以上とすることが好ましいが、該液温が高すぎてもテーパ角度が小さく、エッチング速度が速くなりすぎて制御性が悪化するため、50℃以下とすることが好ましい。
尚、本発明は、エッチング液におけるその他の成分(リン酸、酢酸)の濃度まで規定するものではなく、これらの成分については一般的な条件を採用すればよい。
本発明は、上記Al系膜の材質まで限定するものではないが、Al合金の場合は、ニッケル(Ni)を含むものが、例えば液晶表示パネルの配線膜として良好な特性を示すので好ましい。より好ましくはNiを0.1原子%以上含むものである。一方、上記Ni量が過剰であると、ウェット・エッチングの速度が増加し、所望のテーパ形状が得られ難くなるので、6原子%以下の範囲で含有させるのがよい。
上記Al−Niの2成分系の他に、Al−Nd、Al−Ag、Al−Zn、Al−Ge、Al−Cu等の2成分系や、Al−Ni−Nd、Al−Ni−La等の多成分系のものもAl系膜の材質として挙げられる。
また本発明は、特に上記ポストベーク温度とエッチング液の組成を制御するものであり、例えば薄膜トランジスタ配線を形成する場合の、その他の工程(単層Al系膜や感光樹脂膜の形成、その他の半導体層等の形成、露光、現像、感光樹脂膜の除去)については、一般的に使用されている条件を採用することができる。
本発明の形成方法は、膜厚が、特に50〜1000nm(好ましくは200〜500nm)の配線膜の形成に適用すれば、本発明の効果がより十分に発揮される。
Al中に2原子%のNiと0.6原子%のNdが含まれる薄膜を、スパッタリング法によりガラス基板上に300nm蒸着させた試料を作製した。次いで、スピンコートにより感光樹脂膜をAl合金薄膜表面に塗布し、100℃でプリベークした。上記感光性樹脂としては、ポジ型のレジストで液晶パネルのアレイ工程で用いられるクラリアントジャパン社製の「AZ650F5」を使用した。次いで、フォトマスクを通して紫外線を照射し、同社製の現像液「AZ300MIF」を用いて現像後、ポストベーク温度を80〜140℃の範囲で変化させてポストベーク(ベーク時間:5分間)を行った。その後、硝酸濃度を1〜12質量%の範囲で変えたエッチング液(硝酸、リン酸、酢酸および水の混合溶液、液温:40℃)を用いて、エッチングを行った。そしてテーパ状に形成されたAl系膜の側壁のテーパ角度を測定した。
その結果、130℃を超える場合には、テーパ角度が70°を超え、かつ庇状部分が残った。またポストベーク温度が120℃の場合には、テーパ角度が70°を超えて庇状部分が残るものが一部生じた。ポストベーク温度が90℃未満の場合や、硝酸濃度が10質量%を超える場合には、テーパ角度が10°に満たない場合があった。
これに対し、本発明で規定の方法でAl系膜を形成した場合には、側壁がテーパ角度:10〜70°のテーパ状に良好に形成されたものが得られた。
尚、規定の方法でテーパ状に形成したAl系膜については、エッチングの途中で試料を取り出し、水洗・自然乾燥して走査型電子顕微鏡(SEM)で、前記図3に示す通り膜の側面を、倍率:30,000倍で観察した。その結果、規定の方法でテーパ状に形成する場合には、前記図3の通り、感光樹脂膜が収縮して反り上がり、テーパ形状が形成されつつあることを確認した。
規定の方法でテーパ状に形成したAl系膜について、測定したテーパ角度と、ポストベーク温度(レジストベーク温度,90〜110℃)およびエッチング液中の硝酸濃度との関係を図4に示す。この図4に示す結果より、テーパ角度を制御するには、上記式(1)を満たすよう制御することが必要であり、確実にテーパ角度を10〜70°の範囲内とするには、上記ポストベーク温度:90〜110℃、エッチング液中の硝酸濃度:1〜10質量%の範囲内で、上記式(1)を満たすようこれらの製造条件を制御することが推奨される。
本発明に係る薄膜トランジスタ配線の構造を例示する概略断面説明図である。 従来の構造の薄膜トランジスタ配線のテーパ形成の工程の一例を、順番を追って示す概略説明図である。 本発明の薄膜トランジスタ配線のテーパ形成の工程の一例を、順番を追って示す概略説明図である。 実施例における結果を示したものであり、テーパ角度に対する硝酸濃度とポストベーク温度の影響を示したグラフである。
符号の説明
1a ガラス基板
5 透明導電膜(画素電極)
25 走査線
26 ゲート配線
27 ゲート絶縁膜
28 ソース配線
29 ドレイン配線
30 保護膜(窒化シリコン膜)
41、51 基板
42、52 単層Al系膜(配線)
43、53 Mo膜
44、54 感光樹脂膜
45、55 エッチング液

Claims (5)

  1. 純アルミニウムまたはアルミニウム合金からなる単層の配線膜を形成する方法であって、ポストベーク後に、硝酸、リン酸、酢酸および水を含むエッチング液を用いて側壁のテーパ角度が10〜70°のテーパ状に純アルミニウム膜またはアルミニウム合金膜をエッチングするにあたり、
    上記ポストベーク温度:x(℃)を110℃以下にすると共に、該ポストベーク温度と上記エッチング液の硝酸濃度:y(質量%)が下記式(1)を満たすようにすることを特徴とする配線膜の形成方法。
    10≦[(2/3)x−5y]≦70 …(1)
  2. 前記エッチング液の硝酸濃度を、1〜10質量%とする請求項1に記載の方法。
  3. 前記ポストベークの温度を、90℃以上とする請求項1または2に記載の方法。
  4. 前記アルミニウム合金膜として、Niを6原子%以下含むものを形成する請求項1〜3のいずれかに記載の方法。
  5. 前記配線膜として薄膜トランジスタ配線を形成する請求項1〜4のいずれかに記載の方法。
JP2005346715A 2005-11-30 2005-11-30 配線膜の形成方法 Pending JP2007157755A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005346715A JP2007157755A (ja) 2005-11-30 2005-11-30 配線膜の形成方法
TW095143777A TW200732514A (en) 2005-11-30 2006-11-27 Method for forming wiring film
PCT/JP2006/323856 WO2007063921A1 (ja) 2005-11-30 2006-11-29 配線膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005346715A JP2007157755A (ja) 2005-11-30 2005-11-30 配線膜の形成方法

Publications (1)

Publication Number Publication Date
JP2007157755A true JP2007157755A (ja) 2007-06-21

Family

ID=38092255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005346715A Pending JP2007157755A (ja) 2005-11-30 2005-11-30 配線膜の形成方法

Country Status (3)

Country Link
JP (1) JP2007157755A (ja)
TW (1) TW200732514A (ja)
WO (1) WO2007063921A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013246257A (ja) * 2012-05-24 2013-12-09 Sharp Corp 液晶表示パネル及びその製造方法
CN103938212A (zh) * 2014-03-03 2014-07-23 虞海香 一种用于湿蚀刻铝或铝合金薄膜的蚀刻剂
CN105862041A (zh) * 2016-04-20 2016-08-17 西安热工研究院有限公司 一种锻造铝合金组织显示的侵蚀剂、制备方法及应用方法
US9704742B2 (en) 2011-09-06 2017-07-11 Mitsubishi Electric Corporation Wiring film and active matrix substrate using the same, and method for manufacturing wiring film

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805187B1 (ko) * 2009-10-30 2017-12-06 동우 화인켐 주식회사 식각액 조성물

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006703B1 (ko) * 1991-06-14 1994-07-25 삼성전자 주식회사 박막 트랜지스터의 제조방법
JPH07176525A (ja) * 1993-12-21 1995-07-14 Casio Comput Co Ltd 低抵抗配線の形成方法
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
JP2003043590A (ja) * 2001-07-31 2003-02-13 Noritsu Koki Co Ltd 写真処理装置
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704742B2 (en) 2011-09-06 2017-07-11 Mitsubishi Electric Corporation Wiring film and active matrix substrate using the same, and method for manufacturing wiring film
JP2013246257A (ja) * 2012-05-24 2013-12-09 Sharp Corp 液晶表示パネル及びその製造方法
CN103938212A (zh) * 2014-03-03 2014-07-23 虞海香 一种用于湿蚀刻铝或铝合金薄膜的蚀刻剂
CN105862041A (zh) * 2016-04-20 2016-08-17 西安热工研究院有限公司 一种锻造铝合金组织显示的侵蚀剂、制备方法及应用方法

Also Published As

Publication number Publication date
TW200732514A (en) 2007-09-01
WO2007063921A1 (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
TW449929B (en) Structure and manufacturing method of amorphous-silicon thin film transistor array
JP2002141512A (ja) 薄膜のパターニング方法およびそれを用いたtftアレイ基板およびその製造方法
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
US9455282B2 (en) Manufacturing method of an array substrate
JP2008109102A (ja) 薄膜トランジスタ基板の製造方法
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
US20160315201A1 (en) Display device
JP2007157755A (ja) 配線膜の形成方法
CN104538348A (zh) 过孔和显示基板的制作方法
US8273612B2 (en) Display panel and method of manufacturing the same
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
WO2018161874A1 (zh) 显示基板及其制作方法、显示装置
TW201417186A (zh) 氧化物薄膜電晶體製程方法
US20130109114A1 (en) Method of manufacturing array substrate for liquid crystal display device
KR102343674B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 화상표시장치용 어레이 기판의 제조방법
JPH06310492A (ja) チタン系薄膜のエッチング液及び半導体装置の製造方法
JPH10209458A (ja) 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
WO2008047667A1 (en) Multilayer film for wiring and wiring circuit
JP2005163070A (ja) エッチング液およびエッチング方法
CN106444293A (zh) 一种金属图形的制备方法
JPH11264995A (ja) 液晶表示装置の製造方法
KR20190002381A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
JP3514293B2 (ja) 電極の製造方法
KR0169379B1 (ko) 터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법
KR0183757B1 (ko) 박막 트랜지스터-액정 표시장치의 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626