WO2018161874A1 - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
WO2018161874A1
WO2018161874A1 PCT/CN2018/078029 CN2018078029W WO2018161874A1 WO 2018161874 A1 WO2018161874 A1 WO 2018161874A1 CN 2018078029 W CN2018078029 W CN 2018078029W WO 2018161874 A1 WO2018161874 A1 WO 2018161874A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent conductive
conductive layer
pattern
photoresist
insulating layer
Prior art date
Application number
PCT/CN2018/078029
Other languages
English (en)
French (fr)
Inventor
张家祥
王凤涛
王彦强
Original Assignee
京东方科技集团股份有限公司
北京京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/092,380 priority Critical patent/US10879278B2/en
Publication of WO2018161874A1 publication Critical patent/WO2018161874A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

一种显示基板及其制作方法和显示装置。显示基板的制作方法包括形成第一透明导电层的图形（9）；形成钝化层并在钝化层上形成第二透明导电层（10）；形成第二透明导电层（10）的图形，即狭缝状的公共电极，包括位于显示基板的显示区域中的多个间隔设置的子电极；以及去除显示区域中钝化层未被子电极覆盖的部分，形成钝化层图形（7）。第二透明导电层（10）为多晶态ITO，进一步去除子电极间的钝化层可去除狭缝状电极间隙内存在的多晶态ITO颗粒残留，改善显示效果，提高显示装置的透过率。

Description

显示基板及其制作方法、显示装置 技术领域
本发明的实施例涉及一种显示基板及其制作方法、显示装置。
背景技术
现有的ADS(高级超维场转换技术)显示产品中，在阵列基板上形成有两层ITO层，即，第一ITO层和第二ITO层，其中，第一ITO层用作像素电极，为面状电极；第二ITO层用作公共电极，为狭缝状电极。在第二ITO层的成膜过程中，会产生多晶态的ITO，多晶态的ITO很难通过刻蚀去除，因此，对第二ITO层进行构图之后，狭缝状电极之间的间隙中会存在多晶态的ITO颗粒残留，不但会因显示产品驱动电场紊乱而产生mura(亮度不均匀)等不良，还会影响显示产品的透过率。
发明内容
为解决上述技术问题，本发明的至少一个实施例提供一种显示基板及其制作方法和显示装置，能够去除狭缝状电极的间隙内存在的多晶态ITO颗粒残留，改善显示装置的显示效果，并提高显示装置的透过率。
为实现上述技术效果，本发明的实施例采取以下技术方案。
一方面，提供一种显示基板的制作方法，包括形成绝缘层和在所述绝缘层上形成第二透明导电层的图形，所述第二透明导电层的图形包括位于所述显示基板的显示区域内的多个间隔设置的子电极；以及去除所述显示区域中所述绝缘层未被所述子电极覆盖的部分以形成绝缘层的图形。
在一个示例中，所述形成第二透明导电层的图形和所述形成绝缘层的图形包括：
在所述绝缘层上形成透明导电层过渡图形，所述透明导电层过渡图形包括位于所述显示基板的薄膜晶体管区域的第一部分和位于所述显示区域的第二部分，所述第二部分包括多个间隔设置的子电极；
去除显示区域中所述子电极之间的间隙对应的绝缘层的部分；
去除所述透明导电层过渡图形的第一部分，形成所述第二透明导电层的 图形。
在一个示例中，所述形成第二透明导电层的图形和所述形成绝缘层的图形还包括：
在所述绝缘层上沉积第二透明导电层；
在所述第二透明导电层上涂覆光刻胶，对光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶未保留区域，光刻胶未保留区域对应所述子电极之间的间隙；
通过湿法刻蚀去除光刻胶未保留区域内的第二透明导电层的部分，形成所述透明导电层过渡图形；
通过干法刻蚀去除光刻胶未保留区域内的绝缘层的部分；
去除薄膜晶体管区域内的光刻胶；
通过湿法刻蚀去除所述透明导电层过渡图形中未被光刻胶覆盖的部分，形成第二透明导电层的图形；
去除剩余的光刻胶。
在一个示例中，干法刻蚀所采用的刻蚀气体为SF 6：O 2：He等于1:1:1的混合气体。
在一个示例中，湿法刻蚀所采用的刻蚀液由质量百分比为8％-9％的硫酸、质量百分比为13％-15％的醋酸、质量百分比为1％的添加剂和水组成。
在一个示例中，所述制作方法还包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管和与所述薄膜晶体管的漏电极连接的第一透明导电层的图形；
其中，所述绝缘层覆盖所述薄膜晶体管和所述第一透明导电层的图形。
在一个示例中，所述第二透明导电层采用ITO。
本发明实施例还提供了一种采用上述的制作方法制作得到的显示基板，包括位于衬底基板上的绝缘层和位于所述绝缘层上的第二透明导电层的图形，所述第二透明导电层的图形包括位于所述显示基板的显示区域内的多个间隔设置的子电极；所述绝缘层位于所述显示区域内的部分在所述衬底基板上的正投影与所述子电极在所述衬底基板上的正投影重合。
在一个示例中，所述显示基板还包括：
位于所述衬底基板上的薄膜晶体管和与所述薄膜晶体管的漏电极连接 的第一透明导电层的图形；
其中，所述绝缘层覆盖所述薄膜晶体管和与所述薄膜晶体管的漏电极连接的第一透明导电层的图形。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明的实施例的显示基板的制作方法去除了显示区域内绝缘层未被第二透明导电层的图形覆盖的部分，这样，即使在对第二透明导电层执行构图工艺之后绝缘层上残留有多晶态的透明导电颗粒，该颗粒也会随着绝缘层的该部分的去除而从显示基板上脱落，从而避免在第二透明导电层的图形的间隙内残留多晶态的透明导电颗粒，由此能够避免显示装置的驱动电场紊乱，改善显示装置的显示效果；而且，绝缘层的该部分的去除还能够增强背光光线的通过，提高显示装置的透过率。
附图说明
以下将结合附图对本发明的实施例进行更详细的说明，以使本领域普通技术人员更加清楚地理解本发明，其中：
图1为本发明实施例提供的显示基板的制作方法中形成栅电极的示意图；
图2为本发明实施例提供的显示基板的制作方法中形成栅绝缘层和有源层的示意图；
图3为本发明实施例提供的显示基板的制作方法中形成源电极和漏电极的示意图；
图4为本发明实施例提供的显示基板的制作方法中形成第一透明导电层的图形的示意图；
图5为本发明实施例提供的显示基板的制作方法中沉积钝化层材料的示意图；
图6为本发明实施例提供的显示基板的制作方法中形成第二透明导电层的示意图；
图7为本发明实施例提供的显示基板的制作方法中对第二透明导电层进行处理的示意图；
图8为本发明实施例提供的显示基板的制作方法中形成透明导电层过渡图形的示意图；
图9为本发明实施例提供的显示基板的制作方法中形成像素区域的钝化层图形的示意图；
图10-12为本发明实施例提供的显示基板的制作方法中形成第二透明导电层的图形的示意图；
图13-15为本发明实施例提供的显示基板的制作方法中对钝化层进行刻蚀的示意图。
附图说明：
1-衬底基板；2-栅电极；3-栅绝缘层；4-有源层；5-源电极；6-漏电极；
7-像素区域的钝化层图形；8-薄膜晶体管区域的钝化层图形；9-第一透明导电层的图形；10-第二透明导电层的图形；11-光刻胶。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
本发明的实施例针对已知技术中存在的以下问题：现有的显示基板在狭缝状电极之间的间隙中会存在多晶态的ITO颗粒残留，不但会造成显示产品驱动电场紊乱而产生mura等不良，还会影响显示产品的透过率。为解决上述问题，本发明的实施例提供一种显示基板及其制作方法和显示装置，能够去除狭缝状电极间隙中存在的多晶态ITO颗粒残留，改善显示装置的显示效果，并提高显示装置的透过率。
本发明实施例提供一种显示基板的制作方法，包括：形成绝缘层；在所述绝缘层上形成第二透明导电层的图形，所述第二透明导电层的图形包括位 于显示基板的显示区域内的多个间隔设置的子电极；以及去除显示区域中所述绝缘层未被所述子电极覆盖的部分以形成绝缘层的图形。
本实施例中，在形成绝缘层后去除显示区域内该绝缘层未被第二透明导电层的图形覆盖的部分，这样，即使在对第二透明导电层进行构图之后绝缘层上残留有多晶态的透明导电颗粒，该颗粒也会随着绝缘层的该部分的去除而从显示基板上脱落，从而避免在第二透明导电层的图形的间隙中残留多晶态的透明导电颗粒，由此能够避免显示装置的驱动电场紊乱，改善显示装置的显示效果。而且，绝缘层的该部分的去除还能够增强背光光线的通过，提高显示装置的透过率。
在一个示例中，形成所述第二透明导电层的图形和形成所述绝缘层的图形可包括：
在所述绝缘层上形成透明导电层过渡图形，所述透明导电层过渡图形包括位于显示基板的薄膜晶体管区域中的第一部分和位于显示基板的显示区域中的第二部分，所述第二部分包括多个间隔设置的子电极；
去除显示区域中所述绝缘层与所述子电极之间的间隙对应的部分；
去除所述透明导电层过渡图形的第一部分，形成所述第二透明导电层的图形。
例如，可先形成透明导电层过渡图形，透明导电层过渡图形包括位于薄膜晶体管区域中的第一部分和位于显示区域中的第二部分。在对绝缘层执行构图工艺之前，需要保留透明导电层过渡图形位于薄膜晶体管区域中的第一部分，因为在稍后的绝缘层构图工艺中，该绝缘层位于薄膜晶体管区域中的部分将要保留，保留的该透明导电层过渡图形的第一部分可以在刻蚀绝缘层的过程中保护绝缘层位于薄膜晶体管区域中的该部分。
在一个示例中，形成所述第二透明导电层的图形和形成所述绝缘层的图形可包括：
在所述绝缘层上沉积第二透明导电层；
在所述第二透明导电层上涂覆光刻胶，对光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶未保留区域，光刻胶未保留区域对应所述子电极之间的间隙；
通过湿法刻蚀去除第二透明导电层位于光刻胶未保留区域中的部分，形成所述透明导电层过渡图形；
通过干法刻蚀去除绝缘层位于光刻胶未保留区域中的部分；
去除薄膜晶体管区域中的光刻胶；
通过湿法刻蚀去除所述透明导电层过渡图形中未被光刻胶覆盖的部分，形成第二透明导电层的图形；以及
去除剩余的光刻胶。
本实施例中，通过湿法刻蚀形成透明导电层过渡图形。湿法刻蚀不会对绝缘层造成影响。在形成透明导电层过渡图形之后，再通过干法刻蚀去除绝缘层位于光刻胶未保留区域中的部分。在去除绝缘层的该部分时，由于干法刻蚀不会对第二透明导电层造成影响，因此第二透明导电层位于薄膜晶体管区域中的部分会保护绝缘层位于薄膜晶体管区域中的部分，使得绝缘层的该部分不会被去除，最后再通过湿法刻蚀去除第二透明导电层位于薄膜晶体管区域中的部分以形成第二透明导电层的图形。
本实施例中，显示基板可以为ADS模式的阵列基板，第二透明导电层可以为公共电极层或像素电极层。在第二透明导电层的图形为狭缝状电极时，通过去除绝缘层与第二透明导电层的图形的间隙对应的部分，能够有效去除第二透明导电层的图形的间隙中残留的多晶态的透明导电颗粒，避免显示装置的驱动电场紊乱，改善显示装置的显示效果；并且绝缘层该部分的去除还能够增强背光光线的通过，提高显示装置的透过率。
下面以第二透明导电层的图形为公共电极并且绝缘层为钝化层为例，结合附图对本实施例的显示基板的制作方法进行详细介绍。如图1-图12所示，本实施例的显示基板的制作方法可包括以下步骤：
步骤1、如图1所示，提供一衬底基板1，在衬底基板1上形成栅电极2的图形；
例如，衬底基板1可为玻璃基板或石英基板。
例如，可以采用溅射或热蒸发的方法在衬底基板1上沉积厚度约为
Figure PCTCN2018078029-appb-000001
的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极2的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处 理，使得光刻胶未保留区域的光刻胶被完全去除，并且光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉栅金属薄膜位于光刻胶未保留区域中的部分；剥离剩余的光刻胶，形成栅线(未图示)和栅电极2的图形。
步骤2、如图2所示，在经过步骤1的衬底基板1上形成栅绝缘层3和有源层4；
例如，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤1的衬底基板1上沉积厚度为
Figure PCTCN2018078029-appb-000002
的栅绝缘层3，栅绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH 4、NH 3、N 2或SiH 2Cl 2、NH 3、N 2。
在栅绝缘层3上沉积一层半导体材料；在半导体材料上涂覆一层光刻胶；对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶完全保留区域，其中，光刻胶完全保留区域对应于有源层4的图形所在区域，光刻胶未保留区域对应于有源层4的图形以外的区域；进行显影处理，使得光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域中的半导体材料，形成有源层4的图形。
步骤3、如图3所示，在经过步骤2的衬底基板1上形成源电极5和漏电极6；
例如，可以在完成步骤2的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure PCTCN2018078029-appb-000003
的源漏金属层，源漏金属层可以是Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如为Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极5、漏电极6和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，使得光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉源漏金属层位于光刻胶未保留区域中的部分；剥离剩余的光刻胶，形成漏电极6、源电极5以及数据线(未图示)。
步骤4、如图4所示，在经过步骤3的衬底基板1上形成第一透明导电层的图形9；
例如，在经过步骤3的衬底基板1上通过溅射或热蒸发的方法沉积厚度约为
Figure PCTCN2018078029-appb-000004
的第一透明导电层，第一透明导电层可以是ITO、IZO或者其他的透明金属氧化物；在第一透明导电层上涂覆一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于第一透明导电层的图形9(即像素电极)所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，使得光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉透明导电层薄膜位于光刻胶未保留区域中的部分；剥离剩余的光刻胶，形成第一透明导电层的图形9，第一透明导电层的图形9直接与漏电极6连接。
步骤5、如图5所示，在经过步骤4的衬底基板1上沉积一层钝化层材料；
例如，可以在完成步骤4的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为
Figure PCTCN2018078029-appb-000005
的钝化层材料，钝化层材料可以选用氧化物、氮化物或者氧氮化合物，例如，钝化层材料可以是SiNx，SiOx或Si(ON)x，钝化层还可以使用Al 2O 3。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH 4，N 2O；氮化物或者氧氮化合物对应气体可以是SiH 4、NH 3、N 2或SiH 2Cl 2、NH 3、N 2。
步骤6、如图6所示，在钝化层材料上形成第二透明导电层10；
例如，在钝化层材料上通过溅射或热蒸发的方法沉积厚度约为
Figure PCTCN2018078029-appb-000006
Figure PCTCN2018078029-appb-000007
的第二透明导电层10，第二透明导电层10可由ITO、IZO或者其他的透明金属氧化物构成。
步骤7、如图7所示，在第二透明导电层10上涂覆光刻胶11，对光刻胶11进行曝光以形成光刻胶保留区域和光刻胶未保留区域，光刻胶未保留区域对应待形成的像素区域的子电极之间的间隙；
步骤8、如图8所示，通过湿法刻蚀去除第二透明导电层10位于光刻胶未保留区域的部分，形成透明导电层过渡图形；
例如，湿法刻蚀所采用的刻蚀液可以由质量百分比为8％-9％的硫酸、质量百分比为13％-15％的醋酸、质量百分比为1％的添加剂和水组成。透明 导电层过渡图形包括第二透明导电层10的位于薄膜晶体管区域的部分和位于像素区域的子电极的图形。
步骤9、如图9所示，通过干法刻蚀去除光刻胶未保留区域的钝化层材料，形成像素区域的钝化层图形7；
例如，干法刻蚀所采用的刻蚀气体可以为SF 6：O 2：He等于1:1:1的混合气体。在采用干法刻蚀去除光刻胶未保留区域的钝化层材料之后，钝化层材料上残留的透明导电颗粒也得以去除。值得注意的是，薄膜晶体管区域的钝化层图形8始终需要保留。
步骤10、如图10所示，去除薄膜晶体管区域的光刻胶11；
步骤11、如图11所示，通过湿法刻蚀去除透明导电层过渡图形中未被光刻胶覆盖的部分，形成第二透明导电层10的图形，即狭缝状的公共电极；
步骤12、如图12所示，去除剩余的光刻胶。
可以看出，钝化层包括位于薄膜晶体管区域的钝化层图形8和位于像素区域的钝化层图形7，其中薄膜晶体管区域的钝化层图形8是完整的面状结构，像素区域的钝化层图形7与第二透明导电层10的图形相对应。
经过上述步骤1-12即可形成本实施例的ADS模式的阵列基板。
如图13所示，在形成狭缝状公共电极时，在狭缝状公共电极的间隙间可能残留多晶态的透明导电颗粒。如图14和图15所示，通过去除钝化层与狭缝状公共电极的间隙对应的部分，能够有效去除狭缝状公共电极的间隙中残留的多晶态的透明导电颗粒，避免显示装置的驱动电场紊乱，改善显示装置的显示效果；并且钝化层的该部分的去除还能够增强背光光线的通过，提高显示装置的透过率。
本发明的实施例还提供了一种采用上述任一实施例的制作方法制作得到的显示基板，包括位于衬底基板上的绝缘层和位于所述绝缘层上的第二透明导电层的图形，所述第二透明导电层的图形包括位于显示区域的多个间隔设置的子电极；所述绝缘层位于显示区域中的部分在所述衬底基板上的正投影与所述子电极在所述衬底基板上的正投影重合。
本实施例中，显示基板的显示区域中绝缘层未被第二透明导电层的图形覆盖的部分被去除，这样，即使在对第二透明导电层进行构图之后绝缘层上残留有多晶态的透明导电颗粒，该颗粒也会随着绝缘层的该部分的去除而从显示基板上脱落，从而避免在第二透明导电层的图形的间隙中残留多晶态的 透明导电颗粒，由此能够避免显示装置的驱动电场紊乱，改善显示装置的显示效果；并且绝缘层该部分的去除还能够增强背光光线的通过，提高显示装置的透过率。
例如，显示基板可以为ADS模式的阵列基板，第二透明导电层的图形可以为公共电极，绝缘层可以为钝化层，并且所述显示基板还可包括：
位于所述衬底基板上的薄膜晶体管和与所述薄膜晶体管的漏电极连接的第一透明导电层的图形；
其中，所述绝缘层覆盖所述薄膜晶体管和与所述薄膜晶体管的漏电极连接的第一透明导电层的图形。
第一透明导电层的图形可以为像素电极。在第二透明导电层的图形为狭缝状电极时，通过去除绝缘层与第二透明导电层的图形的间隙对应的部分，能够有效去除第二透明导电层的图形的间隙中残留的多晶态的透明导电颗粒，避免显示装置的驱动电场紊乱，改善显示装置的显示效果，并且绝缘层的该部分的去除还能够增强背光光线的通过，提高显示装置的透过率。
本发明的实施例还提供了一种显示装置，包括前述任一实施例中的显示基板。所述显示装置可以为液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
本发明实施例的显示装置的狭缝状电极的间隙中不存在透明导电颗粒，能够避免显示装置的驱动电场紊乱，改善显示装置的显示效果，并且绝缘层在显示区域中未被狭缝状电极覆盖的部分被去除，能够增强背光光线的通过，提高显示装置的透过率。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物 理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
本申请要求于2017年3月9日提交的名称为“一种显示基板及其制作方法、显示装置”的中国专利申请No.201710137831.7的优先权，该申请全文以引用方式合并于本文。

Claims (10)

  1. 一种显示基板的制作方法，包括：
    形成绝缘层；
    在所述绝缘层上形成第二透明导电层的图形，所述第二透明导电层的图形包括位于所述显示基板的显示区域内的多个间隔设置的子电极；以及
    去除所述显示区域中所述绝缘层未被所述子电极覆盖的部分以形成绝缘层的图形。
  2. 根据权利要求1所述的显示基板的制作方法，其中，所述形成第二透明导电层的图形和所述形成绝缘层的图形包括：
    在所述绝缘层上形成透明导电层过渡图形，所述透明导电层过渡图形包括位于所述显示基板的薄膜晶体管区域的第一部分和位于所述显示区域的第二部分，所述第二部分包括多个间隔设置的子电极；
    去除显示区域中所述子电极之间的间隙对应的绝缘层的部分；
    去除所述透明导电层过渡图形的第一部分，形成所述第二透明导电层的图形。
  3. 根据权利要求2所述的显示基板的制作方法，其中，所述形成第二透明导电层的图形和所述形成绝缘层的图形还包括：
    在所述绝缘层上沉积第二透明导电层；
    在所述第二透明导电层上涂覆光刻胶，对光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶未保留区域，光刻胶未保留区域对应所述子电极之间的间隙；
    通过湿法刻蚀去除光刻胶未保留区域内的第二透明导电层的部分，形成所述透明导电层过渡图形；
    通过干法刻蚀去除光刻胶未保留区域内的绝缘层的部分；
    去除薄膜晶体管区域内的光刻胶；
    通过湿法刻蚀去除所述透明导电层过渡图形中未被光刻胶覆盖的部分，形成第二透明导电层的图形；
    去除剩余的光刻胶。
  4. 根据权利要求3所述的显示基板的制作方法，其中，干法刻蚀所采用的刻蚀气体为SF 6：O 2：He等于1:1:1的混合气体。
  5. 根据权利要求3所述的显示基板的制作方法，其中，湿法刻蚀所采用的刻蚀液由质量百分比为8％-9％的硫酸、质量百分比为13％-15％的醋酸、质量百分比为1％的添加剂和水组成。
  6. 根据权利要求1-5中任一项所述的显示基板的制作方法，还包括：
    提供一衬底基板；
    在所述衬底基板上形成薄膜晶体管和与所述薄膜晶体管的漏电极连接的第一透明导电层的图形；
    其中，所述绝缘层覆盖所述薄膜晶体管和所述第一透明导电层的图形。
  7. 根据权利要求1-5中任一项所述的显示基板的制作方法，其中，所述第二透明导电层采用ITO。
  8. 一种根据权利要求1-7中任一项所述的制作方法制作得到的显示基板，包括位于衬底基板上的绝缘层和位于所述绝缘层上的第二透明导电层的图形，所述第二透明导电层的图形包括位于所述显示基板的显示区域内的多个间隔设置的子电极；所述绝缘层位于所述显示区域内的部分在所述衬底基板上的正投影与所述子电极在所述衬底基板上的正投影重合。
  9. 根据权利要求8所述的显示基板，还包括：
    位于所述衬底基板上的薄膜晶体管和与所述薄膜晶体管的漏电极连接的第一透明导电层的图形；
    其中，所述绝缘层覆盖所述薄膜晶体管和与所述薄膜晶体管的漏电极连接的第一透明导电层的图形。
  10. 一种显示装置，包括如权利要求8或9所述的显示基板。
PCT/CN2018/078029 2017-03-09 2018-03-05 显示基板及其制作方法、显示装置 WO2018161874A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/092,380 US10879278B2 (en) 2017-03-09 2018-03-05 Display substrate, manufacturing method therefor, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710137831.7A CN106847757B (zh) 2017-03-09 2017-03-09 一种显示基板及其制作方法、显示装置
CN201710137831.7 2017-03-09

Publications (1)

Publication Number Publication Date
WO2018161874A1 true WO2018161874A1 (zh) 2018-09-13

Family

ID=59143965

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/078029 WO2018161874A1 (zh) 2017-03-09 2018-03-05 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US10879278B2 (zh)
CN (1) CN106847757B (zh)
WO (1) WO2018161874A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847757B (zh) * 2017-03-09 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN107799466B (zh) * 2017-11-16 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN109037348B (zh) * 2018-07-19 2021-11-09 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN110676222A (zh) * 2019-10-10 2020-01-10 合肥鑫晟光电科技有限公司 显示基板的制造方法、显示基板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076938A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치 제조방법
JP2011023444A (ja) * 2009-07-14 2011-02-03 Seiko Epson Corp 光電変換装置の製造方法
CN103488004A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN103988288A (zh) * 2011-12-05 2014-08-13 夏普株式会社 半导体装置
CN104035228A (zh) * 2013-03-04 2014-09-10 三星显示有限公司 液晶显示器及其制造方法
CN104155814A (zh) * 2014-08-29 2014-11-19 昆山龙腾光电有限公司 液晶显示装置及其制造方法
CN106847757A (zh) * 2017-03-09 2017-06-13 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228202B2 (ja) * 1997-11-18 2001-11-12 日本電気株式会社 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法
KR100755591B1 (ko) * 2006-06-22 2007-09-06 고려대학교 산학협력단 질화물계 발광소자의 제조방법
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076938A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치 제조방법
JP2011023444A (ja) * 2009-07-14 2011-02-03 Seiko Epson Corp 光電変換装置の製造方法
CN103988288A (zh) * 2011-12-05 2014-08-13 夏普株式会社 半导体装置
CN104035228A (zh) * 2013-03-04 2014-09-10 三星显示有限公司 液晶显示器及其制造方法
CN103488004A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN104155814A (zh) * 2014-08-29 2014-11-19 昆山龙腾光电有限公司 液晶显示装置及其制造方法
CN106847757A (zh) * 2017-03-09 2017-06-13 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN106847757A (zh) 2017-06-13
CN106847757B (zh) 2019-11-01
US10879278B2 (en) 2020-12-29
US20190115371A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
EP3054483B1 (en) Array substrate, manufacturing method therefor, and display apparatus
WO2018161874A1 (zh) 显示基板及其制作方法、显示装置
US10651204B2 (en) Array substrate, its manufacturing method and display device
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
US9627414B2 (en) Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
US10566458B2 (en) Array substrate and method for manufacturing the same
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
US10663820B2 (en) Display substrate, its manufacturing method, and display device
US10504943B2 (en) Method for manufacturing an array substrate motherboard
US10509286B2 (en) Pixel structure and manufacturing method thereof, array substrate and display apparatus
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
US9502437B2 (en) Method of manufacturing array substrate, array substrate and display device
WO2014194605A1 (zh) 阵列基板、其制造方法及显示装置
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
WO2015149482A1 (zh) 阵列基板及其制作方法、显示装置
WO2015010427A1 (zh) 阵列基板及其制作方法和显示装置
WO2016090886A1 (zh) 阵列基板及其制作方法和显示面板
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
WO2015096312A1 (zh) 阵列基板及其制作方法和显示装置
JP2011070194A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18764084

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18764084

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 14.02.2020)

122 Ep: pct application non-entry in european phase

Ref document number: 18764084

Country of ref document: EP

Kind code of ref document: A1