JP3228202B2 - 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 - Google Patents
横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法Info
- Publication number
- JP3228202B2 JP3228202B2 JP31734497A JP31734497A JP3228202B2 JP 3228202 B2 JP3228202 B2 JP 3228202B2 JP 31734497 A JP31734497 A JP 31734497A JP 31734497 A JP31734497 A JP 31734497A JP 3228202 B2 JP3228202 B2 JP 3228202B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- low
- liquid crystal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 29
- 230000005684 electric field Effects 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000011159 matrix material Substances 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims description 91
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 description 17
- 238000001312 dry etching Methods 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタを
スイッチング素子としたアクティブマトリクス型液晶表
示装置に関し、特に横方向電界方式アクティブマトリク
ス型液晶表示装置およびその製造方法に関する。
スイッチング素子としたアクティブマトリクス型液晶表
示装置に関し、特に横方向電界方式アクティブマトリク
ス型液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、アクティブマトリクス型液晶表示
装置の液晶セルのスイッチング素子として、非結晶シリ
コン、多結晶シリコン、ＣｄＳｅ等の半導体膜を用いた
薄膜トランジスタが用いられている。図４〜図６は従来
のこの種の液晶表示装置（第１の従来例）を製造工程順
に示す図であり、特開平３−４９２３７号公報にて提案
された技術である。なお、各図において、（ａ）は平面
図を、同じく（ｂ）はＡＡ線断面図を示している。先
ず、図４のように、絶縁基板１上にスパッタリングにて
酸化インジウム錫（以下、ＩＴＯ）等の透明導電膜８を
成膜し、これをフォトリソグラフィ工程とウェットエッ
チングまたはドライエッチングによりパターン形成し
て、ドレイン電極８１、前記ドレイン電極８１に接続さ
れたドレインバスライン８２、ソース電極８３、ならび
に前記ソース電極８３に接続された画素電極８４をそれ
ぞれ形成する。
装置の液晶セルのスイッチング素子として、非結晶シリ
コン、多結晶シリコン、ＣｄＳｅ等の半導体膜を用いた
薄膜トランジスタが用いられている。図４〜図６は従来
のこの種の液晶表示装置（第１の従来例）を製造工程順
に示す図であり、特開平３−４９２３７号公報にて提案
された技術である。なお、各図において、（ａ）は平面
図を、同じく（ｂ）はＡＡ線断面図を示している。先
ず、図４のように、絶縁基板１上にスパッタリングにて
酸化インジウム錫（以下、ＩＴＯ）等の透明導電膜８を
成膜し、これをフォトリソグラフィ工程とウェットエッ
チングまたはドライエッチングによりパターン形成し
て、ドレイン電極８１、前記ドレイン電極８１に接続さ
れたドレインバスライン８２、ソース電極８３、ならび
に前記ソース電極８３に接続された画素電極８４をそれ
ぞれ形成する。
【０００３】次いで、図５のように、前記工程で形成し
た前記絶縁基板１上の前記ドレイン電極８１および前記
ドレインバスライン８２に電流を流し、電気ニッケルメ
ッキを行い、低抵抗のメッキ層３’を形成する。さら
に、図６に示すように、前記絶縁基板１上に、プラズマ
ＣＶＤ法にて非晶質シリコン（以下、ａ−Ｓｉ）等の半
導体膜４、窒化シリコン（以下、ＳｉＮ）等の絶縁膜
５、スパッタリングにてクロム（以下、Ｃｒ）等の低抵
抗金属膜６を成膜し、これをフォトリソグラフィ工程と
ウェットエッチングおよびドライエッチングによりパタ
ーン形成し、ゲート電極６１、前記ゲート電極６１に接
続されたゲートバスライン６２、ならびに前記ゲート電
極６１およびゲートバスライン６２と同形状の前記半導
体膜４からなるアイランド４１を形成する。
た前記絶縁基板１上の前記ドレイン電極８１および前記
ドレインバスライン８２に電流を流し、電気ニッケルメ
ッキを行い、低抵抗のメッキ層３’を形成する。さら
に、図６に示すように、前記絶縁基板１上に、プラズマ
ＣＶＤ法にて非晶質シリコン（以下、ａ−Ｓｉ）等の半
導体膜４、窒化シリコン（以下、ＳｉＮ）等の絶縁膜
５、スパッタリングにてクロム（以下、Ｃｒ）等の低抵
抗金属膜６を成膜し、これをフォトリソグラフィ工程と
ウェットエッチングおよびドライエッチングによりパタ
ーン形成し、ゲート電極６１、前記ゲート電極６１に接
続されたゲートバスライン６２、ならびに前記ゲート電
極６１およびゲートバスライン６２と同形状の前記半導
体膜４からなるアイランド４１を形成する。
【０００４】この第１の従来例では、基板の平面方向に
対して直交する方向に電界を形成する、縦方向電界方式
であるために、前記絶縁基板１と所要の間隔を置いて対
向配置される図には現れない対向基板の全面に前記画素
電極８４に対向される対向電極を形成する必要があり、
そのためにドレイン電極８１及びゲート電極６１も必然
的に対向電極と対向されることになり、ドレイン電極８
１及びソース電極８３と対向電極の間に寄生容量が生じ
てしまう。この寄生容量は消費電力に大きな影響を及ぼ
し、表示を行うのに画素電極と対向電極間の容量を充放
電するための電力が、実際に表示に必要とされる電力の
数十から数百倍の電力を必要とすることになる。また、
ドレインバスライン８２と画素電極８４を同時に形成し
ているため、ドレインバスライン８２を高抵抗である透
明導電膜で形成する必要があり、配線抵抗を下げるため
に金属メッキ等の工程でメッキ膜３’を形成する必要が
あり、製造工程の煩雑化と構造の複雑化をまねくことに
なる。
対して直交する方向に電界を形成する、縦方向電界方式
であるために、前記絶縁基板１と所要の間隔を置いて対
向配置される図には現れない対向基板の全面に前記画素
電極８４に対向される対向電極を形成する必要があり、
そのためにドレイン電極８１及びゲート電極６１も必然
的に対向電極と対向されることになり、ドレイン電極８
１及びソース電極８３と対向電極の間に寄生容量が生じ
てしまう。この寄生容量は消費電力に大きな影響を及ぼ
し、表示を行うのに画素電極と対向電極間の容量を充放
電するための電力が、実際に表示に必要とされる電力の
数十から数百倍の電力を必要とすることになる。また、
ドレインバスライン８２と画素電極８４を同時に形成し
ているため、ドレインバスライン８２を高抵抗である透
明導電膜で形成する必要があり、配線抵抗を下げるため
に金属メッキ等の工程でメッキ膜３’を形成する必要が
あり、製造工程の煩雑化と構造の複雑化をまねくことに
なる。
【０００５】一方、図７〜図１０は特開昭６３−２１９
０７号公報にて提案された薄膜トランジスタをスイッチ
ング素子とした横電界方式アクティブマトリクス型液晶
表示装置（第２の従来例）を製造工程順に示す図であ
る。なお、各図の（ａ）は平面図を、同じく（ｂ）はＡ
Ａ線の断面図を示している。先ず、図７のように、絶縁
基板１上に透明絶縁膜２を形成した上でスパッタリング
にてＣｒ等の低抵抗金属膜３を成膜し、これをフォトリ
ソグラフィ工程とウェットエッチングまたはドライエッ
チングによりパターン形成し、ドレイン電極３１、前記
ドレイン電極３１に接続されたドレインバスライン３
２、ソース電極３３、前記ソース電極３３に接続された
画素電極３４を形成する。次いで、図８のように、前記
絶縁基板１上に、プラズマＣＶＤ法にてｎ+ ａ−Ｓｉ等
のｎ型半導体膜７を成膜し、これをフォトリソグラフイ
工程とドライエッチングによりパターン形成し、前記ド
レイン電極３１およびソース電極３３にオーミックコン
タクト領域７ａを形成する。
０７号公報にて提案された薄膜トランジスタをスイッチ
ング素子とした横電界方式アクティブマトリクス型液晶
表示装置（第２の従来例）を製造工程順に示す図であ
る。なお、各図の（ａ）は平面図を、同じく（ｂ）はＡ
Ａ線の断面図を示している。先ず、図７のように、絶縁
基板１上に透明絶縁膜２を形成した上でスパッタリング
にてＣｒ等の低抵抗金属膜３を成膜し、これをフォトリ
ソグラフィ工程とウェットエッチングまたはドライエッ
チングによりパターン形成し、ドレイン電極３１、前記
ドレイン電極３１に接続されたドレインバスライン３
２、ソース電極３３、前記ソース電極３３に接続された
画素電極３４を形成する。次いで、図８のように、前記
絶縁基板１上に、プラズマＣＶＤ法にてｎ+ ａ−Ｓｉ等
のｎ型半導体膜７を成膜し、これをフォトリソグラフイ
工程とドライエッチングによりパターン形成し、前記ド
レイン電極３１およびソース電極３３にオーミックコン
タクト領域７ａを形成する。
【０００６】次いで、図９のように、前記絶縁基板上
に、プラズマＣＶＤ法にてａ−Ｓｉ等の半導体膜４を成
膜し、これをフォトリソグラフィ工程とドライエッチン
グによりパターン形成し、アイランド４１を形成する。
次いで、図１０のように、前記絶縁基板１上に、ＣＶＤ
法にてＳｉＮを堆積して透明絶縁膜５を形成し、さらに
スパッタリングにてＣｒからなる低抵抗金属膜６を形成
し、この低抵抗金属膜６をフォトリソグラフィ工程とウ
ェットまたはドライエッチングによりパターン形成し、
ゲート電極６１、前記ゲート電極６１に接続されたゲー
トバスライン６２、対向電極６３をそれぞれ形成する。
に、プラズマＣＶＤ法にてａ−Ｓｉ等の半導体膜４を成
膜し、これをフォトリソグラフィ工程とドライエッチン
グによりパターン形成し、アイランド４１を形成する。
次いで、図１０のように、前記絶縁基板１上に、ＣＶＤ
法にてＳｉＮを堆積して透明絶縁膜５を形成し、さらに
スパッタリングにてＣｒからなる低抵抗金属膜６を形成
し、この低抵抗金属膜６をフォトリソグラフィ工程とウ
ェットまたはドライエッチングによりパターン形成し、
ゲート電極６１、前記ゲート電極６１に接続されたゲー
トバスライン６２、対向電極６３をそれぞれ形成する。
【０００７】この第２の従来例では、１枚の絶縁基板１
上に画素電極３４と対向電極６３が形成された横電界方
式であるため、ドレイン電極３１やゲート電極６１と対
向電極６３との寄生容量が大幅に低減でき、この点では
前記第１の従来例に比較して有利である。また、第２の
従来例では液晶を横方向に配向し、駆動時も液晶を横方
向に回転させるため、液晶分子が基板に対し垂直になる
ことがなく、液晶分子が斜め方向の光を遮断し難いた
め、第１の従来例に比較して視野角が広がるという利点
もある。
上に画素電極３４と対向電極６３が形成された横電界方
式であるため、ドレイン電極３１やゲート電極６１と対
向電極６３との寄生容量が大幅に低減でき、この点では
前記第１の従来例に比較して有利である。また、第２の
従来例では液晶を横方向に配向し、駆動時も液晶を横方
向に回転させるため、液晶分子が基板に対し垂直になる
ことがなく、液晶分子が斜め方向の光を遮断し難いた
め、第１の従来例に比較して視野角が広がるという利点
もある。
【０００８】
【発明が解決しようとする課題】しかしながら、第２の
従来例ではコストが高くなるという問題がある。その理
由は、第２の従来例ではトランジスタを形成するには合
計４回のフォトリソグラフイ工程を必要とし、第１の従
来例での２回に比べて工程数が多くなる。特に、フォト
リソグラフィ工程数が多くなると、単に使用部材が多く
なるだけではなく、パーティクル等による不良が増加す
るため歩留まりが低下し、総合的なコストが上がること
になる。
従来例ではコストが高くなるという問題がある。その理
由は、第２の従来例ではトランジスタを形成するには合
計４回のフォトリソグラフイ工程を必要とし、第１の従
来例での２回に比べて工程数が多くなる。特に、フォト
リソグラフィ工程数が多くなると、単に使用部材が多く
なるだけではなく、パーティクル等による不良が増加す
るため歩留まりが低下し、総合的なコストが上がること
になる。
【０００９】本発明の目的は、製造工程数を削減するこ
とが可能な薄膜トランジスタをスイッチング素子とした
横電界方式アクティブマトリクス型液晶表示装置とその
製造方法を提供することにある。
とが可能な薄膜トランジスタをスイッチング素子とした
横電界方式アクティブマトリクス型液晶表示装置とその
製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、薄膜トランジ
スタをスイッチング素子とし、前記薄膜トランジスタを
形成した絶縁基板には、第１の低抵抗導電膜で形成され
たドレイン電極、前記ドレイン電極に接続されたドレイ
ンバスライン、ソース電極、前記ソース電極に接続され
た画素電極を有し、かつ前記ドレイン電極および前記ソ
ース電極並びにこれらドレイン電極とソース電極の間の
領域上に半導体膜で形成されたアイランドを有し、さら
に前記アイランドの上に透明絶縁膜を介して第２の低抵
抗導電膜で形成されて前記ドレイン電極とソース電極の
少なくとも一部と重なるゲート電極、前記ゲート電極に
接続されたゲートバスライン、前記画素電極に対し櫛歯
を咬み合わせた形状の対向電極を有する横方向電界方式
アクティブマトリクス型液晶表示装置において、前記ア
イランドを形成するための半導体膜は、前記ゲート電
極、前記ゲートバスライン及び前記対向電極を形成する
前記第２の低抵抗導電膜と同一の平面形状に形成され、
当該半導体膜の一部において前記アイランドが形成され
ていることを特徴とする。
スタをスイッチング素子とし、前記薄膜トランジスタを
形成した絶縁基板には、第１の低抵抗導電膜で形成され
たドレイン電極、前記ドレイン電極に接続されたドレイ
ンバスライン、ソース電極、前記ソース電極に接続され
た画素電極を有し、かつ前記ドレイン電極および前記ソ
ース電極並びにこれらドレイン電極とソース電極の間の
領域上に半導体膜で形成されたアイランドを有し、さら
に前記アイランドの上に透明絶縁膜を介して第２の低抵
抗導電膜で形成されて前記ドレイン電極とソース電極の
少なくとも一部と重なるゲート電極、前記ゲート電極に
接続されたゲートバスライン、前記画素電極に対し櫛歯
を咬み合わせた形状の対向電極を有する横方向電界方式
アクティブマトリクス型液晶表示装置において、前記ア
イランドを形成するための半導体膜は、前記ゲート電
極、前記ゲートバスライン及び前記対向電極を形成する
前記第２の低抵抗導電膜と同一の平面形状に形成され、
当該半導体膜の一部において前記アイランドが形成され
ていることを特徴とする。
【００１１】また、本発明の製造方法は、絶縁基板上に
透明絶縁膜、第１の低抵抗導電膜を順次成膜する工程
と、前記第１の低抵抗導電膜をパターニングしてドレイ
ン電極、前記ドレイン電極に接続されたドレインバスラ
イン、ソース電極、前記ソース電極に接続された画素電
極をそれぞれ形成する工程と、前記絶縁基板上に半導体
膜、透明絶縁膜、第２の低抵抗導電膜を順次成膜する工
程と、前記第２の低抵抗導電膜、透明絶縁膜、半導体膜
を同一平面形状にパターニングして前記第２の低抵抗導
電膜でゲート電極、前記ゲート電極に接続されたゲート
バスライン、対向電極を形成し、前記半導体膜の一部で
アイランドを形成する工程を含むことを特徴とする。
透明絶縁膜、第１の低抵抗導電膜を順次成膜する工程
と、前記第１の低抵抗導電膜をパターニングしてドレイ
ン電極、前記ドレイン電極に接続されたドレインバスラ
イン、ソース電極、前記ソース電極に接続された画素電
極をそれぞれ形成する工程と、前記絶縁基板上に半導体
膜、透明絶縁膜、第２の低抵抗導電膜を順次成膜する工
程と、前記第２の低抵抗導電膜、透明絶縁膜、半導体膜
を同一平面形状にパターニングして前記第２の低抵抗導
電膜でゲート電極、前記ゲート電極に接続されたゲート
バスライン、対向電極を形成し、前記半導体膜の一部で
アイランドを形成する工程を含むことを特徴とする。
【００１２】この液晶表示装置では、アイランドを形成
するための半導体膜がゲート電極、ゲートバスライン、
対向電極と同形状に形成されているので、ゲート電極、
ゲートバスライン、対向電極を形成する際のエッチング
工程と、その後のアイランドを形成するための半導体膜
のエッチング工程とを、同じフォトレジストを利用した
１回のフォトリソグラフィ工程で形成することが可能と
なり、結果として合計２回のフォトグラフィ工程で低抵
抗配線の横方向電界方式アクティブマトリクス液晶表示
装置を形成することができる。また、横方向電界方式を
とっているため、画素電極を高抵抗である透明導電膜で
形成する必要がなく、第１の従来例のように、配線抵抗
を下げるための金属メッキ等の余分な工程を追加する必
要もない。
するための半導体膜がゲート電極、ゲートバスライン、
対向電極と同形状に形成されているので、ゲート電極、
ゲートバスライン、対向電極を形成する際のエッチング
工程と、その後のアイランドを形成するための半導体膜
のエッチング工程とを、同じフォトレジストを利用した
１回のフォトリソグラフィ工程で形成することが可能と
なり、結果として合計２回のフォトグラフィ工程で低抵
抗配線の横方向電界方式アクティブマトリクス液晶表示
装置を形成することができる。また、横方向電界方式を
とっているため、画素電極を高抵抗である透明導電膜で
形成する必要がなく、第１の従来例のように、配線抵抗
を下げるための金属メッキ等の余分な工程を追加する必
要もない。
【００１３】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１ないし図３は本発明の横電界方
式アクティブマトリクス型液晶表示装置を製造工程順に
示す断面図である。なお、図１及び図２において、
（ａ）は平面図、（ｂ）はＡＡ線断面図を示している。
先ず、図１に示すように、ガラス基板等の絶縁基板１の
表面に、スパッタリングにて酸化シリコン（ＳｉＯ2 ）
等の透明絶縁膜２（厚さ１０００Å）とＣｒ等の低抵抗
金属膜３（厚さ１４００Å）を順次成膜し、その上で前
記低抵抗金属膜３を図外のフォトレジストを用いたフォ
トリソグラフイ工程と塩素（Ｃｌ2 ）、酸素（Ｏ2 ）を
用いたＣｒドライエッチングによりパターン形成し、ド
レイン電極３１、前記ドレイン電極３１に接線されたド
レインバスライン３２、ソース電極３３、前記ソース電
極３３に接続された画素電極３４をそれぞれ形成する。
そして、前記エッチングを行った後、７０℃のジメチル
スルホキシド（（ＣＨ3 ）2 ＳＯ）７０％、モノエタノ
ールアミン（Ｃ2 Ｈ4 ＯＨＮＨ2 ）３０％溶液に浸漬
し、前記したフォトレジスト膜を剥離する。
参照して説明する。図１ないし図３は本発明の横電界方
式アクティブマトリクス型液晶表示装置を製造工程順に
示す断面図である。なお、図１及び図２において、
（ａ）は平面図、（ｂ）はＡＡ線断面図を示している。
先ず、図１に示すように、ガラス基板等の絶縁基板１の
表面に、スパッタリングにて酸化シリコン（ＳｉＯ2 ）
等の透明絶縁膜２（厚さ１０００Å）とＣｒ等の低抵抗
金属膜３（厚さ１４００Å）を順次成膜し、その上で前
記低抵抗金属膜３を図外のフォトレジストを用いたフォ
トリソグラフイ工程と塩素（Ｃｌ2 ）、酸素（Ｏ2 ）を
用いたＣｒドライエッチングによりパターン形成し、ド
レイン電極３１、前記ドレイン電極３１に接線されたド
レインバスライン３２、ソース電極３３、前記ソース電
極３３に接続された画素電極３４をそれぞれ形成する。
そして、前記エッチングを行った後、７０℃のジメチル
スルホキシド（（ＣＨ3 ）2 ＳＯ）７０％、モノエタノ
ールアミン（Ｃ2 Ｈ4 ＯＨＮＨ2 ）３０％溶液に浸漬
し、前記したフォトレジスト膜を剥離する。
【００１４】次いで、図２に示すように、前記絶縁基板
１上に例えばＰＨ3 プラズマ処理（圧力：１５０Ｐａ，
ＰＨ3 ／Ａｒ混合ガス（ＰＨ3 ：５０００ｐｐｍ），流
量：１０００ｓｃｃｍ，ＲＦパワー：５０Ｗ，放電時
間：６０ｓｅｃ）を実施し、選択的に前記低抵抗金属膜
上のみにｎ型半導体層７を形成する。さらに、その上に
プラズマＣＶＤ法によりａ−Ｓｉ等の半導体膜４（厚さ
５００Ａ）、ＳｉＮ等の絶縁膜５（厚さ３０００Ａ）、
スパッタリングによりＣｒ等の低抵抗金属膜６（厚さ１
４００Ａ）の成膜を行なう。そして、この低抵抗膜６を
フォトリソグラフイ工程とＣｒドライエッチング（プラ
ズマエッチングモード，圧力：４０Ｐａ，Ｃｌ2 流量：
２５０ｓｃｃｍ，０2 流量：１５０ｓｃｃｍ，Ｈｅ流
量：１５０ｓｃｃｍ，ＲＦパワー：１４００Ｗ）により
パターニングし、ゲート電極６１、前記ゲート電極６１
に接続されたゲートバスライン６２および対向電極６３
を形成する。その後、六弗化硫責（ＳＦ6 ）を用いたＳ
ｉＮ／ａ−Ｓｉドライエッチング（プラズマエッチング
モード，圧力：４０Ｐａ，ＳＦ6 流量：６０ｓｃｃｍ，
Ｏ2 流量：４０ｓｃｃｍ，Ｈｅ流量：１５０ｓｃｃｍ，
ＲＦパワー：１２００Ｗ）により前記絶縁膜５とともに
前記半導体膜４，７を前記ゲート電極６１、ゲートバス
ライン６２および対向電極６３と同一平面形状にパター
ニングし、かつパターニングした前記半導体膜４，７の
一部でアイランド７１を形成する。なお、前記画素電極
３４と対向電極６３は、それぞれ櫛歯状に形成され、か
つ画素電極３４と対向電極６３の各櫛歯は配列方向にず
れて互いに咬み合わせた形状に形成されている。
１上に例えばＰＨ3 プラズマ処理（圧力：１５０Ｐａ，
ＰＨ3 ／Ａｒ混合ガス（ＰＨ3 ：５０００ｐｐｍ），流
量：１０００ｓｃｃｍ，ＲＦパワー：５０Ｗ，放電時
間：６０ｓｅｃ）を実施し、選択的に前記低抵抗金属膜
上のみにｎ型半導体層７を形成する。さらに、その上に
プラズマＣＶＤ法によりａ−Ｓｉ等の半導体膜４（厚さ
５００Ａ）、ＳｉＮ等の絶縁膜５（厚さ３０００Ａ）、
スパッタリングによりＣｒ等の低抵抗金属膜６（厚さ１
４００Ａ）の成膜を行なう。そして、この低抵抗膜６を
フォトリソグラフイ工程とＣｒドライエッチング（プラ
ズマエッチングモード，圧力：４０Ｐａ，Ｃｌ2 流量：
２５０ｓｃｃｍ，０2 流量：１５０ｓｃｃｍ，Ｈｅ流
量：１５０ｓｃｃｍ，ＲＦパワー：１４００Ｗ）により
パターニングし、ゲート電極６１、前記ゲート電極６１
に接続されたゲートバスライン６２および対向電極６３
を形成する。その後、六弗化硫責（ＳＦ6 ）を用いたＳ
ｉＮ／ａ−Ｓｉドライエッチング（プラズマエッチング
モード，圧力：４０Ｐａ，ＳＦ6 流量：６０ｓｃｃｍ，
Ｏ2 流量：４０ｓｃｃｍ，Ｈｅ流量：１５０ｓｃｃｍ，
ＲＦパワー：１２００Ｗ）により前記絶縁膜５とともに
前記半導体膜４，７を前記ゲート電極６１、ゲートバス
ライン６２および対向電極６３と同一平面形状にパター
ニングし、かつパターニングした前記半導体膜４，７の
一部でアイランド７１を形成する。なお、前記画素電極
３４と対向電極６３は、それぞれ櫛歯状に形成され、か
つ画素電極３４と対向電極６３の各櫛歯は配列方向にず
れて互いに咬み合わせた形状に形成されている。
【００１５】このように形成された絶縁基板は、図３に
示す横方向電界方式アクティブマトリクス型液晶表示装
置に組み込まれる。すなわち、前記絶縁基板１の前記各
電極が形成された側の表面には配向膜９が形成される。
また、前記絶縁基板１に所要の間隔で対向配置される対
向側の基板は、絶縁基板１０の対向面側に赤、緑、青の
光透過特性のアクリル樹脂１０１Ｒ，１０１Ｇ，１０１
Ｂ及びブラックマトリクス１１Ｘがパターニングされ、
かつ配向膜１０２が形成される。前記各配向膜９，１０
２はそれぞれ各絶縁基板１，１０の表面に塗布形成され
た後、ドレインバスライン３２に対して１５度の角度に
ラビング処理を行っている。そして、前記両絶縁基板
１，１０の周辺部を封止した上で、両基板の間隔内に液
晶１０３を注入する。また、前記両絶縁基板１，１０の
外面にはそれぞれ偏光板１０４，１０５を貼り付けてい
る。
示す横方向電界方式アクティブマトリクス型液晶表示装
置に組み込まれる。すなわち、前記絶縁基板１の前記各
電極が形成された側の表面には配向膜９が形成される。
また、前記絶縁基板１に所要の間隔で対向配置される対
向側の基板は、絶縁基板１０の対向面側に赤、緑、青の
光透過特性のアクリル樹脂１０１Ｒ，１０１Ｇ，１０１
Ｂ及びブラックマトリクス１１Ｘがパターニングされ、
かつ配向膜１０２が形成される。前記各配向膜９，１０
２はそれぞれ各絶縁基板１，１０の表面に塗布形成され
た後、ドレインバスライン３２に対して１５度の角度に
ラビング処理を行っている。そして、前記両絶縁基板
１，１０の周辺部を封止した上で、両基板の間隔内に液
晶１０３を注入する。また、前記両絶縁基板１，１０の
外面にはそれぞれ偏光板１０４，１０５を貼り付けてい
る。
【００１６】したがって、この実施形態の液晶表示装置
では、横方向電界方式アクティブマトリクス液晶表示装
置において、順スタガ溝造をとり、アイランド７１がゲ
ート電極６１、ゲートバスライン６２、対向電極６３と
同形状として形成されているので、これらのゲート電極
６１、ゲートバスライン６２、対向電極６３を形成する
際のエッチング工程と、その後のアイランド７１のエッ
チング工程とを、同じフォトレジストを利用した１回の
フォトリソグラフィ工程で形成することが可能となる。
このため、前記第２の従来例における、オーミックコン
タクト層の形成とアイランドの形成の都合２回のフォト
リソグラフィ工程を独立して設けることが不要となり、
合計２回のフォトグラフィ工程で低抵抗配線の横方向電
界方式アクティブマトリクス液晶表示装置を形成するこ
とができる。また、横方向電界方式をとっているため、
画素電極３４を高抵抗である透明導電膜で形成する必要
がなく、第１の従来例のように、配線抵抗を下げるため
の金属メッキ等の余分な工程を追加する必要もない。
では、横方向電界方式アクティブマトリクス液晶表示装
置において、順スタガ溝造をとり、アイランド７１がゲ
ート電極６１、ゲートバスライン６２、対向電極６３と
同形状として形成されているので、これらのゲート電極
６１、ゲートバスライン６２、対向電極６３を形成する
際のエッチング工程と、その後のアイランド７１のエッ
チング工程とを、同じフォトレジストを利用した１回の
フォトリソグラフィ工程で形成することが可能となる。
このため、前記第２の従来例における、オーミックコン
タクト層の形成とアイランドの形成の都合２回のフォト
リソグラフィ工程を独立して設けることが不要となり、
合計２回のフォトグラフィ工程で低抵抗配線の横方向電
界方式アクティブマトリクス液晶表示装置を形成するこ
とができる。また、横方向電界方式をとっているため、
画素電極３４を高抵抗である透明導電膜で形成する必要
がなく、第１の従来例のように、配線抵抗を下げるため
の金属メッキ等の余分な工程を追加する必要もない。
【００１７】ここで、全実施形態の対向電極および画素
電極の開口部において、駆動時の電界方向と平行な辺
を、ラビング方向と約９０度にすることにより、対向電
極および画索電極の開口部の角における、液晶を逆方向
に回転させる電界が無くなり、ディスクリを無くするこ
とが可能である。
電極の開口部において、駆動時の電界方向と平行な辺
を、ラビング方向と約９０度にすることにより、対向電
極および画索電極の開口部の角における、液晶を逆方向
に回転させる電界が無くなり、ディスクリを無くするこ
とが可能である。
【００１８】
【発明の効果】以上説明したように本発明は、アイラン
ドを形成するための半導体膜を、ゲート電極、ゲートバ
スライン、対向電極と同一平面形状にすることにより、
ゲート電極、ゲートバスライン、対向電極およびアイラ
ンドを一回のフォトリソグラフイ工程で形成することが
可能となり、合計二回のフォトリソグラフイ工程で横電
界方式アクティブマトリクス回路を作成可能となる。こ
れにより、横方向電界方式アクティブマトリクス液晶表
示装置の製造においてフォトリソグラフイ工程数が削減
でき、コストの低減が可能となる。
ドを形成するための半導体膜を、ゲート電極、ゲートバ
スライン、対向電極と同一平面形状にすることにより、
ゲート電極、ゲートバスライン、対向電極およびアイラ
ンドを一回のフォトリソグラフイ工程で形成することが
可能となり、合計二回のフォトリソグラフイ工程で横電
界方式アクティブマトリクス回路を作成可能となる。こ
れにより、横方向電界方式アクティブマトリクス液晶表
示装置の製造においてフォトリソグラフイ工程数が削減
でき、コストの低減が可能となる。
【図１】本発明の実施形態の製造工程のその１を示す平
面図とそのＡＡ線断面図である。
面図とそのＡＡ線断面図である。
【図２】本発明の実施形態の製造工程のその２を示す平
面図とそのＡＡ線断面図である。
面図とそのＡＡ線断面図である。
【図３】本発明の実施形態で製造された液晶表示装置の
断面図である。
断面図である。
【図４】第１の従来例の製造工程のその１を示す平面図
とＡＡ線断面図である。
とＡＡ線断面図である。
【図５】第１の従来例の製造工程のその２を示す平面図
とＡＡ線断面図である。
とＡＡ線断面図である。
【図６】第１の従来例の製造工程のその３を示す平面図
とＡＡ線断面図である。
とＡＡ線断面図である。
【図７】第２の従来例の製造工程のその１を示す平面図
とＡＡ線断面図である。
とＡＡ線断面図である。
【図８】第２の従来例の製造工程のその２を示す平面図
とＡＡ線断面図である。
とＡＡ線断面図である。
【図９】第２の従来例の製造工程のその３を示す平面図
とＡＡ線断面図である。
とＡＡ線断面図である。
【図１０】第２の従来例の製造工程のその４を示す平面
図とＡＡ線断面図である。
図とＡＡ線断面図である。
１ 絶縁基板 ２ 透明絶縁膜 ３ 低抵抗金属膜 ３１ ドレイン電極 ３２ ドレインバスライン ３３ ソース電極 ３４ 画素電極 ４ 半導体膜 ５ 透明絶縁膜 ６ 低抵抗金属膜 ６１ ゲート電極 ６２ ゲートバスライン ６３ 対向電極 ７ ｎ型半導体膜 ７１ アイランド
Claims (4)
- 【請求項１】 薄膜トランジスタをスイッチング素子と
し、前記薄膜トランジスタを形成した絶縁基板には、第
１の低抵抗導電膜で形成されたドレイン電極、前記ドレ
イン電極に接続されたドレインバスライン、ソース電
極、前記ソース電極に接続された画素電極を有し、かつ
前記ドレイン電極および前記ソース電極並びにこれらド
レイン電極とソース電極の間の領域上に半導体膜で形成
されたアイランドを有し、さらに前記アイランドの上に
透明絶縁膜を介して第２の低抵抗導電膜で形成されて前
記ドレイン電極とソース電極の少なくとも一部と重なる
ゲート電極、前記ゲート電極に接続されたゲートバスラ
イン、前記画素電極に対し櫛歯を咬み合わせた形状の対
向電極を有する横方向電界方式アクティブマトリクス型
液晶表示装置において、前記アイランドを形成するため
の半導体膜は、前記ゲート電極、前記ゲートバスライン
及び前記対向電極を形成する前記第２の低抵抗導電膜と
同一の平面形状に形成され、当該半導体膜の一部におい
て前記アイランドが形成されていることを特徴とする横
方向電界方式アクティブマトリクス型液晶表示装置。 - 【請求項２】 前記アイランドを形成するための半導体
膜の下層には、前記第１の低抵抗導電膜で形成された前
記ドレイン電極、ドレインバスライン、ソース電極、画
素電極の各表面に下層半導体膜が形成されていることを
特徴とする請求項１に記載の横方向電界方式アクティブ
マトリクス型液晶表示装置。 - 【請求項３】 絶縁基板上に透明絶縁膜と第１の低抵抗
導電膜を順次成膜する工程と、前記第１の低抵抗導電膜
をパターニングしてドレイン電極、前記ドレイン電極に
接続されたドレインバスライン、ソース電極、前記ソー
ス電極に接続された画素電極をそれぞれ形成する工程
と、前記絶縁基板上に半導体膜、透明絶縁膜、第２の低
抵抗導電膜を順次成膜する工程と、前記第２の低抵抗導
電膜、透明絶縁膜、半導体膜を同一平面形状にパターニ
ングして前記第２の低抵抗導電膜でゲート電極、前記ゲ
ート電極に接続されたゲートバスライン、対向電極を形
成し、前記半導体膜の一部でアイランドを形成する工程
を含むことを特徴とする横方向電界方式アクティブマト
リクス型液晶表示装置の製造方法。 - 【請求項４】 絶縁基板に透明絶縁膜と第１の金属膜を
順次成膜し、その後 前記第１の金属膜をパターニングし
てドレイン電極、ドレインバスライン及びソース電極、
画素電極を形成し、次に前記絶縁基板上に半導体膜、絶
縁膜、第２の金属膜を順次成膜し、次に前記第２の金属
膜をパターニングしてゲート電極、ゲートバスライン及
び対向電極を形成する工程と前記半導体膜をパターニン
グしてアイランドを構成する半導体膜を形成する工程と
で同じフォトマスクを使用することを特徴とする横方向
電界方式アクティブマトリクス型液晶表示装置の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31734497A JP3228202B2 (ja) | 1997-11-18 | 1997-11-18 | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 |
| EP98121605A EP0922991B1 (en) | 1997-11-18 | 1998-11-12 | Transverse electrical field type active matrix liquid crystal display apparatus and method for producing same |
| DE69833717T DE69833717T2 (de) | 1997-11-18 | 1998-11-12 | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung |
| TW087118913A TW428120B (en) | 1997-11-18 | 1998-11-13 | Transverse electrical field type active matrix liquid crystal display apparatus and method for producing same |
| US09/192,535 US5990987A (en) | 1997-11-18 | 1998-11-17 | Transverse electrical field LCD with islands having a pattern the same as the combined pattern of gate electrodes, gate bus lines and counter electrodes |
| KR1019980049338A KR100316036B1 (ko) | 1997-11-18 | 1998-11-17 | 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31734497A JP3228202B2 (ja) | 1997-11-18 | 1997-11-18 | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11149091A JPH11149091A (ja) | 1999-06-02 |
| JP3228202B2 true JP3228202B2 (ja) | 2001-11-12 |
Family
ID=18087183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31734497A Expired - Fee Related JP3228202B2 (ja) | 1997-11-18 | 1997-11-18 | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5990987A (ja) |
| EP (1) | EP0922991B1 (ja) |
| JP (1) | JP3228202B2 (ja) |
| KR (1) | KR100316036B1 (ja) |
| DE (1) | DE69833717T2 (ja) |
| TW (1) | TW428120B (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3674953B2 (ja) * | 1997-04-11 | 2005-07-27 | 株式会社日立製作所 | 液晶表示装置 |
| JPH1152403A (ja) * | 1997-07-31 | 1999-02-26 | Mitsubishi Electric Corp | 液晶表示装置 |
| KR100623982B1 (ko) * | 1999-07-16 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR100736114B1 (ko) | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR100620322B1 (ko) | 2000-07-10 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정 표시장치 및 그 제조방법 |
| US7042453B2 (en) * | 2000-07-11 | 2006-05-09 | Fujitsu Limited | Apparatus and method for processing three-dimensional graphic images |
| US6784965B2 (en) | 2000-11-14 | 2004-08-31 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device and manufacturing method thereof |
| KR100730495B1 (ko) | 2000-12-15 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR100386458B1 (ko) | 2000-12-20 | 2003-06-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| US7161997B2 (en) * | 2000-12-26 | 2007-01-09 | Intel Corporation | Programmable baseband module |
| KR20020052562A (ko) * | 2000-12-26 | 2002-07-04 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR20020055785A (ko) | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 횡전계 방식의 액정표시장치 |
| KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
| KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
| KR100748442B1 (ko) * | 2001-02-26 | 2007-08-10 | 엘지.필립스 엘시디 주식회사 | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 |
| KR100744955B1 (ko) | 2001-05-21 | 2007-08-02 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100802444B1 (ko) | 2001-06-29 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판을 제작하기 위한건식식각장비 내 하부전극 가공방법 |
| KR100833955B1 (ko) * | 2001-07-27 | 2008-05-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시장치용 어레이 기판 |
| KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100829785B1 (ko) * | 2001-12-11 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR100835974B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100835971B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100829786B1 (ko) * | 2001-12-28 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100835975B1 (ko) * | 2001-12-28 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| US7015999B2 (en) * | 2001-12-28 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Method of fabricating an array substrate for IPS mode liquid crystal display device |
| KR20030057175A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 웨이퍼의 후면 세정장치 |
| US6839111B2 (en) * | 2001-12-28 | 2005-01-04 | Lg.Philips Lcd Co., Ltd. | Array substrate for IPS mode liquid crystal display device |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100819369B1 (ko) * | 2001-12-31 | 2008-04-04 | 엘지.필립스 엘시디 주식회사 | 노광용 척 |
| US6876420B2 (en) * | 2002-06-25 | 2005-04-05 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device |
| US6970223B2 (en) * | 2002-08-17 | 2005-11-29 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD device and method for fabricating the same |
| KR100870665B1 (ko) | 2002-08-21 | 2008-11-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| KR100876403B1 (ko) * | 2002-08-27 | 2008-12-31 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치 및 그 제조방법 |
| KR100928917B1 (ko) | 2002-09-26 | 2009-11-30 | 엘지디스플레이 주식회사 | 액정 패널의 제전방법 및 이를 이용한 횡전계방식 액정패널의 제조방법 |
| KR100895016B1 (ko) * | 2002-10-04 | 2009-04-30 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| KR100860523B1 (ko) * | 2002-10-11 | 2008-09-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| US7050131B2 (en) * | 2002-10-17 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same |
| KR100539833B1 (ko) * | 2002-10-21 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100892087B1 (ko) * | 2002-10-28 | 2009-04-06 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR20040038355A (ko) * | 2002-10-31 | 2004-05-08 | 엘지.필립스 엘시디 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
| KR100895017B1 (ko) | 2002-12-10 | 2009-04-30 | 엘지디스플레이 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
| KR100928921B1 (ko) * | 2002-12-11 | 2009-11-30 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100876405B1 (ko) * | 2002-12-23 | 2008-12-31 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
| KR100887668B1 (ko) * | 2002-12-30 | 2009-03-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100919196B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100936959B1 (ko) * | 2002-12-31 | 2010-01-14 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
| KR100919199B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 |
| KR100920923B1 (ko) * | 2002-12-31 | 2009-10-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100911420B1 (ko) * | 2002-12-31 | 2009-08-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
| KR100930916B1 (ko) * | 2003-03-20 | 2009-12-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
| KR100978254B1 (ko) * | 2003-06-30 | 2010-08-26 | 엘지디스플레이 주식회사 | 4화소구조 횡전계모드 액정표시소자 |
| KR101001520B1 (ko) * | 2003-10-09 | 2010-12-14 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치 및 그 제조 방법 |
| KR101019045B1 (ko) * | 2003-11-25 | 2011-03-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050058058A (ko) * | 2003-12-11 | 2005-06-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100982122B1 (ko) * | 2003-12-30 | 2010-09-14 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법 |
| KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| US7355655B2 (en) * | 2005-05-24 | 2008-04-08 | Texas Instruments Incorporated | Systems and methods for separating luma and chroma information in a composite video signal |
| US7453525B2 (en) * | 2005-05-24 | 2008-11-18 | Texas Instruments Incorporated | Motion detector for a video display system |
| KR20150023160A (ko) | 2013-08-23 | 2015-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20150027342A (ko) | 2013-08-30 | 2015-03-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| CN106847757B (zh) * | 2017-03-09 | 2019-11-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102627A (ja) * | 1984-10-25 | 1986-05-21 | Yokogawa Hokushin Electric Corp | カラ−液晶表示装置 |
| FI74871B (fi) * | 1986-06-26 | 1987-12-31 | Sinisalo Sport Oy | Skyddsklaede. |
| JP2778133B2 (ja) * | 1989-07-17 | 1998-07-23 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
| US5576867A (en) * | 1990-01-09 | 1996-11-19 | Merck Patent Gesellschaft Mit Beschrankter Haftung | Liquid crystal switching elements having a parallel electric field and βo which is not 0° or 90° |
| JP2801104B2 (ja) * | 1992-01-29 | 1998-09-21 | シャープ株式会社 | アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法 |
| TW289097B (ja) * | 1994-08-24 | 1996-10-21 | Hitachi Ltd | |
| JP3464570B2 (ja) * | 1995-08-21 | 2003-11-10 | 株式会社 日立ディスプレイズ | カラー液晶表示素子 |
| JP3294748B2 (ja) * | 1995-12-04 | 2002-06-24 | 株式会社日立製作所 | アクティブマトリックス型液晶表示パネル |
| JPH09269497A (ja) * | 1996-01-31 | 1997-10-14 | Hosiden Corp | 液晶表示素子 |
| US5852485A (en) * | 1996-02-27 | 1998-12-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
-
1997
- 1997-11-18 JP JP31734497A patent/JP3228202B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-12 DE DE69833717T patent/DE69833717T2/de not_active Expired - Lifetime
- 1998-11-12 EP EP98121605A patent/EP0922991B1/en not_active Expired - Lifetime
- 1998-11-13 TW TW087118913A patent/TW428120B/zh not_active IP Right Cessation
- 1998-11-17 US US09/192,535 patent/US5990987A/en not_active Expired - Lifetime
- 1998-11-17 KR KR1019980049338A patent/KR100316036B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11149091A (ja) | 1999-06-02 |
| EP0922991A2 (en) | 1999-06-16 |
| KR19990045352A (ko) | 1999-06-25 |
| EP0922991B1 (en) | 2006-03-08 |
| DE69833717T2 (de) | 2006-11-16 |
| KR100316036B1 (ko) | 2002-09-17 |
| DE69833717D1 (de) | 2006-05-04 |
| TW428120B (en) | 2001-04-01 |
| US5990987A (en) | 1999-11-23 |
| EP0922991A3 (en) | 2001-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3228202B2 (ja) | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| US8264652B2 (en) | Liquid crystal display device with a data link connecting a data pad and data line | |
| US7599034B2 (en) | Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof | |
| US7253439B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| US7894032B2 (en) | Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US20040007705A1 (en) | Thin film transistor array panel including storage electrode | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US8514340B2 (en) | Method of fabricating array substrate having double-layered patterns | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| US6842202B2 (en) | Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same | |
| US8294862B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| KR20020056077A (ko) | 액정표시소자 및 그의 제조방법 | |
| JPH1020342A (ja) | アクティブマトリクス基板の製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| JP2776336B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR20050053280A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH0618922A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |