KR0145898B1 - 액정 표시장치의 패드 형성방법 및 구조 - Google Patents

Abstract

이 발명은 액정 표시장치에 있어서 액정을 구동시키기 위한 반도체 소자에 신호 전압을 인가하기 위한 드라이버와 액정 패널을 연결하기 위해 형성하는 패드에 관한 것이다.

TOP-ITO 구조를 채택하여 액정 패널을 구성하면 화소의 개구율을 향상시킬 수 있고, 또한 액정을 동작시키는 전계의 세기를 증가시킬 수 있어 액정 표시장치의 화질을 향상을 개선할 수 있었다.

그러나 TOP-ITO 구조를 채택하면 금속 전극 및 배선에 사용하는 알루미늄 위에 투명전극이 형성되고, 이렇게 알루미늄 위에 투명전극을 형성하여 패드를 제조함에 있어서 알루미늄과 투명전극이 투명전극의 에칭공정에서 동시에 노출되어 알루미늄이 부식되는 전기 화학적 부식 현상이 발생하고, 또한 알루미늄과 투명전극 사이의 접합성 불량에 의하여 저항이 증가한다는 문제점이 있었다.

따라서, 이 발명에서는 액정 표시장치의 패널부에서 반도체 소자를 형성할 때 패드 형성 부분에 게이트 층을 형성하고, 이 게이트 층을 통하여 알루미늄과 투명전극이 연결되도록 구성하여 투명전극의 에칭시에 전기 화학적 부식 현상이 발생하는 것을 방지하고, 알루미늄과 투명전극의 연결이 게이트 층을 통하여 이루어지므로써 접합성 불량에 의한 저항의 증가를 감소시킬 수 있고 또한 패드의 유리기판에 대한 부착성을 향상시킬 수 있는 효과가 있다.

Description

액정 표시장치의 패드 형성 방법 및 구조

제1도는 액정 패널의 구조도

제2도는 TOP-ITO 구조에 따른 박막 트랜지스터의 단면도

제3도 (a), (b), (c)는 종래의 패드 형성 방법을 나타낸 공정도

제4도 (a), (b), (c), (d)는 이 발명에 따른 패드 부분의 제조 공정도

제5도는 이 발명에 따른 패드부의 평면도를 나타낸다

* 도면의 주요부분에 대한 부호의 설명

9 : 유리기판 22 : 게이트 층

11 : 게이트 절연층 23 : 컨택트 홀

15 : 층간 절연막 24 : 비아 홀

18 : 보호막 층 25 : 투명전극 층

19 : 알루미늄 층

[발명이 속하는 기술분야 및 그 분야의 종래기술]

이 발명은 액정 표시장치의 패드 형성 방법 및 구조에 관한 것으로 더욱 상세하게 말하자면, 액정 표시장치의 패널(panel)과 드라이버(driver)를 연결하는데 사용되는 패드(pad)를 형성하는데 있어서 알루미늄의 전기 화학적 부식 현상을 방지할 수 있는 패드의 형성 방법 및 구조에 관한 것이다.

일반적으로 화면을 구성하기 위하여 화소라는 작은 면적을 갖는 작은 단위로 분할하고 이 화소를 여러가지 방법으로 구동시켜 영상을 형성할 수 있도록 하는데, 액정 표시장치에서는 이러한 화소를 구동시키기 위하여 반도체 소자를 이용한다.

액정 표시장치의 화면을 표시하는 부분인 액정 패널(panel)에 일정한 면적을 갖는 화소가 형성되는데, 화소는 액정을 구동시키기 위한 반도체 소자와 이들의 전극 및 배선, 블랙 매트릭스(black matrix), 컬러 필터(color filter), 공통전극 및 화소전극 등의 여러 소자로 구성된다.

여기에서 액정을 구동하기 위한 반도체 소자로써 박막 트랜지스터(thin film transistor)를 이용한 액정 패널을 제1도에 도시하였다.

제1도는 액정 패널의 구조도로써, 액정 패널은 제1도에 도시한 바와 같이 두장의 유리기판(1) 바깥쪽에 편광판(2)를 형성하고, 윗쪽에 있는 유리기판(1)에는 컬러필터(3)와 공통전극(4)을 형성하고, 아랫쪽 유리기판(1)에는 박막 트랜지스터(6)와 화소전극(5)를 형성한다.

박막 트랜지스터(6)에 의해 구동되는 화소전극(5)과 공통전극(4)에 의해서 유리기판(1) 사이에 있는 액정(7)을 구동시킨다.

여기에서 박막 트랜지스터(6)에 신호 전압을 인가하기 위한 배선(8)과 박막 트랜지스터(6)은 화면을 표시하는데 직접적인 기여를 하지 못하고 화소전극(5)에 의해 구동되는 부분 만으로 화면을 표시하게 된다.

이러한 액정 표시장치의 패널을 이용하여 영상을 나타내는데 있어서, 고화질의 화면을 구성하기 위하여는 화소의 밀도를 증가시켜 패널을 구성하여야 한다.

그러나 캠코더(camcorder)의 모니터용 수상기(view finder) 또는 투사형 표시장치(projection type display) 등의 경우에는 액정 패널의 크기에 제한이 있다.

따라서 이러한 경우에 고화질을 위해서 화소 밀도를 증가시키려면 전체 화소수를 증가시켜야 하고, 결과적으로 화소의 크기를 감소시켜야 한다.

제1도에서 보면 액정을 구동시켜 화면을 표시하는 액정 패널에서 화소전극(5), 박막 트랜지스터(6)와 이들을 연결하기 위한 배선(8)이 하나의 화소를 구성하게 되는데, 이 화소의 크기를 줄이면 하면 표시에 직접적인 기여를 하는 부분인 화소전극(5)의 크기가 박막 트랜지스터(6)와 배선(8)들이 차지하는 면적에 비해 크게 줄어들게 된다. 따라서, 화상을 표시해주는 유효면적 비율인 개구율(aperture ratio)이 감소하여 화질이 떨어지게 된다는 문제점을 가져온다.

이를 해결하기 위해서는 화소부분의 설계 기법과 이에 따르는 소자 구조의 개선이 필요한데, 이를 위해서 종래에는 소자 구조에서 화소의 투명전극으로 사용되는 ITO(indium tin oxide)가 다른 전극 또는 배선에 사용되는 알루미늄층(Al layer)과 동일층에 위치하던 구조 대신에 화소의 개구율을 향상시키기 위하여 반도체 소자를 형성하는 공정에서 투명전극 층을 다른 층들의 위에 위치시키는 TOP-ITO 공정 및 구조가 제안되었는데, 이 구조를 액정 패널에 적용하므로써 화소의 개구율을 향상시키고 또한 액정을 동작시키는 전계의 세기를 증가시킬 수 있어 화질을 개선할 수 있다.

액정 패널과 반도체 소자에 구동신호를 전달하는 드라이버(driver)를 연결하기 위한 패드(pad)를 형성하는데 있어서, 일반적으로 상기한 TOP-ITO 공정 및 구조에 따라 형성되는 반도체 소자를 형성하는 공정에서 패드도 같이 형성된다.

제2도는 TOP-ITO 구조에 따른 박막 트랜지스터의 단면도로써, 박막 트랜지스터의 재료에 다결정 실리콘을 사용한 경우의 박막 트랜지스터를 나타낸다.

제2도에 도시한 바와 같은 구조를 갖는 다결정 실리콘 TFT는 다음과 같은 방법으로 형성된다.

유리기판(9) 위에 다결정 실리콘 층(10)을 형성하고, 그 위에 게이트 절연층(11)을 형성한다. 게이트 절연층(11)위에 게이트 전극(12)을 형성하고 다결정 실리콘 층(10)의 양 측면에 이온을 주입하여 소스(13)와 드레인(14)을 형성시킨다.

여기에 층간 절연막(15)을 형성시킨 후 소스(13)와 드레인(14) 위치에 컨택트 홀(contact hole)을 형성하여 각각 소스 전극(16)을 증착하고, 층간 절연막(15)과 소스 전극(16) 위에 보호막 층(18)을 형성한 후 드레인 전극(17)을 증착하면 제2도에 도시한 박막 트랜지스터가 완성된다.

이러한 TOP-ITO 공정에 따라 액정 패널에 액정을 구동시키기 위한 박막 트랜지스터(이하 TFT라 한다)를 형성하는 공정에서 종래의 패드 형성 방법을 설명하면 다음과 같다.

제3도 (a), (b), (c)는 종래의 패드 형성 방법을 나타낸 공정도이다.

TFT의 층간 절연막 층(15)과 주로 알루미늄 또는 그 합금을 많이 사용하여 형성하는 소스 전극(16) 또는 드레인 전극(17)을 형성하는 단계에서 (a)와 같이 패드가 형성되는 부위에 층간 절연막(15), 알루미늄 층(19) 그리고 질화티탄층(TiN, 20)을 형성한다. (b)와 같이 알루미늄 층(19) 위에 보호막 층(18)을 형성하고 이 보호막 층(18)을 에칭하여 비아 홀(via hole)을 형성한다. 이와 같이 형성된 비아 홀에 투명 전극막(21)을 형성하면 (c)와 같은 종래의 패드가 형성된다.

이와 같은 종래의 패드는 알루미늄 층(19) 위에 질화티탄 층(20)을 증착한 이중 구조의 금속층을 사용하는데, 알루미늄 층(19)은 투명전극을 에칭(etching)하는 부식액(etchant)에 매우 잘 에칭되므로 제3도의 (c)와 같이 패드 부분의 알루미늄 층(19)에 투명 전극막(21)을 증착한다.

그러나, 이와같이 TOP-ITO 구조에서 TFT 제조 공정을 이용하여 패드를 형성할 때 알루미늄 층(19) 위에 투명 전극막(21)을 접합하는데, 이 공정 및 구조는 다음과 같은 문제점을 가지고 있다.

제3도 (c)에 도시된 바와 같이 종래의 패드에서는 알루미늄 층(19)과 질화티탄 층(20) 위에 투명 전극막(21)이 증착된다. 이와 같이 투명 전극막(21)을 증착하면 투명전극의 패터닝(patterning)을 할 때 알루미늄 층(19)과 질화티탄 층(20)의 두 층들이 동시에 투명 전극을 에칭하기 위한 부식액에 노출되는 것이 방지된다.

따라서, 알루미늄과 투명전극이 산 또는 사진식각 공정에서 사용되는 현상액을 매체로하여 서로 노출이 되는 경우 알루미늄이 부식되는 현상인 전기 화학적 부식(electro chemical corrosion)에 의한 알루미늄의 부식을 방지할 수 있다.

그러나 알루미늄 층(19)과 질화티탄 층(20), 투명 전극막(21)의 3중 구조를 갖게 되는 패드 부분은 각 층간의 접합성 불량에 의하여 저항이 증가한다는 문제점이 있다.

제조공정 측면에서 보면 비아 홀을 만들기 위하여 알루미늄 층(19) 위의 보호막 층(18)을 에칭해야 하는데, 이 보호막 층(18)을 충분히 제거해주기 위해서는 약간은 과도한 에칭(over etching)을 하게 되어 비아 홀이 넓어지게 되고 또한, 패드 부분의 알루미늄 층(19)이 추가적으로 에칭되어 두께가 감소되고 와이어 본딩(wire bonding) 공정을 어렵게 한다. 여기에 더하여 투명전극을 에칭 할 때 알루미늄 층(19)을 보호하기 위하여 형성한 투명 전극막(21)도 제거되는데 이때에도 투명 전극막(21)을 충분히 제거하기 위하여 약간의 과도한 에칭이 수반된다.

이와 같이 각 층의 과도한 에칭에 의하여 투명 전극막(21)의 에칭 공정에서 알루미늄 층(19)과 투명전극이 동시에 노출되어 전기 화학적 부식 현상이 발생한다는 문제점이 있다.

[발명의 목적]

이 발명의 목적은 종래의 이러한 문제점을 해결하기 위한 것으로 전기 화학적 부식을 방지할 수 있고 알루미늄과 투명전극간에 양호한 접속을 갖는 패드를 형성하는 방법 및 구조를 제공하는데 있다.

[발명의 구성, 작용 및 효과]

상기의 목적을 달성하기 위하여 이 발명에서는 패드가 형성되는 부위에 게이트 층을 추가로 형성하여 알루미늄이 접속되는 부위와 투명전극이 접속되는 부위를 분리하여 형성하고 게이트 층을 통하여 서로 연결 될 수 있도록 구성하였다.

이 발명에 따른 패드의 형성 방법 및 구조를 제4도에 나타냈는데, 제4도 (a), (b), (c), (d)는 이 발명에 따른 패드 부분의 제조 공정도이다.

액정 패널에 TFT를 형성하는 공정중 게이트 절연층과 게이트를 형성하는 공정에서 제4도 (a)에 도시한 바와 같이 유리기판(9) 위에 게이트 절연층(11)과 게이트 층(22)를 형성한다.

TFT의 절연막을 형성시키고 전극 및 배선을 위해 컨택트 홀(contact hole)을 형성시키는 공정에서 (b)에 도시한 바와 같이, 층간 절연막(15)를 형성시키고 컨택트 홀(23)을 형성한다.

TFT의 전극 층을 형성하고 패터닝 하는 공정에서 (c)에 도시한 바와 같이 알루미늄 층(19)를 형성하여 상기한 컨택트 홀(23)을 통하여 게이트 층(22)와 접촉할 수 있도록 하고 알루미늄 층(19)을 보호하기 위하여 질화티탄 층(20)을 형성하고 패터닝한 후, 보호막 층(18)을 형성하고 에칭한다.

층간 절연막(15)에 비아 홀(24)를 형성한 후 투명전극 층(25)를 형성하여 게이트 층(22)과 투명전극 층(25)이 접촉할 수 있도록 한다. 여기에서, 보호막 층(18)을 에칭할 때에는 보호막 층(18)이 상기한 알루미늄 층(19)를 완전히 덮을 수 있도록 하고, 투명전극 층(25)는 상기한 알루미늄 층(19)과 보호막 층(18)에 약간 오버랩(over-lap)하여 형성되도록 하면 (d)와 같은 구조를 갖는 패드가 완성된다.

제5도는 이 발명에 따른 패드부의 평면도를 나타낸다.

제4도 (d)와 제5도에 도시한 바와 같이 이 발명에 따라 형성되는 패드는 알루미늄 층(19)와 게이트 층(22)이 연결되는 컨택트 홀(23)과, 투명전극 층(25)와 게이트 층(22)이 연결되는 비아 홀(24)이 분리되어 형성되고, 보호막 층(18)은 알루미늄 층(19)을 완전히 덮을 수 있도록 형성하고, 투명전극 층(25)은 일부분이 알루미늄 층(19) 위에 덮이도록 형성하여 에칭 공정에서 알루미늄 층(19)이 노출되지 않도록 한다.

이와 같이 이 발명에 따라 형성된 패드는 알루미늄 층과 투명전극 층이 비아 홀을 통하여 직접 접촉하지 않고 패드 밑에 형성된 게이트 층을 통하여 간접적으로 연결됨으로써, 알루미늄 층 위에 비아 홀을 직접 형성시킬 때 알루미늄 층의 에칭되는 것을 방지할 수 있고, 또한 보호막 층과 투명전극 층의 과도한 에칭에 의한 전기 화학적 부식 현상을 방지하여 공정의 안정성과 신뢰성을 향상시킬 수 있는 효과를 가져온다.

일반적으로 알루미늄과 투명전극 사이의 접촉보다 투명전극과 게이트를 구성하는 실리콘 물질과의 접촉이 양호하므로 알루미늄과 투명전극간의 직접접촉에 의한 부착성 불량이 개선되어 패드에서 액정 표시장치의 패널부위로의 신호 전달 특성이 향상되는 효과를 가져온다.

더 나아가, 패드 밑에 게이트 층을 형성하므로써 패드의 부착성을 향상시킬 수 있어 액정 조립 및 와이어 본딩(wire bonding) 공정에서 신뢰성을 확보할 수 있다.

Claims (12)

1. 유리기판과, 상기한 유리기판 위에 형성되는 게이트 절연층과, 상기한 게이트 절연층위에 형성되는 게이트 층과, 상기한 게이트 절연층과 상기한 게이트 층위에 형성되는 층간 절연막과, 상기한 층간 절연막 위에 형성되는 알루미늄 층과 투명전극 층으로 구성되는 것을 특징으로 하는 액정 표시장치의 패드.
2. 제1항에 있어서, 상기한 알루미늄 층을 보호하기 위하여 상기한 알루미늄 층 위에 보호막 층을 형성함을 특징으로 하는 액정 표시장치의 패드.
3. 제2항에 있어서, 상기한 보호막 층은 상기한 알루미늄 층을 완전히 덮을 수 있는 구조로 형성됨을 특징으로 하는 액정 표시장치의 패드.
4. 제1항에 있어서, 상기한 알루미늄 층을 보호하기 위하여 상기한 알루미늄 층의 일부분을 덮을 수 있또록 상기한 투명전극 층을 형성함을 특징으로 하는 액정 표시장치의 패드.
5. 제1항에 있어서, 상기한 알루미늄 층을 상기한 게이트 층에 연결하기 위하여 상기한 층간 절연막 층에 컨택트 홀을 형성함을 특징으로 하는 액정 표시장치의 패드.
6. 제5항에 있어서, 상기한 컨택트홀이 1개 또는 2개 이상 형성됨을 특징으로 하는 액정 표시장치의 패드.
7. 제1항에 있어서, 상기한 투명전극 층을 상기한 게이트 층에 연결하기 위하여 상기한 층간 절연막 층에 비아홀을 형성함을 특징으로 하는 액정 표시장치의 패드.
8. 제7항에 있어서, 상기한 비아홀이 1개 또는 2개 이상 형성됨을 특징으로 하는 액정 표시장치의 패드.
9. 제1항 또는 제5항 또는 제7항에 있어서, 상기한 알루미늄 층과 상기한 투명전극 층이 상기한 게이트 층을 통하여 연결됨을 특징으로 하는 액정 표시장치의 패드.
10. 액정 표시장치의 패널(panel)과 드라이버(driver)를 연결하는데 사용되는 패드(pad)를 형성하는데 있어서, 상기한 패드 형성 부위에 게이트 절연층과 게이트 층을 형성하는 공정과, 상기한 게이트 절연층과 상기한 게이트 층 위에 층간 절연막을 형성하는 공정과, 상기한 층간 절연막 위에 컨택트 홀을 형성하고 상기한 게이트 층과 접촉할 수 있도록 상기한 층간 절연막과 상기한 컨택트 홀에 알루미늄 층을 형성하는 공정과, 상기한 보호막 층을 에칭하고 상기한 층간 절연막에 비아 홀을 형성한 후 상기한 게이트 층과 접촉할 수 있도록 투명전극 층을 형성하는 공정을 포함하는 액정 표시장치의 패드 제조방법.
11. 제10항에 있어서, 상기한 패드 제조공정에 의해 형성되는 TOP-ITO 구조임을 특징으로 하는 액정 표시장치의 패드 제조방법.
12. 제10항에 있어서, 상기한 패드 제조공정은 상기한 액정 표시장치의 패널에 형성되는 반도체 소자를 제조하는 공정과 같이 이루어짐을 특징으로 하는 액정 표시장치의 패드 제조방법.