JPH09179140A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法

Info

Publication number
JPH09179140A
JPH09179140A JP33691395A JP33691395A JPH09179140A JP H09179140 A JPH09179140 A JP H09179140A JP 33691395 A JP33691395 A JP 33691395A JP 33691395 A JP33691395 A JP 33691395A JP H09179140 A JPH09179140 A JP H09179140A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
thin film
pad electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33691395A
Other languages
English (en)
Inventor
Norio Nakayama
則夫 仲山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33691395A priority Critical patent/JPH09179140A/ja
Publication of JPH09179140A publication Critical patent/JPH09179140A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 新たにパターニング工程を増加することな
く、導通不良の生じない液晶表示装置の製造方法を提供
する。 【解決手段】 ガラス基板1上にアルミニウムのゲート
線3を形成し、このゲート線3をゲート絶縁膜4で覆
う。ゲート絶縁膜4上にフォトレジストをパターン形成
し、ゲート絶縁膜4をエッチングして開口16を形成し、
開口16のゲート線3上にモリブデンの薄膜17を堆積す
る。フォトレジストを除去して薄膜17をゲート絶縁膜4
の開口16のみに残し、表示画素電極9とともにパッド電
極18を形成し、マトリクスアレイ基板22を製造する。ア
ルミニウムのゲート線3とITOのパッド電極18とがモ
リブデンの薄膜17を介して接続されるため導通不良がな
くなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パッド電極の導通
性を向上した液晶表示装置の製造方法に関する。
【0002】
【従来の技術】近年、液晶表示装置のアレイ基板を製造
する際の製造工程を簡略化する製造方法が種々用いられ
ている。
【0003】この製造工程を簡略化する構成として、従
来、たとえば特開昭61−42961号公報に記載の構
成が知られている。
【0004】この特開昭61−42961号公報に記載
の構成では、ゲート線およびこのゲート線に接続された
ゲート電極を形成し、このゲート電極上に形成されたソ
ース領域およびドレイン領域を有する低抵抗n型アモル
ファスシリコン層上に、表示画素電極およびゲート線の
パッド電極となる透明導電膜およびソース電極およびド
レイン電極となる金属膜を連続的に成膜し、1回の工程
で透明導電膜および金属膜をパターニングし、ドレイン
電極およびソース電極と一体のソース電極を形成し、薄
膜トランジスタを形成している。
【0005】ところで、近年、液晶表示装置は画面の大
型化が進んできており、大型の薄膜トランジスタを有す
るアレイ基板においては、ゲート線の抵抗値を低く抑え
るために、ゲート線には低抵抗の金属が用いられる。特
に、低抵抗でかつ加工性の良い金属として純アルミニウ
ム、もしくは、微量、たとえば数%以下の不純物を含ん
だアルミニウムが用いられている。
【0006】そして、このアルミニウムをゲート線とし
て用いて、上述のような方法で薄膜トランジスタを有す
るアレイ基板を作製した場合、ゲート線のアルミニウム
がこのゲート線のパッド電極の画素表示電極のITOに
直接に接触し、アルミニウムとITOとの間に高抵抗の
絶縁層が生じ、パッド電極に導通不良が発生してしまう
おそれがある。
【0007】
【発明が解決しようとする課題】上述したように、特開
昭61−42961号公報に記載の方法で液晶表示装置
を製造すると、ゲート線とパッド電極が直接に接触する
ため、ゲート線およびパッド電極間に高抵抗の絶縁層が
生じて、パッド電極に導通不良が発生するおそれがある
問題を有している。
【0008】本発明は、上記問題点に鑑みなされたもの
で、新たにパターニング工程を増加することなく、導通
不良の生じない液晶表示装置の製造方法を提供すること
を目的とする。
【0009】
【課題を解決するための手段】本発明は、絶縁性基板上
に金属配線を形成し、前記絶縁性基板上の前記金属配線
を被覆する絶縁膜を形成し、この絶縁膜上にフォトレジ
ストをパターン形成し、このフォトレジストに基づき絶
縁膜をエッチングして前記絶縁膜の一部分に開口を形成
し、この開口を形成した後に導電性の薄膜を堆積し、こ
の薄膜を堆積した後に前記フォトレジストを除去してこ
の導電性の薄膜を絶縁膜の前記開口の部分のみに残し、
この開口の部分を含む領域に表示画素電極とともにパッ
ド電極を形成してアレイ基板を製造する工程と、このア
レイ基板に対向して対向基板を貼り合わせる工程と、前
記アレイ基板および対向基板間に液晶を封入する工程と
を具備するもので、開口部分に導電性の薄膜を残すこと
により製造工程を増加させることなく、金属配線とパッ
ド電極とが導電性の薄膜を介して接続されるため導通不
良がなくなる。
【0010】また、導電性の薄膜は金属であるもので、
金属配線とパッド電極とが導電性の薄膜を介して接続さ
れるため導通不良がなくなる。
【0011】さらに、金属配線は、純アルミニウムまた
はアルミニウムを主成分とする金属にてゲート線および
補助容量線を形成し、パッド電極は、インジウムおよび
錫の合金の酸化物にてゲート線用パッド電極および補助
容量線用パッド電極を形成するもので、純アルミニウム
またはアルミニウムを主成分とする金属とインジウムお
よび錫の合金の酸化物との間に導電性の薄膜を介するこ
とにより、低抵抗で金属配線およびパッド電極を接続す
る。
【0012】
【発明の実施の形態】以下、本発明の液晶表示装置の一
実施の形態を図面を参照して説明する。
【0013】図1ないし図9において、(a)は薄膜ト
ランジスタ部の断面図を、(b)にゲート線用または補
助容量線用パッド電極の断面図を示している。なお、パ
ッド電極はゲート線用として説明する。
【0014】図1において、1は絶縁性基板としてのガ
ラス基板で、このガラス基板1の一主面には選択的にた
とえば純アルミニウムあるいは数%の不純物が添加され
たアルミニウム(Al)にて形成されるゲート電極2が
形成され、このゲート電極2は金属配線としてのゲート
線3に接続されている。
【0015】また、ゲート電極2を含むガラス基板1上
には、絶縁膜としての酸化シリコン(SiOx )のゲー
ト絶縁膜4が形成され、ゲート電極2に対応するゲート
絶縁膜4上にはソース領域およびドレイン領域となるア
モルファスシリコン(a−Si)層5が形成され、ゲー
ト電極2の真上のアモルファスシリコン層5上には窒化
シリコン(SiN)のエッチングストップ層6が形成さ
れている。
【0016】そして、アモルファスシリコン層5上に
は、インジウムおよび錫の酸化物であるITO(Indium
Tin Oxide)のされた第1のソース電極部7および第1
のドレイン電極部8がそれぞれ形成され、第1のソース
電極部7側は延設されて透明導電膜の表示画素電極9を
形成している。
【0017】また、第1のソース電極部7および第1の
ドレイン電極部8上には、それぞれモリブデン(Mo)
の金属層の第2のソース電極部11および第2のドレイン
電極部12が積層形成され、それぞれソース電極13および
ドレイン電極14を形成している。
【0018】そして、これらゲート電極2ないしソース
電極13およびドレイン電極14などにて薄膜トランジスタ
(Thin Film Transistor)15が形成されている。
【0019】また、ゲート線3上のゲート絶縁膜4には
開口16が形成され、この開口16にはモリブデン(Mo)
の導電性の薄膜17が形成され、この薄膜17上にはITO
のパッド電極18が形成され、さらにこのパッド電極18上
には金属膜のパッド電極19が積層され、パッド電極部20
が形成されている。
【0020】さらに、この薄膜トランジスタ15およびパ
ッド電極部20上には、窒化シリコン(SiN)の絶縁性
保護膜21が全面的に形成されて、マトリクスアレイ基板
22が構成される。
【0021】一方、同様に絶縁性基板であるガラス基板
31の一主面に、赤(R)、緑(G)および青(B)のカ
ラーフィルタ32および対向電極33が積層形成され、対向
基板34が形成されている。
【0022】そして、マトリクスアレイ基板22および対
向基板34のガラス基板1,31の他主面に偏光板35,36が
それぞれ貼着され、それぞれ対向する面にはポリイミド
膜37,38が形成され、マトリクスアレイ基板22および対
向基板34が対向して貼着されて、マトリクスアレイ基板
22および対向基板34間に液晶39が封入挟持されている。
【0023】次に、上記実施の形態の製造方法について
説明する。
【0024】まず、図2に示すようにガラス基板1上に
ゲート電極2およびゲート線3を配線形成し、図3に示
すように、酸化シリコンのゲート絶縁膜4を形成し、こ
のゲート電極2の真上のゲート絶縁膜4上に、アモルフ
ァスシリコン層5およびエッチングストップ層6が積層
形成されている。
【0025】次に、図4に示すように、ゲート絶縁膜
4、アモルファスシリコン層5およびエッチングストッ
プ層6上に、フォトレジスト41を形成し、このフォトレ
ジスト41のゲート絶縁膜4の開口16が位置するようにフ
ォトレジスト41に開口42をパターン化して形成し、図5
に示すように、ゲート絶縁膜4に開口16を形成する。
【0026】また、図6に示すように、フォトレジスト
41および開口16内のゲート線3上にモリブデン(Mo)
の導電性の薄膜17を堆積し、図7に示すように、フォト
レジスト41を除去し、ゲート絶縁膜4の開口16のゲート
線3の上部のみに薄膜17を残す。
【0027】次に、図8に示すように、IΤOおよびモ
リブデンの金属層44を連続して積層し、第1のソース電
極部7および第2のソース電極部11のソース電極13、第
1のドレイン電極部8および第2のドレイン電極部12の
ドレイン電極14をパターン化する。続いて、図9に示す
ように、絶縁性保護膜21を堆積した後、表示画素電極9
およびパッド電極部20に開口をもつように絶縁性保護膜
21、金属層44を連続してエッチングし、マトリクスアレ
イ基板22を完成する。
【0028】最後に、ガラス基板31上にカラーフィルタ
32および対向電極33が積層形成された対向基板34を対向
させ、ガラス基板1およびガラス基板31のそれぞれ他主
面に偏光板35,36を設け、マトリクスアレイ基板22およ
び対向基板34のそれぞれ対向する面に、ポリイミド膜3
7,38を形成して、マトリクスアレイ基板22および対向
基板34を対向させ、これらマトリクスアレイ基板22およ
び対向基板34間に液晶39を封入挟持して液晶表示装置を
完成させる。
【0029】上記実施の形態中で薄膜17として用いたモ
リブデンは、アルミニウムおよびIΤOの双方と良好な
オーム性接触をなす金属であり、パッド電極部20は、ア
ルミニウムのゲート線3と良好に導通する。
【0030】なお、薄膜17がモリブデンである場合につ
いて説明したが、薄膜17はアルミニウムおよびIΤOの
双方と電気的にオーム性の接触をなす性質をもつ物質で
あれば良く、他の金属などでも同様の効果が得られる。
【0031】
【発明の効果】本発明によれば、開口部分に導電性の薄
膜を残すことにより製造工程を増加させることなく、金
属配線とパッド電極とが導電性の薄膜を介して接続され
るため導通不良がなくなり、歩留まりが向上する。
【0032】また、金属配線とパッド電極とが導電性の
薄膜を介して接続されるため導通不良をなくすことがで
きる。
【0033】さらに、金属配線は、純アルミニウムまた
はアルミニウムを主成分とする金属にてゲート線および
補助容量線を形成し、パッド電極は、インジウムおよび
錫の合金の酸化物にてゲート線用パッド電極および補助
容量線用パッド電極を形成するもので、純アルミニウム
またはアルミニウムを主成分とする金属とインジウムお
よび錫の合金の酸化物との間に導電性の薄膜を介するこ
とにより、低抵抗で金属配線およびパッド電極を接続で
きる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の液晶表示装置を示す断
面図である。
【図2】同上液晶表示装置のマトリクスアレイ基板を示
す平面図である。
【図3】同上マトリクスアレイ基板の一製造工程を示す
断面図である。
【図4】同上マトリクスアレイ基板の図3の次の製造工
程を示す断面図である。
【図5】同上マトリクスアレイ基板の図4の次の製造工
程を示す断面図である。
【図6】同上マトリクスアレイ基板の図5の次の製造工
程を示す断面図である。
【図7】同上マトリクスアレイ基板の図6の次の製造工
程を示す断面図である。
【図8】同上マトリクスアレイ基板の図7の次の製造工
程を示す断面図である。
【図9】同上マトリクスアレイ基板の図8の次の製造工
程を示す断面図である。
【符号の説明】
1 絶縁性基板としてのガラス基板 3 金属配線としてのゲート線 4 ゲート絶縁膜 16 開口 17 薄膜 18 パッド電極 22 マトリクスアレイ基板 34 対向基板 39 液晶

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に金属配線を形成し、前記
    絶縁性基板上の前記金属配線を被覆する絶縁膜を形成
    し、この絶縁膜上にフォトレジストをパターン形成し、
    このフォトレジストに基づき絶縁膜をエッチングして前
    記絶縁膜の一部分に開口を形成し、この開口を形成した
    後に導電性の薄膜を堆積し、この薄膜を堆積した後に前
    記フォトレジストを除去してこの導電性の薄膜を絶縁膜
    の前記開口の部分のみに残し、この開口の部分を含む領
    域に表示画素電極とともにパッド電極を形成してアレイ
    基板を製造する工程と、 このアレイ基板に対向して対向基板を貼り合わせる工程
    と、 前記アレイ基板および対向基板間に液晶を封入する工程
    とを具備することを特徴とする液晶表示装置の製造方
    法。
  2. 【請求項2】 導電性の薄膜は、金属であることを特徴
    とする請求項1記載の液晶表示装置の製造方法。
  3. 【請求項3】 金属配線は、純アルミニウムまたはアル
    ミニウムを主成分とする金属にて形成されてゲート線お
    よび補助容量線を形成し、 パッド電極は、インジウムおよび錫の合金の酸化物にて
    ゲート線用パッド電極および補助容量線用パッド電極を
    形成することを特徴とする請求項1または2記載の液晶
    表示装置の製造方法。
JP33691395A 1995-12-25 1995-12-25 液晶表示装置の製造方法 Pending JPH09179140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33691395A JPH09179140A (ja) 1995-12-25 1995-12-25 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33691395A JPH09179140A (ja) 1995-12-25 1995-12-25 液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09179140A true JPH09179140A (ja) 1997-07-11

Family

ID=18303799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33691395A Pending JPH09179140A (ja) 1995-12-25 1995-12-25 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09179140A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040173A (ko) * 1999-10-26 2001-05-15 마찌다 가쯔히꼬 패터닝된 기판 및 그를 포함하는 액정 표시장치
KR100449849B1 (ko) * 2000-08-09 2004-09-24 가부시키가이샤 히타치세이사쿠쇼 액티브 매트릭스형 표시 장치
KR100544814B1 (ko) * 1998-09-23 2006-04-21 삼성전자주식회사 반사형액정표시소자및그제조방법
KR100713641B1 (ko) * 2000-08-08 2007-05-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100744404B1 (ko) * 2006-04-06 2007-07-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 어레이 기판 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544814B1 (ko) * 1998-09-23 2006-04-21 삼성전자주식회사 반사형액정표시소자및그제조방법
KR20010040173A (ko) * 1999-10-26 2001-05-15 마찌다 가쯔히꼬 패터닝된 기판 및 그를 포함하는 액정 표시장치
KR100713641B1 (ko) * 2000-08-08 2007-05-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100449849B1 (ko) * 2000-08-09 2004-09-24 가부시키가이샤 히타치세이사쿠쇼 액티브 매트릭스형 표시 장치
KR100744404B1 (ko) * 2006-04-06 2007-07-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 어레이 기판 제조방법

Similar Documents

Publication Publication Date Title
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US6562645B2 (en) Method of fabricating fringe field switching mode liquid crystal display
JP4364952B2 (ja) 液晶表示装置の製造方法
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100238795B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3238020B2 (ja) アクティブマトリクス表示装置の製造方法
JP3410656B2 (ja) 液晶表示装置及びその製造方法
JPH1124108A (ja) 薄膜トランジスタ型液晶表示素子とその製造方法
JP2000002892A (ja) 液晶表示装置、マトリクスアレイ基板およびその製造方法
JPH1140814A (ja) 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP3059487B2 (ja) 液晶表示装置
JP2780673B2 (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2000214481A (ja) 液晶表示装置およびその製造方法
JPH09179140A (ja) 液晶表示装置の製造方法
JPH04220625A (ja) アクティブマトリクス液晶表示装置の製造方法
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
US20030173106A1 (en) Method for manufacturing transparent conductive panels with a low contact surface impedance
JPH08262492A (ja) 液晶表示装置
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조
JPH03240027A (ja) 表示装置
JPH08262491A (ja) 液晶表示素子およびその製造方法
JP3375731B2 (ja) 液晶表示装置およびその製法