KR100238795B1 - 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR100238795B1
KR100238795B1 KR1019970006956A KR19970006956A KR100238795B1 KR 100238795 B1 KR100238795 B1 KR 100238795B1 KR 1019970006956 A KR1019970006956 A KR 1019970006956A KR 19970006956 A KR19970006956 A KR 19970006956A KR 100238795 B1 KR100238795 B1 KR 100238795B1
Authority
KR
South Korea
Prior art keywords
gate
source
pad
wiring
electrode
Prior art date
Application number
KR1019970006956A
Other languages
English (en)
Other versions
KR19980072268A (ko
Inventor
김점재
Original Assignee
구본준
엘지.필립스엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970006956A priority Critical patent/KR100238795B1/ko
Priority to US08/892,438 priority patent/US6373546B1/en
Priority to JP10041480A priority patent/JPH10253992A/ja
Priority to GB9804129A priority patent/GB2322967B/en
Priority to FR9802399A priority patent/FR2760288B1/fr
Priority to DE19809084A priority patent/DE19809084C2/de
Publication of KR19980072268A publication Critical patent/KR19980072268A/ko
Application granted granted Critical
Publication of KR100238795B1 publication Critical patent/KR100238795B1/ko
Priority to US10/093,454 priority patent/US6614500B2/en
Priority to JP2008002210A priority patent/JP2008107849A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막 트랜지스터와 화소 전극이 행렬 방식으로 배열된 액정 표시 장치의 액티브 패널에 있어서, 2중 게이트 배선으로 이루어진 액티브 패널 및 그 제조방법에 관련된 것이다. 기판 위에 고유 저항 값이 낮은 알루미늄과 같은 금속과 크롬과 같이 표면 안정도가 높은 금속으로 게이트 배선, 게이트 전극 그리고, 게이트 패드를 형성하였다. 그리고, 소스 배선과 소스 패드 밑에 반도체 물질로 더미 소스 배선 및 더미 소스 패드를 형성함으로써 소스 배선 및 소스 패드를 형성하는 금속이 스트레스에 의한 균열로 단선되는 문제점을 해결하였다. 그리하여 완성된 제품에서 발생하는 불량 검출을 대폭 감소시킬 수 있었으며, 생산 수율이 향상되었다.

Description

액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
본 발명은 박막 트랜지스터(혹은 Thin Film Transistor(TFT))와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 액티브 패널을 포함하는 능동 매트릭스 액정 표시 장치(또는 Active Matrix Liquid Crystal Display, 이하 액정 표시 장치 혹은 AMLCD로 표기함)를 제조하는 방법에 관련된 것이다. 특히, 본 발명은 능동 매트릭스 액정 표시 장치를 2중 게이트 배선을 형성하는데 있어서, 소스 배선 및 소스 패드에서 발생할 수 있는 불량을 줄이는 방법에 관련된 것이다.
화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할 수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정 표시 장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
액정 표시 장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 막대 모양을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 배열 방향에 따른 광학적 이방성으로 빛을 투과, 차단하는 것이 가능하다. 이것을 응용하여 화면 표시 장치로 사용한다. 현재에는 박막 트랜지스터와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다. 일반적인 액정 표시 장치의 구조를 자세히 살펴보면 다음과 같다.
액정 표시 장치의 한쪽 패널(혹은 칼라 필터 패널)은 투명 기판 위에 행렬 배열 방식으로 설계된 픽셀(Pixel-화소)의 위치에 빨강, 파랑, 초록의 칼라 필터가 순차적으로 배치된 구조로 이루어져 있다. 이들 칼라 필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 이들 칼라 필터 위에 공통 전극이 형성되어 있다.
액정 표시 장치의 다른 쪽 패널(혹은 액티브 패널)은 투명 기판 위에 행렬 방식으로 설계된 화소의 위치에 화소 전극들이 배열된 구조로 이루어져 있다. 화소 전극의 수평 방향을 따라서 신호 배선이 형성되어 있고, 수직 방향을 따라서 데이터 배선이 형성되어 있다. 화소 전극의 한쪽 구석에는 화소 전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터의 게이트 전극은 신호 배선이 연결되어 있고(따라서, "게이트 배선"이라고 부르기도 한다), 박막 트랜지스터의 소스 전극이 데이터 배선에 연결되어 있다(따라서, "데이터 배선" 혹은 "소스 배선"이라고 부르기도 한다). 그리고, 각 배선의 끝단에는 외부의 구동 회로와 연결하기 위한 패드부가 형성된다.
이러한 구조를 갖는 두 개의 패널이 일정 간격(이 간격을 "셀 갭(cell gap)"이라고 부른다)을 두고 서로 대향하여 부착된다. 그리고, 그 사이에 액정 물질이 채워지므로써 액정 패널이 완성된다.
액정 표시 장치를 제조하는 공정은 매우 복잡하며, 여러 가지 공정들이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터와 화소 전극이 형성되는 액티브 패널을 제조하는데는 여러 제조 공정을 거쳐서 이루어진다. 액티브 패널에는 액정 표시 장치의 중요한 소자들이 많이 만들어지고, 복잡한 공정을 여러 번 거치므로, 이것을 단순화하는 방법을 개발하는 것이 상당히 중요하다. 종래에는 일반적으로 액티브 패널을 형성할 때, 게이트 배선 및 게이트 전극을 저항이 낮은 알루미늄을 사용하였고, 알루미늄의 표면에 힐락(Hillock)이 성장하는 것을 방지하기 위해 양극 산화 공정을 통하여 알루미늄 표면에 양극 산화막을 형성하였다. 그럼으로써, 종래에는 최소한 8번의 마스크 공정을 사용하게 되었다. 그 후, 제조 공정을 개방하여 마스크 공정 수를 줄임으로써 제조 공정을 단순화 하게 되었다. 그 대표적인 예로서 게이트 배선이나 게이트 전극을 알루미늄으로 형성하고, 표면에 형성되는 힐락을 방지하기 위해서 크롬이나 몰리브덴으로 알루미늄을 덮는 방법이 사용되었다. 그럼으로써, 양극 산화 공정이 필요 없고, 양극 산화시 전기적으로 연결된 부분을 단선하는 과정이 필요 없게 되어 마스크 수를 1내지 2회 단축할 수 있었다. 우선 일반적인 액티브 패널의 평면도를 나타내는 도 1, 도 1에서 박막 트랜지스터 부분을 Ⅱ-Ⅱ 절단선으로 자른 단면을 나타내는 도 2, 게이트 패드와 단락 배선이 형성된 부분을 Ⅲ-Ⅲ 절단선을 자른 단면을 나타내는 도 3 그리고, 소스 패드가 형성된 부분을 Ⅳ-Ⅳ 절단선으로 자른 단면을 나타내는 도 4를 이용하여 액티브 패널을 제조하는 방법에 대하여 설명한다.
투명 유리 기판(1) 위에 알루미늄(Al)이나 알루미늄 합금을 증착하고, 포토 리소그래피(Photo Lithography-사진 식각) 법으로 패턴하여 저 저항 게이트 버스 배선(13a)을 형성한다(도 3a).
그리고, 크롬(Cr)이나 크롬 합금을 상기 저 저항 게이트 버스 배선(13a)이 형성된 기판 전면에 증착하고, 포토 리소그래피 법으로 패턴하여 게이트 전극(11)과 게이트 패드(15)를 형성한다(도 2a). 이 때 저 저항 게이트 배선(13a)에는 상기 알루미늄을 포함하는 금속층을 완전히 덮도록 크롬을 패턴하여 알루미늄 표면에 힐락이 발생하지 않도록 보호하는 게이트 배선(13)을 형성한다(도 3b).
산화 실리콘(SixOy)이나 질화 실리콘(SixNy)과 같은 절연 물질을 전면 증착하여 게이트 절연막(17)을 형성한다(도 4a). 그리고, 진성 아몰퍼스 실리콘과 같은 반도체 물질과 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 연속으로 증착하고, 패턴하여 반도체 층(35)과 불순물 반도체 층(37)을 형성한다(도 2b).
그리고, 크롬 혹은 크롬 합금을 전면 증착하고, 패턴하여 소스 전극(21), 드레인 전극(31), 소스 배선(23) 그리고, 소스 패드(25)를 형성한다. 상기 소스 전극(21)은 게이트 전극(11)을 중심으로 상기 드레인 전극(31)과 대향하고 있다. 상기 소스 전극(21)과 드레인 전극(31)을 마스크로 하여 계속 에칭을 진행하여 소스 전극(21)과 드레인 전극(31) 사이에 존재하는 불순물 반도체 층(37)을 완전히 제거한다(도 2c). 상기 소스 배선(23)은 열 방향으로 배열된 소스 전극(21)들을 서로 연결하고 있다. 그리고, 상기 소스 패드는 상기 소스 배선(23)의 끝단에 형성되어 있다(도 4b).
질화 실리콘이나 산화 실리콘과 같은 절연 물질을 상기 소스 전극(21), 소스 배선(23) 그리고, 드레인 전극(31)들이 형성된 기판 전면에 증착하여 보호막(41)을 형성한다. 그리고, 포토 리소그래피 법으로 패턴하여 상기 보호막(41) 일부를 제거하여 드레인 전극에는 드레인 콘택 홀(71)을 형성한다(도 2d). 그리고, 소스 패드(23)를 덮는 보호막(41)의 일부를 제거하여 소스 배선 콘택 홀(61)을 형성한다(도 4c). 동시에 게이트 패드(15)를 덮는 보호막(41)과 게이트 절연막(17)의 일부를 제거하여 게이트 콘택 홀(51)을 형성한다(도 3c).
그리고, ITO(Indium-Tin-Oxide)를 상기 보호막(41) 위에 전면 증착하고, 패턴하여 화소 전극(33), 소스 패드 연결 단자(67) 그리고, 게이트 패드 연결 단자(57)들을 형성한다. 상기 화소 전극(33)은 드레인 콘택 홀(71)을 통하여 드레인 전극(31)과 연결된다(도 2e). 상기 소스 패드 연결 단자(67)는 소스 패드 콘택 홀(61)을 통하여 소스 패드(25)와 연결되며(도 4d), 상기 게이트 패드 연결 단자(57)는 게이트 패드 콘택 홀(51)을 통하여 게이트 패드(15)와 연결된다(도 3d).
이상에서 살펴본 바와 같이 종래의 기술로 제작된 액정 표시 장치에서 게이트 패드 부분은 알루미늄을 포함하는 게이트 패드와 그 위에 ITO로 이루어진 게이트 패드 연결 단자가 게이트 패드 콘택 홀을 통해서 서로 연결된 구조를 이루고 있다. 그리고, 소스 패드 부분은 크롬으로 형성된 소스 패드와 ITO로 이루어진 소스 패드 연결 단자가 소스 패드 콘택 홀을 통하여 연결된 구조로 이루어져 있다.
즉, 소스 패드가 크롬 금속으로만 형성되기 때문에 제조 공정을 거치면서 각종 스트레스에 의한 균열이 생길 수 있다. 이런 균열은 패드 부분에서 단선을 유발시켜 전기적 접촉에 불량이 발생할 수 있다.
본 발명의 목적은 액정 표시 장치를 제조하는데 있어서, 소스 패드에서 금속 물질의 스트레스에 의해 발생하는 단선 불량을 방지하는데 있다. 즉, 소스 패드와 소스 배선을 형성하는 금속층 밑에 더미 소스 패드와 더미 소스 배선을 추가하여 금속층이 받는 각종 스트레스를 더미 층이 흡수하도록 한다. 그럼으로써 소스 패드와 소스 배선에서 발생할 수 있는 단선 불량을 최소화할 수 있다.
제1도는 종래 액티브 패널의 부분을 나타내는 평면 확대도이다.
제2도는 종래 액티브 패널에서 박막 트랜지스터가 형성되는 부분의 제조 공정을 나타내는 단면 확대도이다.
제3도는 종래 액티브 패널에서 게이트 패드와 게이트 배선이 형성되는 부분의 제조공정을 나타내는 단면 확대도이다.
제4도는 종래 액티브 패널에서 소스 패드와 소스 배선이 형성되는 부분의 제조 공정을 나타내는 단면 확대도이다.
제5도는 본 발명에 의한 액티브 패널의 한 부분을 나타내는 평면 확대도이다.
제6도는 본 발명에 의한 액티브 패널에서 박막 트랜지스터가 형성되는 부분의 제조공정을 나타내는 단면도이다.
제7도는 본 발명에 의한 액티브 패널에서 게이트 패드와 게이트 배선이 형성되는 부분의 제조 공정을 나타내는 단면도이다.
제8도는 본 발명에 의한 액티브 패널에서 소스 패드와 소스 배선이 형성되는 부분의 제조 공정을 나타내는 단면도이다.
제9도는 본 발명에 의한 액티브 패널에서 소스 패드와 소스 배선이 형성되는 부분의 제조 공정을 다른 절단면으로 나태는 단면도이다.
제10도는 본 발명의 다른 예에 의한 액티브 패널에서 박막 트랜지스터가 형성되는 부분의 제조 공정을 나타내는 단면도이다.
제11도는 본 발명의 다른 예에 의한 액티브 패널에서 게이트 패드와 게이트 배선이 형성되는 부분의 제조 공정을 나타내는 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1, 101 : 기판 11, 111 : 게이트 전극
111a : 저 저항 게이트 전극 115a : 저 저항 게이트 패드
13, 113 : 게이트 배선 13a, 113a : 저 저항 게이트 배선
15, 115 : 게이트 패드 17, 117 : 게이트 절연막
21, 121 : 소스 전극 23, 123 : 소스 배선
25, 125 : 소스 패드 31, 131 : 드레인 전극
33, 133 : 화소 전극 35, 135 : 반도체 층
37, 137 : 불순물 반도체 층 139 : 더미 소스 배선
149 : 더미 소스 패드 41, 141 : 보호막
51, 151 : 게이트 패드 콘택 홀 61, 161 : 소스 패드 콘택 홀
57, 157 : 게이트 패드 연결 단자 67, 167 : 소스 패드 연결 단자
71, 171 : 드레인 콘택 홀
본 발명은 다음과 같은 방법으로 액정 표시 장치의 액티브 패널을 제조함으로써 소스 패드 및 소스 배선을 형성하는 금속이 스트레스에 의한 균열로 단선되는 것을 방지하는 제조 방법을 제공한다. 즉, 게이트 절연막 위에 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 연속 증착하고, 패턴하여 반도체 층과 불순물 반도체 층을 형성할 때, 소스 배선과 소스 패드가 형성될 밑 부분에 더미 소스 배선과 더미 소스 패드를 함께 형성한다. 그럼으로써, 소스 배선과 소스 패드에 가해지는 스트레스로 인하여 소스 배선 및 소스 패드를 형성한 금속에 균열이 생기는 것을 방지할 수 있다. 그리하여 소스 배선 및 소스 패드에서 단선으로 인한 불량을 줄이는 효과를 얻을 수 있었다.
기판 위에 제 1 금속으로 저 저항 게이트 배선을 형성한다. 제 2 금속을 상기 게이트 배선이 형성된 기판 전면에 증착하고, 패턴하여 게이트 전극과 게이트 패드 그리고, 상기 저 저항 게이트 배선을 덮는 게이트 배선을 형성한다. 절연 물질을 상기 게이트 전극, 게이트 배선 그리고, 게이트 패드가 형성된 기판 전면에 증착하여 게이트 절연막을 형성한다. 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 상기 게이트 절연막 위에 연속 증착하고 패턴하여 반도체 층과 불순물 반도체 층을 형성한다. 이 때, 상기 반도체 물질들이 추후에 형성될 소스 배선과 소스 패드 밑부분에도 형성되도록 한다. 제 3 금속을 상기 반도체 층이 형성된 기판 전면에 증착하고, 패턴하여 소스 전극과 드레인 전극, 소스 배선 그리고, 소스 패드를 형성한다. 상기 소스 전극 등이 형성된 기판 전면에 절연 물질을 증착하여 보호막을 형성한다. 상기 보호막을 패턴하여 상기 드레인 전극, 소스 패드를 덮고 있는 상기 보호막의 일부를 제거하여 소스 패드 콘택 홀을 형성하고, 상기 게이트 패드를 덮고 있는 보호막과 게이트 절연막의 일부를 제거하여 게이트 패드 콘택 홀을 형성한다. 상기 보호막 위에 도전성 물질을 전면 증착하고 패턴하여 상기 콘택 홀에 의해 드레인 전극과 연결된 화소 전극과 게이트 패드에 연결된 게이트 패드 연결 단자 및 소스 패드에 연결된 소스 패드 연결 단자를 형성한다.
본 발명에서 제공하는 액티브 패널을 제조하기 위한 구체적인 공정 방법들을 다음 실시 예를 이용하여 자세히 설명한다.
[실시예 1]
이해를 듭기 위해서 본 발명에 의한 액티브 패널의 평면도를 나타내는 도 5와, 도 5에서 절단선 VI-VI로 절단한 박막 트랜지스터 부분의 공정 단면도를 나타내는 도 6과, 절단선 VII-VII로 절단한 게이트 패드 및 게이트 배선 부분의 공정 단면도를 나타내는 도 7과, 절단선 VIII-VIII로 절단한 소스 패드 및 소스 배선 부분의 공정을 나타내는 도 8 그리고, 다른 절단선 VIIII-VIIII로 절단한 소스 패드 및 소스 배선 부분의 공정을 나타내는 도 9를 참조하여 설명한다.
투명 유리 기판(101)위에 알루미늄이나 알루미늄 합금을 증착하고, 포토 리소그래피 법으로 패턴하여 저 저항 게이트 배선(113a)를 형성한다. 상기 저 저항 게이트 배선(113a)은 추후에 형성된 게이트 배선(113)과 같은 위치에 형성된다(도 7a).
그리고, 크롬(Cr), 탄탈(Ta), 몰리브덴(Mo) 혹은, 주석(Sb)등을 포함하는 금속을 상기 저 저항 게이트 버스 배선(113a)이 형성된 기판 전면에 증착하고, 패턴하여 게이트 전극(111) 그리고, 게이트 패드(115)를 형성한다(도 6a). 이 때 저 저항 게이트 배선(113a)에는 상기 알루미늄을 포함하는 금속층을 덮도록 크롬(Cr), 탄탈(Ta), 몰리브덴(Mo) 혹은, 주석(Sb)등을 포함하는 금속을 패턴하여 알루미늄 표면에 힐락이 발생하지 않도록 보호하는 게이트 배선(113)을 형성한다. 상기 게이트 패드(115)는 게이트 배선(113)의 끝단에 형성한다(도 7b).
산화 실리콘이나 질화 실리콘과 같은 절연 물질을 전면 증착하여, 게이트 절연막(117)을 형성한다. 그리고, 진성 아몰퍼스 실리콘과 같은 반도체 물질과 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 연속으로 증착하고 패턴하여, 반도체 층(135)과 불순물 반도체 층(137)을 형성한다. 이 때, 상기 반도체 층(135)과 불순물 반도체 층(137)으로 추후에 형성될 소스 배선(123)과 소스 패드(125)의 위치에 더미 소스 배선(139)과 더미 소스 패드(149)를 형성한다(도 6b, 도 8a, 도 9a).
그리고, 크롬 혹은 크롬 합금을 전면 증착하고, 포토 리소그래피 법으로 패턴하여 소스 전극(121), 드레인 전극(131), 소스 배선(123) 그리고, 소스 패드(125)를 형성한다. 상기 소스 전극(121)은 게이트 전극(111)을 중심으로 상기 드레인 전극(131)과 대향하고 있다. 상기 소스 전극(121)과 드레인 전극(131)을 마스크로 하여 계속 에칭을 진행하여 소스 전극(121)과 드레인 전극(131) 사이에 존재하는 불순물 반도체 층(137)을 완전히 제거한다(도 6c). 상기 소스 배선(123)은 열 방향으로 배열된 소스 전극(121)들을 서로 연결하고 있다. 소스 배선(123) 밑에는 반도체 물질로 이루어진 더미 소스 배선(139)이 형성되어 있다. 그리고, 상기 소스 패드(125)는 소스 배선(123)의 끝단에 형성되어 있고 그 밑에는 더미 소스 패드(149)가 형성되어 있다. 그리고, 상기 소스 배선(123)과 상기 소스 패드(125)는 그 밑에 형성된 더미 소스 배선(139)과 더미 소스 패드(149)를 완전히 덮고 있는 형태를 갖고 있다.(도 8b, 도 9b).
질화 실리콘이나 산화 실리콘과 같은 절연 물질을 상기 소스 전극(121), 소스 배선(123), 소스 패드(125) 그리고, 드레인 전극(131)들이 형성된 기판 전면에 증착하여 보호막(141)을 형성한다. 그리고, 포토 리소그래피 법을 사용하여 상기 보호막(141) 일부를 제거하여 드레인 전극에는 드레인 콘택 홀(171)을 형성하고(도 6d), 소스 패드(125)에는 소스 패드 콘택 홀(161)을 형성한다(도 8c, 도 9c). 동시에 게이트 패트(115)를 덮는 보호막(141)과 게이트 절연막(117)의 일부를 제거하여 게이트 콘택 홀(151)을 형성한다(도 7c).
투명 도전 물질인 ITO(Indium-Tin-Oxide)를 상기 보호막(141) 위에 전면 증착하고, 패턴하여 화소 전극(133), 소스 패드 연결 단자(167) 그리고, 게이트 패드 연결 단자(157)들을 형성한다. 상기 화소 전극(133)은 드레인 콘택 홀(171)을 통하여 드레인 전극(131)과 연결된다(도 6e). 상기 소스 패드 연결 단자(167)는 소스 패드 콘택 홀(161)을 통하여 소스 패드(125)와 연결되며(도 8d, 도 9d), 상기 게이트 패드 연결 단자(157)는 게이트 패드 콘택 홀(151)을 통하여 게이트 패드(115)와 연결된다(도 7d).
본 실시예에서는 게이트 패드 부분은 알루미늄을 포함하는 게이트 패드(115)와 그 위에 ITO로 이루어진 게이트 패드 연결 단자(157)가 게이트 패드 콘택 홀(151)에 의해 서로 연결된 구조를 이루고 있다. 한편 소스 패드(125) 부분은 소스 배선(123)과 같은 금속으로 이루어진 소스 패드(125)와, 소스 패드 밑에 반도체 물질로 형성된 더미 소스 패드(149) 그리고, 소스 패드(125)와 소스 패드 콘택 홀(161)을 통해서 연결되는 소스 패드 연결 단자(167)로 이루어져 있다. 그리고, 소스 배선(123) 밑에도 반도체 물질로 더미 소스 배선(139)이 형성되어 있다.
[실시예 2]
이해를 돕기 위해서 본 발명에 의한 액티브 패널의 평면도를 나타내는 도 5와, 도 5에서 절단선 Ⅵ-Ⅵ로 절단한 박막 트랜지스터 부분의 공정 단면도를 나타내는 도 10과, 절단선 Ⅶ-Ⅶ로 절단한 게이트 패드 및 게이트 배선 부분의 공정 단면도를 나타내는 도 11을 참조하여 설명한다. 소스 패드 및 소스 배선을 나타내는 부분은 실시예 1과 동일하므로 도 8과 도 9를 참조하여 설명한다.
투명 유리 기판(101)위에 알루미늄이나 알루미늄 합금을 증착하고, 포토 리소그래피 법으로 패턴하여 저 저항 게이트 배선(113a), 저 저항 게이트 전극(111a) 그리고, 저 저항 게이트 패드(115a)를 형성한다. 저 저항 게이트 전극(111a)은 저 저항 게이트 배선(113a)에서 분기되며, 행렬 배열 방식으로 설계된 화소의 한쪽 구석에 설치된다. 그리고, 저 저항 게이트 패드(115a)는 저 저항 게이트 배선(113a)의 끝단에 형성되는 것으로 외부에서 액정 표시 장치에 인가되는 전압 신호를 받아들이는 부분이다.(도 10a, 도 11a)
그리고, 크롬(Cr), 탄탈(Ta), 몰리브덴(Mo) 혹은, 주석(Sb)등을 포함하는 금속을 상기 저 저항 게이트 배선(111a), 저 저항 게이트 전극(113a) 그리고, 저 저항 게이트 패드(115a)가 형성된 기판 전면에 증착하고, 패턴하여 게이트 배선(113), 게이트 전극(111) 그리고, 게이트 패드(115)를 형성한다. 크롬(Cr), 탄탈(Ta), 몰리브덴(Mo) 혹은, 주석(Sb)등을 포함하는 금속을 패턴하여 저 저항 게이트 배선(113a), 저 저항 게이트 전극(113) 그리고, 저 저항 게이트 패드(115a)를 형성하는 상기 알루미늄 금속층 표면을 덮어서 힐락이 발생하지 않도록 보호하는 게이트 배선(113), 게이트 전극(111) 그리고, 게이트 패드(115)을 형성한다(도 10b, 도 11b).
산화 실리콘이나 질화 실리콘과 같은 절연 물질을 전면 증착하여, 게이트 절연막(117)을 형성한다. 그리고, 진성 아몰퍼스 실리콘과 같은 반도체 물질과 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 연속으로 증착하고 패턴하여, 반도체 층(135)과 불순물 반도체 층(137)을 형성한다. 이 때, 상기 반도체 층(135)과 불순물 반도체 층(137)으로 추후에 형성될 소스 배선(123)과 소스 패드(125)의 위치에 더미 소스 배선(139)과 더미 소스 패드(149)를 형성한다(도 10b, 도 8a, 도 9a).
그리고, 크롬 혹은 크롬 합금을 전면 증착하고, 포토 리소그래피 법으로 패턴하여 소스 전극(121), 드레인 전극(131), 소스 배선(123) 그리고, 소스 패드(125)를 형성한다. 상기 소스 전극(121)은 게이트 전극(111)을 중심으로 상기 드레인 전극(131)과 대향하고 있다. 상기 소스 전극(121)과 드레인 전극(131)을 마스크로 하여 계속 에칭을 진행하여 소스 전극(121)과 드레인 전극(131) 사이에 존재하는 불순물 반도체 층(137)을 완전히 제거한다(도 10d). 상기 소스 배선(123)은 열 방향으로 배열된 소스 전극(121)들을 서로 연결하고 있다. 소스 배선(123) 밑에는 반도체 물질로 이루어진 더미 소스 배선(139)이 형성되어 있다. 그리고, 상기 소스 패드(125)는 소스 배선(123)의 끝단에 형성되어 있고 그 밑에는 더미 소스 패드(149)가 형성되어 있다. 그리고, 상기 소스 배선(123)과 상기 소스 패드(125)는 그 밑에 형성된 더미 소스 배선(139)과 더미 소스 패드(149)를 완전히 덮고 있는 형태를 갖고 있다.(도 8b, 도 9b).
질화 실리콘이나 산화 실리콘과 같은 절연 물질을 상기 소스 전극(121), 소스 배선(123), 소스 패드(125) 그리고, 드레인 전극(131)들이 형성된 기판 전면에 증착하여 보호막(141)을 형성한다. 그리고, 포토 리소그래피 법을 사용하여 상기 보호막(141) 일부를 제거하여 드레인 전극에는 드레인 콘택 홀(171)을 형성하고(도 10e), 소스 패드(125)에는 소스 패드 콘택 홀(161)을 형성한다(도 8c, 도 9c). 동시에 게이트 패드(115)를 덮는 보호막(141)과 게이트 절연막(117)의 일부를 제거하여 게이트 콘택 홀(151)을 형성한다(도 11c).
투명 도전 물질인 ITO(Indium-Tin-Oxide)를 상기 보호막(141) 위에 전면 증착하고, 패턴하여 화소 전극(133), 소스 패드 연결 단자(167) 그리고, 게이트 패드 연결 단자(157)들을 형성한다. 상기 화소 전극(133)은 드레인 콘택 홀(171)을 통하여 드레인 전극(131)과 연결된다(도 10f). 상기 소스 패드 연결 단자(167)는 소스 패드 콘택 홀(161)을 통하여 소스 패드(125)와 연결되며(도 8d, 도 9d), 상기 게이트 패드 연결 단자(157)는 게이트 패드 콘택 홀(151)을 통하여 게이트 패드(115)와 연결된다(도 11d).
본 실시예에서는 게이트 패드 부분은 알루미늄을 포함하는 저 저항 게이트 패드(115a)와 그것을 덮는 크롬, 몰리브덴, 탄탈 혹은, 주석 등으로 형성된 게이트 패드(115)로 이루어져 있다. 그리고, 그 위에 ITO로 이루어진 게이트 패드 연결 단자(157)가 게이트 패드 콘택 홀(151)에 의해 게이트 패드(115)와 연결된 구조를 이루고 있다. 한편 소스 패드(125) 부분은 소스 배선(123)과 같은 금속으로 이루어진 소스 패드(125)와, 소스 패드 밑에 반도체 물질로 형성된 더미 소스 패드(149) 그리고, 소스 패드(125)와 소스 패드 콘택 홀(161)을 통해서 연결되는 소스 패드 연결 단자(167)로 이루어져 있다. 그리고, 소스 배선(123) 밑에도 반도체 물질로 더미 소스 배선(139)이 형성되어 있다.
본 발명에서는 2중 게이트 배선을 갖는 액티브 매트릭스 박막 트랜지스터 액정 표시 장치에서 소스 배선 밑에 반도체 물질로 더미 소스 배선을 형성하였다. 그리고, 소스 배선 끝 부분에 형성되는 소스 패드 밑에도 반도체 물질로 더미 소스 패드를 형성하였다. 그리하여, 소스 배선 및 소스 패드를 형성하는 금속이 스트레스에 의한 균열로 단선되는 문제점을 해결할 수 있었다. 즉, 소스 배선 및 소스 패드를 형성하는 크롬 밑에 반도체 물질이 같은 형태로 접촉되어 있음으로써, 크롬이 받는 스트레스를 반도체 물질이 완화시키는 역할을 하도록 하였다. 그럼으로써, 소스 배선 및 소스 패드에서 단선으로 인한 제품 생산의 불량율을 감소할 수 있었고, 생산수율도 향상되었다.

Claims (19)

  1. 기판 위에 제 1 도전 물질로 게이트 배선을 형성하는 단계와 ; 상기 게이트 배선이 형성된 기판 위에 절연 물질을 증착하여 게이트 절연막을 형성하는 단계와 ; 상기 게이트 절연막 위에 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 연속 증착하고 패턴하여 반도체 층과, 불순물 반도체 층 그리고, 더미 소스 패드를 형성하는 단계와 ; 상기 반도체 층과, 상기 불순물 반도체 층 그리고, 상기 더미 소스 패드가 형성된 기판 위에 제 2 도전 물질로 소스 배선 그리고, 상기 더미 소스 패드를 덮는 소스 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  2. 청구항 1항에 있어서, 상기 더미 소스 패드를 형성하는 단계에서, 상기 더미 소스 패드와 같은 물질로 더미 소스 배선을 더 형성하여, 상기 소스 배선이 상기 더미 소스 배선 위에 형성되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  3. 청구항 1항에 있어서, 상기 게이트 배선을 형성하는 단계에서, 상기 게이트 배선의 끝 부분에 게이트 패드를 더 형성하고, 상기 소스 배선을 형성하는 단계에서, 상기 소스 배선의 일부와 일정 간격을 두고 형성된 드레인 전극을 더 형성하고 ; 상기 소스 배선이 형성된 기판 위에 절연 물질을 증착하여 보호막을 형성하는 단계와 ; 상기 보호막을 패턴하여 상기 드레인 전극이 형성된 부분에 드레인 콘택 홀을, 소스 패드 부분에는 소스 패드 콘택 홀을 그리고, 게이트 패드 부분에는 게이트 패드 콘택 홀을 형성하는 단계와 ; 상기 보호막 위에 투명 도전막을 증착하고 패턴하여 화소 전극과, 소스 패드 연결 단자 그리고, 게이트 패드 연결 단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  4. 기판 위에 제 1 금속으로 제 1 게이트 배선을 형성하는 단계와 ; 상기 제 1 게이트 배선이 형성된 기판 위에 제 2 금속으로 상기 제 1 게이트 배선을 덮는 제 2 게이트 배선과, 상기 제 2 게이트 배선에서 분기하는 게이트 전극과, 상기 제 2 게이트 배선의 끝단에 게이트 패드를 형성하는 단계와 ; 상기 게이트 전극이 형성된 기판 위에 절연 물질과, 진성 반도체 물질 그리고, 불순물이 첨가된 반도체 물질을 연속 증착하고, 패턴하여 게이트 절연막과, 반도체층, 불순물 반도체 층 그리고, 더미 소스 패드를 형성하는 단계와 ; 상기 불순물 반도체 층이 형성된 기판 위에 제 3 금속을 증착하고, 패턴하여 소스 전극, 드레인 전극, 소스 배선 그리고, 소스 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  5. 청구항 4항에 있어서, 상기 더미 소스 패드를 형성하는 단계에서, 더미 소스 배선을 더 형성하여, 상기 소스 배선이 상기 더미 소스 배선 위에 형성되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  6. 청구항 4항에 있어서, 상기 제 1 게이트 배선을 형성할 때, 상기 제 1 금속으로 상기 제 1 게이트 배선에서 분기된 제 1 게이트 전극과 상기 제 1 게이트 배선의 끝단에 제 1 게이트 패드를 더 형성하고, 상기 제 2 금속으로 상기 게이트 전극을 형성할 때, 상기 제 1 게이트 전극을 덮도록 하여 상기 게이트 전극이 제 2 게이트 전극이 되도록 하고, 상기 게이트 패드는 상기 제 1 게이트 패드를 덮도록 하여 상기 게이트 패드가 제 2 게이트 패드가 되도록 하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  7. 청구항 4항에 있어서, 상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 그리고, 상기 소스 패드 등이 형성된 기판 위에 절연 물질로 보호막을 형성하는 단계와 ; 상기 보호막을 패턴하여 상기 드레인 전극이 형성된 부분에 드레인 콘택 홀을, 소스 패드 부분에는 소스 패드 콘택 홀을 그리고, 게이트 패드 부분에는 게이트 패드 콘택 홀을 형성하는 단계와 ; 상기 보호막 위에 투명 도전 물질로 화소 전극과, 소스 패드 연결 단자 그리고, 게이트 패드 연결 단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  8. 청구항 4항에 있어서, 상기 제 1 금속은 알루미늄을 포함하는 금속인 것을 특징으로 하는 액정 표시 장치 제조 방법.
  9. 청구항 4항에 있어서, 상기 제 2 금속은 크롬, 몰리브덴, 탄탈 그리고, 주석으로 이루어진 그룹 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  10. 청구항 4항에 있어서, 상기 제 3 금속은 크롬을 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  11. 기판과 ; 상기 기판 위에 제 1 도전 물질로 형성된 게이트 배선과 ; 상기 게이트 배선 위에 형성된 게이트 절연막과 ; 상기 게이트 절연막 위에 반도체 물질로 이루어진 반도체 층과 ; 상기 반도체 물질로 이루어진 더미 소스 패드와 ; 상기 더미 소스 패드 위에 제 2 도전 물질로 형성된 소스 패드에 ; 상기 소스 패드와 연결된 소스 배선을 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 청구항 11항에 있어서, 상기 더미 소스 패드에 연결되고 상기 반도체 물질로 상기 소스 배선 밑에 형성된 더미 소스 배선을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  13. 기판과 ; 상기 기판 위에 제 1 금속으로 형성된 제 1 게이트 배선과 ; 상기 제 1 게이트 배선을 덮는 제 1 금속으로 형성된 제 2 게이트 배선과 ; 상기 제 2 게이트 배선에서 분기된 게이트 전극과 ; 상기 제 2 게이트 배선의 끝단에 형성된 게이트 패드와 ; 상기 게이트 전극과 상기 제 2 게이트 배선을 덮는 게이트 절연막과 ; 상기 게이트 절연막 위에 진성 반도체 물질로 형성된 반도체 층과 ; 상기 반도체 층위에 불순물이 첨가된 반도체 물질로 형성된 불순물 반도체 층과 ; 상기 게이트 절연막 위에 상기 진성 반도체 물질과 불순물이 첨가된 반도체 물질로 이루어진 더미 소스 배선과 ; 상기 더미 소스 배선의 끝 부분에 상기 진성 반도체 물질과 상기 불순물이 첨가된 반도체 물질로 이루어진 더미 소스 패드와 ; 상기 불순물 반도체 층위에 제 3 금속으로 형성된 소스 전극과 ; 상기 소스 전극을 연결하며 상기 더미 소스 배선 위에 제 3 금속으로 형성된 소스 배선과 ; 상기 소스 배선 끝 부분에 형성되며 상기 더미 소스 패드 위에 제 3 금속으로 형성된 소스 패드와 ; 상기 소스 전극과 대향하고 있는 드레인 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 청구항 13항에 있어서, 상기 소스 전극, 드레인 전극, 소스 패드 그리고, 소스 배선이 형성된 기판을 덮는 보호막과 ; 상기 소스 패드 부분에 있는 소스 패드 콘택 홀과 ; 상기 게이트 패드 부분에 있는 게이트 패드 콘택 홀과 ; 상기 보호막 위에 도전 물질로 형성되고, 상기 소스 패드 콘택 홀을 통하여 상기 소스 패드와 연결된 소스 패드 연결 단자와 ; 상기 도전 물질로 상기 게이트 패드 콘택 홀을 통하여 상기 게이트 패드에 연결되는 게이트 패드 연결 단자와 ; 상기 도전 물질로 상기 드레인 콘택 홀을 통하여 드레인 전극과 연결되는 화소 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  15. 청구항 13항에 있어서, 상기 제 1 게이트 배선에서 분기된 제 1 게이트 전극과 ; 상기 제 1 게이트 배선의 끝단에 형성된 제 1 게이트 패드를 더 포함하며, 상기 게이트 전극은 상기 제 1 게이트 전극을 덮는 제 2 게이트 전극이 되고, 상기 게이트 패드는 상기 제 1 게이트 패드를 덮는 제 2 게이트 패드가 되는 것을 특징으로 하는 액정 표시 장치.
  16. 청구항 13항에 있어서, 상기 제 1 금속은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치.
  17. 청구항 13항에 있어서, 상기 제 2 금속은 크롬, 몰리브덴, 탄탈 그리고, 주석으로 이루어진 그룹 중 선택된 어느 한 금속을 포함하는 것을 특징으로 하는 액정 표시 장치.
  18. 청구항 13항에 있어서, 상기 제 3 금속은 크롬을 포함하는 것을 특징으로 하는 액정 표시 장치.
  19. 청구항 13항에 있어서, 상기 도전 물질은 ITO(Indium-Tin-Oxide)인 것을 특징으로 하는 액정 표시 장치.
KR1019970006956A 1997-03-03 1997-03-03 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 KR100238795B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019970006956A KR100238795B1 (ko) 1997-03-03 1997-03-03 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
US08/892,438 US6373546B1 (en) 1997-03-03 1997-07-14 Structure of a liquid crystal display and the method of manufacturing the same
JP10041480A JPH10253992A (ja) 1997-03-03 1998-02-24 液晶表示装置及びその製造方法
GB9804129A GB2322967B (en) 1997-03-03 1998-02-26 Structure of a liquid crystal display and a method of manufacturing the same
FR9802399A FR2760288B1 (fr) 1997-03-03 1998-02-27 Structure d'un afficheur a cristaux liquides et son procede de fabrication
DE19809084A DE19809084C2 (de) 1997-03-03 1998-03-02 Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
US10/093,454 US6614500B2 (en) 1997-03-03 2002-03-11 Liquid crystal display having a dummy source pad and method for manufacturing the same
JP2008002210A JP2008107849A (ja) 1997-03-03 2008-01-09 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006956A KR100238795B1 (ko) 1997-03-03 1997-03-03 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980072268A KR19980072268A (ko) 1998-11-05
KR100238795B1 true KR100238795B1 (ko) 2000-01-15

Family

ID=19498590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006956A KR100238795B1 (ko) 1997-03-03 1997-03-03 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Country Status (6)

Country Link
US (2) US6373546B1 (ko)
JP (2) JPH10253992A (ko)
KR (1) KR100238795B1 (ko)
DE (1) DE19809084C2 (ko)
FR (1) FR2760288B1 (ko)
GB (1) GB2322967B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514764B1 (ko) * 1998-03-20 2006-01-12 엘지.필립스 엘시디 주식회사 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100577777B1 (ko) * 1998-10-29 2006-08-18 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
JP3777532B2 (ja) * 1998-11-24 2006-05-24 カシオ計算機株式会社 表示パネルの製造方法
JP3139549B2 (ja) 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
US7889306B1 (en) 1999-05-21 2011-02-15 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US20020186330A1 (en) * 2000-02-04 2002-12-12 Kiyohiro Kawasaki Liquid crystal display and production method of the same
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
KR100450982B1 (ko) * 2000-05-31 2004-10-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100385082B1 (ko) 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
KR100652037B1 (ko) * 2000-08-26 2006-11-30 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR100628260B1 (ko) * 2000-12-29 2006-09-27 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
AU2002235022A1 (en) * 2001-11-23 2003-06-23 Samsung Electronics Co., Ltd. A thin film transistor array for a liquid crystal display
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP4054633B2 (ja) * 2002-08-20 2008-02-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置
JP3783707B2 (ja) * 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2004354798A (ja) * 2003-05-30 2004-12-16 Nec Lcd Technologies Ltd 薄膜トランジスタ基板及びその製造方法
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
US7760317B2 (en) 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR101131608B1 (ko) * 2005-06-30 2012-03-30 엘지디스플레이 주식회사 반투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
JP2007191761A (ja) 2006-01-19 2007-08-02 Idemitsu Kosan Co Ltd 積層構造、それを用いた電気回路用電極及びその製造方法
EP1978400B1 (en) 2006-01-25 2012-08-08 Idemitsu Kosan Co., Ltd. Laminated structure, and electrode for electric circuit using the same
JP2009049058A (ja) * 2007-08-14 2009-03-05 Hitachi Displays Ltd 半導体装置および表示装置
US7711236B2 (en) * 2007-10-22 2010-05-04 Adc Telecommunications, Inc. Fiber optic cable clamp
JP5467449B2 (ja) * 2008-09-17 2014-04-09 Ｎｌｔテクノロジー株式会社 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
JP5671948B2 (ja) 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置
CN103472641B (zh) * 2013-08-30 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示面板及显示装置
CN105762154B (zh) * 2016-02-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
KR102601650B1 (ko) 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH06267986A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 薄膜トランジスタの製造方法
JPH0720490A (ja) 1993-06-22 1995-01-24 Sanyo Electric Co Ltd 液晶表示装置とその製造方法
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
JPH07230100A (ja) 1994-02-18 1995-08-29 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH08122822A (ja) 1994-10-28 1996-05-17 Fujitsu Ltd 薄膜トランジスタ基板及びその製造方法及び陽極酸化装置
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JP3224974B2 (ja) 1995-09-29 2001-11-05 セーラー万年筆株式会社 万年筆用ペン芯
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法

Also Published As

Publication number Publication date
GB2322967B (en) 2000-01-19
US20020101548A1 (en) 2002-08-01
FR2760288B1 (fr) 2000-12-08
US6614500B2 (en) 2003-09-02
FR2760288A1 (fr) 1998-09-04
GB2322967A (en) 1998-09-09
DE19809084A1 (de) 1998-10-01
JP2008107849A (ja) 2008-05-08
GB9804129D0 (en) 1998-04-22
US6373546B1 (en) 2002-04-16
KR19980072268A (ko) 1998-11-05
JPH10253992A (ja) 1998-09-25
DE19809084C2 (de) 2003-04-10

Similar Documents

Publication Publication Date Title
KR100238795B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100271038B1 (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US6172733B1 (en) Liquid crystal display including conductive layer passing through multiple layers and method of manufacturing same
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
US6184948B1 (en) Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same
US5285301A (en) Liquid crystal display device having peripheral dummy lines
KR100262953B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100307385B1 (ko) 액정표시장치의구조및그제조방법
KR100482167B1 (ko) 액정표시장치및그제조방법
KR100235593B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JPH08146462A (ja) 液晶表示装置及びその製造方法
KR100248256B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100247277B1 (ko) 액정 평판 표시장치 및 그의 제조방법
KR100243813B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100514764B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR100252307B1 (ko) 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조
JPH04278928A (ja) アクティブマトリクス基板
KR19990073789A (ko) 액정 표시 장치의 제조 방법 및 그 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 16

EXPY Expiration of term