KR101240656B1 - 평판표시장치와 평판표시장치의 제조방법 - Google Patents
평판표시장치와 평판표시장치의 제조방법 Download PDFInfo
- Publication number
- KR101240656B1 KR101240656B1 KR1020050070111A KR20050070111A KR101240656B1 KR 101240656 B1 KR101240656 B1 KR 101240656B1 KR 1020050070111 A KR1020050070111 A KR 1020050070111A KR 20050070111 A KR20050070111 A KR 20050070111A KR 101240656 B1 KR101240656 B1 KR 101240656B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- drain electrode
- self
- organic semiconductor
- source electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000010410 layer Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000002094 self assembled monolayer Substances 0.000 claims abstract description 57
- 239000013545 self-assembled monolayer Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052736 halogen Inorganic materials 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 31
- 125000005843 halogen group Chemical group 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 24
- 238000005192 partition Methods 0.000 claims description 13
- 239000004033 plastic Substances 0.000 claims description 9
- 229920003023 plastic Polymers 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 claims description 4
- 229920000123 polythiophene Polymers 0.000 claims description 4
- 125000006158 tetracarboxylic acid group Chemical group 0.000 claims description 4
- 125000005582 pentacene group Chemical group 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 59
- 239000010409 thin film Substances 0.000 abstract description 32
- 239000002356 single layer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 125000000217 alkyl group Chemical group 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 150000001491 aromatic compounds Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000003118 aryl group Chemical group 0.000 description 3
- -1 arylsulfonyl halide Chemical class 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001338 self-assembly Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 125000001207 fluorophenyl group Chemical group 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 125000001624 naphthyl group Chemical group 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
- H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 평판표시장치에 관한 것이다. 본 발명에 따른 평판표시장치는 절연기판과; 절연기판 상에 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극과; 전극들 각각의 적어도 일영역과 채널영역 상에 형성되어 있는 유기 반도체층; 및 유기 반도체층과 전극들 사이에 위치하여, 전극들과 유기 반도체층 간의 접촉저항을 감소시키는 자기조립단층막을 포함하는 것을 특징으로 한다. 이에 의하여, 박막트랜지스터의 특성이 향상된 평판표시장치가 제공된다.
Description
도1은 본 발명의 제1실시예에 따른 평판표시장치의 단면도,
도2a는 본 발명의 제1실시예에 따른 자기조립단층막이 형성되지 않은 경우의 유기반도체층의 표면을 나타내는 도면,
도2b는 본 발명의 제1실시예에 따른 자기조립단층막이 형성된 경우의 유기반도체층의 표면을 나타내는 도면,
도3은 본 발명의 제1실시예에 따른 자기조립단층막이 형성된 경우와 형성되지 않은 경우에 전압값 변화에 따른 전류값을 나타낸 그래프,
도4a 내지 도4f는 제1실시예에 따른 평판표시장치의 제조방법을 설명한기 위한 단면도,
도5은 본 발명의 제2실시예에 따른 평판표시장치의 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
110 : 절연기판 120 : 게이트 전극
130 : 게이트 절연막 141 : 소스 전극
143 : 드레인 전극 150 : 자기조립단층막
160 : 유기 반도체층
본 발명은 평판표시장치에 관한 것으로서, 보다 상세하게는, 유기 반도체층이 마련되어 있는 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)를 포함하는 평판표시장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등의 평판표시장치는 각 픽셀의 동작을 제어하는 스위칭 소자 및 각 픽셀을 구동하는 구동소자로써 박막트랜지스터(Thin Film Transistor: TFT)를 사용한다. 이러한 박막트랜지스터는 게이트 전극과, 상기 게이트 전극 상에 형성되어 있는 게이트 절연막과, 상기 게이트 절연막 상에 형성되어 있는 반도체층, 및 상기 반도체층을 중심으로 이격 배치되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함한다.
최근 가요성(flexible) 디스플레이 장치에 대한 관심이 고조되면서 플라스틱 기판을 이용하여 평판표시장치를 제작하려고 하는 연구가 증가하고 있다. 그러나 실리콘을 반도체층으로 사용하는 평판표시장치는 300℃ 이상의 고온에서 제작되기 때문에 플라스틱 기판을 사용할 수 없는 문제점이 있다. 그래서, 실리콘 대신에 유기반도체물질을 반도체층으로 사용하는 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)를 채용하여 가요성(flexible) 디스플레이 장치를 제작한다.
그리고, 종래에는 전하의 흐름이 원활하게 이루어지도록 일함수가 큰 Au, Pd, Pt와 같은 금속을 이용하여 소스 전극과 드레인 전극을 형성하였다. 그러나, 이러한 금속은 스퍼터링(sputtering) 방법에 의하여 형성되기 어렵고, 식각을 통한 미세패턴 형성이 어려운 단점이 있어 상기 금속은 유기박막트랜지스터용의 소스 전극 및 드레인 전극으로 부적합하다.
ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 전도성 금속산화물은 일함수가 크고 스퍼터링(sputtering)에 의하여 형성되기 쉬우며, 미세패턴 형성이 용이한 장점이 있다. 그래서, 상기 금속들 대신에 소스 및 드레인 전극으로 사용된다. 그러나, ITO또는 IZO는 유기 반도체층과 접촉저항이 발생하여 박막트랜지스터의 특성을 저하시키는 문제점이 있다.
따라서, 본 발명의 목적은, 박막트랜지스터의 특성이 향상된 평판표시장치를 제공하는 것이다.
본 발명의 다른 목적은 박막트랜지스터의 특성이 향상된 평판표시장치의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 절연기판과; 절연기판 상에 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극과; 전극들의 적어도 일영역과 채널영역 상에 형성되어 있는 유기 반도체층; 및 유기 반도체층과 전극들 사이에 위치하여, 전극들과 유기 반도체층 간의 접촉저항을 감소시키는 자기조립단층막을 포함하는 것을 특징으로 하는 평판표시장치에 의하여 달성된다.
여기서, 자기조립단층막은 소스 전극과 드레인 전극 영역 내에 형성되어 있는 것이 바람직하다.
그리고, 소스 전극과 드레인 전극은 투명의 전도성 금속산화물로 이루어질 수 있다.
또한, 소스 전극과 드레인 전극은 ITO(indium tin oxide) 및IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있다.
여기서, 자기조립단층막은 소스 전극 및 드레인 전극과 화학적으로 결합되어 있는 것이 바람직하다.
그리고, 유기 반도체층를 둘러싸며 채널영역을 노출시키는 격벽을 더 포함할 수 있다.
또한, 자기조립단층막은 할로겐으로 치환된 아릴다이할로포스페이트(halogen substituted aryldihalophosphate), 할로겐으로 치환된 아릴할로포스페이트(halogen substituted arylhalophosphate), 할로겐으로 치환된 아릴술포닐하라이드(halogen substituted arylsulfonylhailide), 할로겐으로 치환된 벤조닐할라이드(halogen substituted benzonylhailide), 할로겐으로 치환된 아릴할라이드(halogen substituted arylhailide), 할로겐으로 치환된 아릴 또는 알킬 트리할로실레인(halogen substituted aryltrihalosilane), 및 그 유도체 중 적어도 어느 하나를 포함하여 이루어질 수 있다.
그리고, 자기조립단층막은 할로겐으로 치환된 나프틸다이할로포스페이트(halogen substituted naphtyldihalophosphate), 할로겐으로 치환된 나프틸할로포 스페이트(halogen substituted naphtylhalophosphate), 할로겐으로 치환된 나프틸술포닐할라이드(halogen substituted naphtylsulfonylhailide), 할로겐으로 치환된 나프틸할라이드(halogen substituted naphtylhailide), 할로겐으로 치환된 나프틸트리할로실레인(halogen substituted naphtyltrihalosilane) 및 그 유도체 중 적어도 어느 하나를 포함하여 이루어질 수 있다.
여기서, 절연기판은 플라스틱 기판일 수 있다.
그리고, 유기 반도체층은 펜타센(pentacene), PTCDA(3,4,9,10페닐렌테트라카르복실이무수물), 올리고티오펜(oligothiopene), 폴리디오펜(polythiophene), 및 폴리티에닐렌비닐렌(polythienylenevinylene) 중 적어도 어느 하나를 포함하여 이루어질 수 있다.
본 발명의 다른 목적은, 절연기판을 마련하는 단계와; 절연기판 상에 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 형성하는 단계와; 소스 전극과 드레인 전극 상에 자기조립단층막물질을 가하여, 소스 전극 및 드레인 전극과 화학적으로 결합하는 자기조립단층막을 형성하는 단계; 및 자기조립단층막의 적어도 일영역과 채널영역에 유기 반도체층를 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법에 의하여 달성된다.
여기서, 절연기판 상에 게이트 전극과, 게이트 전극 상에 게이트 절연막을 형성하는 단계를 더 포함하며, 유기 반도체층은 유기반도체층물질을 게이트 절연막과 전극들 상에 형성한 후, 사진 식각 과정을 통하여 유기 반도체층를 형성할 수 있다.
그리고, 소스 전극과 드레인 전극을 형성한 후에, 채널영역을 둘러싸면서 소스 전극과 드레인 전극의 적어도 일부를 노출시키는 격벽을 형성하는 단계를 더 포함할 수 있다.
또한, 유기 반도체층는 격벽 내에 잉크젯 방식에 의하여 형성될 수 있다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명한다. 이하에서 어떤 막(층)이 다른 막(층)의 '상부에' 형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.
도1은 본 발명의 제1실시예에 따른 평판표시장치의 단면도이다. 더욱 자세하게는 박막트랜지스터가 마련된 기판의 단면도를 간략하게 도시한 것이다.
도1에 도시된 바와 같이, 본 발명에 따른 유기박막트랜지스터(T)가 마련되어 있는 평판표시장치는 절연기판(110)과, 상기 절연기판(110) 상에 형성되어 있는 게이트 전극(120)과, 게이트 전극(120)을 덮고 있는 게이트 절연막(130)과, 상기 게이트 절연막(130) 상에 상기 게이트 전극(120)을 중심으로 양쪽으로 분리되어 채널영역(A)을 정의하고 있는 소스 전극(141) 및 드레인 전극(143)과, 소스 전극(141) 및 드레인 전극(143) 상에 형성되어 있는 자기조립단층막(160), 및 상기 자기조립단층막(160)과 채널영역(A) 상에 마련되어 있는 유기반도체층(170)을 포함한다.
절연기판(110)으로는 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 기판이 사용될 수 있다. 본 발명에 따른 박막트랜지스터(T)가 가요성(flexible) 평판표시장치(1)의 제작에 사용될 경우에는 플라스틱 기판을 사 용하는 것이 바람직하다. 플라스틱 기판은 PET(polyethylene terephthalate), PEN(polyethylenapthanate), PC(polycarbonate), PI(polyimide), 및 PNB(polynorborneen) 중 선택된 어느 하나의 물질로 이루어 질 수 있다.
절연기판(110) 상에는 게이트 전극(120)이 형성되어 있다. 게이트 전극(120)은 도전성 금속막으로 Au, pt, pd, Al, Cr, Al/Cu, MoW 중 적어도 어느 하나로 이루어져 있을 수 있다.
게이트 전극(120) 상에는 게이트 절연막(130)이 형성되어 있다. 게이트 절연막(130)은 질화규소(SiNx) 또는 산화규소(SiOx) 등의 절연물질로 이루어지며 게이트 전극(120)을 덮으면서 형성된 절연기판(110)의 전면에 적층되어 있다. 게이트 절연막(120)은 후술할 자기조립단층막물질 처리시 화학적 반응이 일어나지 않는 구조를 가지며, 게이트 절연막(130) 표면에 히드록시 그룹(hydroxy group)을 포함하고 있지 않는 것이 바람직하다.
게이트 절연막(130) 상에는 게이트 전극(120)을 중심으로 양쪽으로 분리되어 있는 소스 전극(141)과 드레인 전극(143)이 형성되어 있다. 게이트 전극(120) 상의 소스 전극(141)과 드레인 전극(143) 사이영역은 채널영역(A)으로 정의된다.
종래에는 전하의 흐름이 원활하게 이루어지도록 일함수가 큰 Au, Pd, Pt와 같은 금속을 이용하여 소스 전극(141)과 드레인 전극(143)을 형성하였다. 그러나, 이러한 금속은 스퍼터링(sputtering)에 의하여 형성되기 어려워서 증발법(Evaporation)에 의해 형성되어야 하고, 식각을 통한 미세패턴 형성이 어렵기 때문에 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)용의 소스 전극(141) 및 드레인 전극(143)으로 부적합하다.
그래서 본 발명에서는 일함수가 크고 스퍼터링(sputtering) 및 미세패턴 형성이 용이한 장점을 가진 투명의 도전성 금속산화물을 이용하여 소스 전극(141) 및 드레인 전극(143)을 형성한다. 투명의 도전성 금속산화물로는 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나가 사용될 수 있다.
그 후, 소스 전극(141)과 드레인 전극(143) 상에 유기반도체층(organic semiconductor layer: OSC, 160)을 형성한다. 그러나, ITO 또는 IZO와 유기반도체층(160)이 접하는 경우, ITO 또는 IZO와 유기반도체층(160)의 서로 다른 성질, 즉 ITO 또는 IZO의 일함수(work function)와 유기반도체층(160)의 전자 친화도(electric affinity)의 차이 때문에 큰 전위장벽(potential barrier)이 발생한다. 이 전위장벽이 큰 경우 전자의 흐름을 방해하여 전류의 흐름이 원활하지 못하게 되어 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)의 특성을 저하시킨다.
이에 본 발명에서는 상기 전위장벽을 줄이기 위해 전극들(141, 143)과 유기반도체층(160) 사이에 자기조립단층막(self assembly monolayer, 150)을 형성한다. 자기조립단층막(150)은 전위장벽을 줄임으로써 후술할 유기반도체층(160)과 소스 전극(141) 및 드레인 전극(143) 간의 접촉저항을 감소시키기 위한 것이다.
자기조립단층막(150)은 소스 전극(141)과 드레인 전극(143)의 영역 내에 형성되고, 게이트 절연막(130) 상에는 형성되어 있지 않는다. 즉, SAM(self assembly monolayer) 처리시 소스 전극(141) 및 드레인 적극(143) 위에만 선택적으로 표면처 리가 되고, 게이트 절연막(130)의 채널영역(A)에는 표면처리가 되지 않는다.
이와 같은 선택적 표면처리는 자기조립단층막물질의 분자가 자발적으로 특정 고체(소스 전극 및 드레인 전극)표면에 흡착하여 화학적 결합을 형성하는 자기조립단층막(150)의 기질특성에 기인한다. 이에 의하여 얻어지는 자기조립단층막(150)은 안정한 단층박막으로, 특정 분자에 대하여 아주 높은 규칙성을 보인다.
상술한 바와 같이, 자기조립단층막(150)이 소스 전극(141) 및 드레인 전극(143)과 규칙적인 화학적 결합을 형성함으로써, 소스 전극(141) 및 드레인 전극(143)과 유기반도체층(160) 사이에 공간전하(space charge)를 형성하여 전위장벽을 낮추고 후술할 유기반도체층(160)과 소스 전극(141) 및 드레인 전극(143) 간의 접촉저항을 감소시킨다. 그러므로, 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)의 특성아 향상된다.
여기서, 자기조립단층막물질은 다음의 화학 구조식을 갖는 물질 중 적어도 어느 하나를 포함하여 이루어진다.
구조식1은 할로겐으로 치환된 아릴다이할로포스페이트(halogen substituted aryldihalophosphate), 구조식2는 할로겐으로 치환된 아릴할로포스페이트(halogen substituted arylhalophosphate), 구조식3은 할로겐으로 치환된 아릴술포닐하라이드(halogen substituted arylsulfonylhailide), 구조식4는 할로겐으로 치환된 벤조닐할라이드(halogen substituted benzonylhailide), 구조식5는 할로겐으로 치환된 아릴할라이드(halogen substituted arylhailide), 구조식6는 할로겐으로 치환된 아릴 또는 알킬 트리할로실레인(halogen substituted aryltrihalosilane)이다.
여기서, X는 Cl, Br, F, I와 같은 할로겐(halogen)이며, 상기 할로겐 중 아릴(aryl)이나 알킬(alkyl)에 위치하는 할로겐은 오르토(ortho), 메타(meta), 파라(para) 중 어느 곳에도 위치할 수 있다. 구조식6에서 R=은 아릴(Aryl) 또는 알킬(Alkyl)이다.
그리고, 구조식1 내지 구조식6의 아릴(aryl)은 페닐(phenyl) 뿐만 아니라, 클로로 페닐(chloro phenyl), 플루오로 페닐(fluoro phenyl)으로 대체될 수 있으며, 구조식7과 같이 나프틸(naphtyl)이 사용될 수도 있다.
그리고, 구조식1 내지 구조식7의 방향족 화합물의 유도체 등도 자기조립단층막물질로 사용될 수 있다.
<구조식1> <구조식2> <구조식3>
<구조식 4> <구조식 5 > <구조식 6 >
<구조식 7 >
자기조립단층막(150) 상에 유기반도체층(160)이 형성되어 있다. 유기반도체층(160)은 채널영역(A)에 형성되어 있으며, 게이트 전극(120), 소스 전극(141), 및 드레인 전극(143)이 형성된 후에 형성되는 것이 바람직하다. 이는 유기반도체층(160)의 내화학성, 내플라즈마성이 좋지 않기 때문이다. 즉, 유기반도체층(160)이 먼저 형성된 후, 게이트 전극(120), 소스 전극(141), 및 드레인 전극(143) 등이 형성되면 게이트 전극(120), 소스 전극(141), 및 드레인 전극(143) 형성시 사용되는 화학물질, 플라즈마(plasma) 등에 의하여 유기반도체층(160)이 공격을 받아 그 기능을 제대로 발휘할 수 없게 되기 때문이다.
그러나, 도시된 바와 달리, 유기반도체층(160) 위에 게이트 전극(120)이 위치하는 PA(process architecture) 구조에서도 전극들(141, 143)과 유기반도체층(160) 사이에 접촉저항을 감소시키기 위하여 상술한 자기조립단층막(150)이 전극들(141, 143)과 유기반도체층(160) 사이에 개제될 수도 있음은 당연하다.
이러한 유기반도체층(160)으로는 벤젠고리 다섯개가 연결되어 있는 펜타센(pentacene), PTCDA(3,4,9,10페닐렌테트라카르복실이무수물), 올리고티오펜 (oligothiopene), 폴리디오펜(polythiophene), 폴리티에닐렌비닐렌(polythienylenevinylene) 등이 사용될 수 있다. 이 이외에도 일반적으로 사용되는 공지의 유기반도체물질이 사용될 수 있다.
이에 의하여 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)가 제작되고, 공지의 방법에 따라 상기 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)를 포함하는 액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등의 평판표시장치가 제작된다.
이하에서는 본 발명에 따른 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)의 작용 및 효과에 대하여 도2a 내지 도3를 참고하여 살펴본다.
도2a는 본 발명의 제1실시예에 따른 자기조립단층막이 형성되지 않은 경우의 유기반도체층의 표면을 원자력 현미경(atomic force microscopy, AFM)으로 촬연한 사진이고, 도2b는 본 발명의 제1실시예에 따른 자기조립단층막이 형성된 경우의 유기반도체층의 표면 촬영한 사진이다.
도2a에 도시된 바와 같이, 자기조립단층막(150)이 형성되지 않은 경우에는 유기반도체층(160)의 그레인 사이즈가 작으나, 도2b에 도시된 바와 같이, 자기조립단층막(150)이 형성된 경우에는 유기반도체층(160)의 그레인 사이즈가 크다. 이는 유기반도체물질이 자기조립단층막(150)이 형성된 소스 전극(141) 및 드레인 전극(143) 상에서 상당히 안정적인 특성을 보이고 있다. 즉, 유기반도체물질이 자기조립단층막(150)이 형성된 소스 전극(141) 및 드레인 전극(143) 상에서 잘 성장되어 전하 이동도가 향상되었음을 반증하는 것이다.
그리고, 도3은 본 발명의 제1실시예에 따른 자기조립단층막(150)이 형성된 경우와 형성되지 않은 경우에 전압값 변화에 따른 전류값을 나타낸 그래프이다.
도3에 도시된 바와 같이, 'B'는 자기조립단층막(150)이 형성된 경우의 전압값에 따른 전류값을 도시한 것이고, 'C'는 자기조립단층막(150)이 형성되지 않은 경우의 전압값에 따른 전류값을 도시한 것이다. 도3으로부터 전압값이 일정할 때, 자기조립단층막(150)이 형성된 경우의 전류값이 더 큰 것을 알 수 있다. 이로부터 자기조립단층막(150)이 형성됨으로 인하여 접촉저항이 감소되어 전류값이 증가하였음을 알 수 있다.
일반적으로 박막트랜지스터의 특성은 다음과 같은 식으로 표현될 수 있다.
여기서, Ion는 최대 전류값이고, Ioff는 차단누설전류(off-state leakage current)이며, μ는 전하이동도이고, σ는 박막의 전도도이며, q는 전하량이고, NA는 전하밀도이며, t는 반도체막의 두께이고, CO는 산하막 정전용량이고, VD는 드레인 전압이다. 상기 식에서 볼 때 Ion/Ioff 전류비는 전하이동도(μ)에 비례함을 알 수 있다.
도3에 도시된 바로부터, 자기조립단층막(150)이 형성된 경우에 Ion/Ioff 전류비가 더 큰 것을 알 수 있다. 이는 자기조립단층막(150)이 형성된 유기박막트랜지 스터의 전하이동도(μ)가 증가되어 박막트랜지스터의 특성이 향상되었음을 알 수 있다.
이하, 도4a 내지 도4e를 참조하여 본 발명의 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)를 구비한 평판표시장치의 제조방법에 대하여 설명한다.
도4a에 도시된 바와 같이, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(110)을 마련한다. 본 발명에 따른 박막트랜지스터(T)가 가요성(flexible) 평판표시장치(1)의 제작에 사용될 경우에는 플라스틱 기판을 사용하는 것이 바람직하다.
그 후, 도4b에 도시된 바와 같이, Au, pt, pd, Al, Cr, Al/Cu, MoW 중 적어도 어느 하나를 포함하여 이루어진 게이트전극물질을 스퍼터링(sputtering) 또는 진공/화학 증착법을 통하여 절연기판(110) 상에 도포한 후, 사진식각(photolithography)공정과 에칭(ething)공정을 이용하여 불필요한 부분을 제거하고 원하는 패턴의 게이트 전극(110)을 완성한다.
그 후, 도4c에 도시된 바와 같이, 후술할 자기조립단층막물질을 가할 때 화학적 반응이 일어나지 않는 구조를 가지며, 게이트 절연막(130) 표면에 히드록시 그룹(hydroxy group)을 포함하고 있지 않는 질화규소(SiNx) 또는 산화규소(SiOx) 등의 절연물질로 이루어진 게이트 절연막(130)을 형성한다.
그 후, 도4d에 도시된 바와 같이, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)과 같은 투명의 도전성 금속산화물을 상기 게이트 절연막(130) 상에 스 퍼터링(sputtering) 또는 증발법(Evaporation)을 통하여 도포한 후, 사진식각(photolithography)공정과 에칭(ething)공정을 이용하여 불필요한 부분을 제거하여 게이트 전극(120)을 중심으로 양쪽으로 분리되어 있는 소스 전극(141)과 드레인 전극(143)을 형성한다. 게이트 전극(120) 상의 소스 전극(141)과 드레인 전극(143) 사이영역은 채널영역(A)으로 정의된다.
그 후, 도4e에 도시된 바와 같이, 소스 전극(141) 및 드레인 전극(143) 상에 자기조립단층막물질을 가한다. 자기조립단층막물질의 분자가 자발적으로 특정 고체(소스 전극 및 드레인 전극)표면에 흡착하여 화학적 결합을 형성하여 자기조립단층막(150)이 형성되는 것이다. 즉, SAM(self assembly monolayer) 처리시 소스 전극(141) 및 드레인 적극(143) 위에만 선택적으로 표면처리가 되고, 게이트 절연막(130)의 채널영역(A)에는 표면처리가 되지 않는다. 그리고, 선택적인 클리닝(cleaning) 공정을 통하여 게이트 절연막(130) 상의 잔존하는 자기조립단층막물질을 제거할 수도 있다. 자기조립단층막물질은 상술한 바와 같은 방향족 화합물 및 그 유도체를 포함한다.
그 후, 도4f에 도시된 바와 같이, 자기조립단층막(150) 상에 증발법(Evaporation)을 통하여 펜타센(pentacene), PTCDA(3,4,9,10페닐렌테트라카르복실이무수물), 올리고티오펜(oligothiopene), 폴리디오펜(polythiophene), 폴리티에닐렌비닐렌(polythienylenevinylene) 등의 유기반도체물질을 형성한다. 그리고, 채널영역(A)과 소스 전극(141) 및 드레인 전극(143)의 적어도 일영역 상에만 유기 반도체층(160)이 남도록 사진식각(photolithography)공정을 거치면 도1과 같은 유기박 막트랜지스터(Organic Thin Film Transistor: O-TFT)가 완성된다.
그리고, 공지의 방법에 따라 상기 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)를 포함하는 액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등의 평판표시장치를 제작한다.
상술한 바와 같은 방향족 화합물로 이루어진 자기조립단층막(150)을 형성함에 의하여, 자기조립단층막(150)이 소스 전극(141) 및 드레인 전극(143)과 규칙적인 화학적 결합을 형성함으로써, 소스 전극(141) 및 드레인 전극(143)과 유기반도체층(160) 사이에 공간전하(space charge)를 형성하여 전위장벽을 낮추고 유기 반도체층(160)과 소스 전극(141) 및 드레인 전극(143) 간의 접촉저항을 감소시킨다. 그러므로, 상술한 바와 같은 방향족 화합물로 이루어진 자기조립단층막(150)갖는 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)의 특성이 향상된다.
이하, 도5을 참조하여 본 발명의 제2실시예에 따른 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)를 갖는 평판표시장치에 대하여 설명한다. 제2실시예에서는 제1실시예와 다른 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 상기 제1실시예에 따른다.
제1실시예에서는 유기 반도체층(260)은 증발법(Evaporation)과 사진식각(photolithography) 공정을 통하여 제작되었으나, 제2실시예에서는 잉크젯 방식에 의하여 형성된다.
도5에 도시된 바와 같이, 소스 전극(241)과 드레인 전극(243)을 형성한 후, 소스 전극(241)과 드레인 전극(243)의 가장자리에는 상기 채널영역(A)을 둘러싸면 서 소스 전극(241)과 드레인 전극(243) 각각의 적어도 일부를 노출시키는 격벽(270)을 형성한다. 격벽(270)은 채널영역(A)에 잉크젯 방식으로 유기 반도체층(260)을 형성하기 위한 것이다. 그리고, 격벽(270)에는 드레인 전극(243)을 드러내는 접촉구가 형성되어 있다.
그 후, 상술한 자기조립단층막물질을 격벽(270) 내부에 가하여 자기조립단층막(250)을 형성한다. 자기조립단층막물질의 기질특성에 의해 소스 전극(241)과 드레인 전극(243) 상만 자기조립단층막(250)이 형성된다. 형성된 격벽(270) 내부로 유기반도체물질을 제팅(jetting) 한다. 잉크젯 방식을 통하여 격벽(270) 내부에 유기반도체물질을 채워진 유기반도체물질은 용매에 용해된 것으로, 용매가 날라가면 유기 반도체층(260)이 형성된다.
그 후, 통상의 방법에 따라 유기 보호막(organic passivation, 280)을 형성하고, 드레인 전극(243)을 드러내는 드레인 접촉구(281)를 형성한 후, 드레인 접촉구(281)를 통하여 드레인 전극(243)과 전기적으로 연결되는 화소전극(290)을 상기 유기 보호막(280) 상에 형성하여 평판표시장치(1)를 완성한다.
제2실시예에 따른 평판표시장치는 제1실시예와 비교하여, 비교적 간단한 방법으로 유기 반도체층을 형성할 수 있는 장점이 있으며, 제1실시예와 같이 유기 반도체층(260)과 소스 전극(241) 및 드레인 전극(243) 간의 접촉저항을 감소시켜 유기박막트랜지스터(Organic Thin Film Transistor: O-TFT)의 특성을 향상시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 박막트랜지스터의 특성이 향상된 평판표시장치가 제공된다.
Claims (14)
- 절연기판과;상기 절연기판 상에 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극과;상기 소스 전극 및 상기 드레인 전극과 상기 채널영역 상에 형성되어 있는 유기 반도체층; 및상기 유기 반도체층과 상기 소스 전극 및 상기 드레인 전극 사이에 위치하여, 상기 소스 전극 및 상기 드레인 전극과 상기 유기 반도체층 간의 접촉저항을 감소시키는 자기조립단층막; 그리고상기 유기 반도체층을 둘러싸며 상기 채널영역을 노출시키는 격벽을 포함하고,상기 자기조립단층막은 상기 격벽에 의해 둘러싸여 있는 것을 특징으로 하는 평판표시장치.
- 제1항에 있어서,상기 자기조립단층막은 상기 소스 전극과 상기 드레인 전극 영역 내에 형성되어 있는 것을 특징으로 하는 평판표시장치.
- 제1항에 있어서,상기 소스 전극과 상기 드레인 전극은 투명의 전도성 금속산화물로 이루어진 것을 특징으로 하는 평판표시장치.
- 제1항에 있어서,상기 소스 전극과 상기 드레인 전극은 ITO(indium tin oxide) 및IZO(indium zinc oxide) 중 어느 하나로 이루어진 것을 특징으로 하는 평판표시장치.
- 제1항에 있어서,상기 자기조립단층막은 상기 소스 전극 및 드레인 전극과 화학적으로 결합되어 있는 것을 특징으로 하는 평판표시장치.
- 삭제
- 제1항에 있어서,상기 자기조립단층막은 할로겐으로 치환된 아릴다이할로포스페이트(halogen substituted aryldihalophosphate), 할로겐으로 치환된 아릴할로포스페이트(halogen substituted arylhalophosphate), 할로겐으로 치환된 아릴술포닐하라이드(halogen substituted arylsulfonylhailide), 할로겐으로 치환된 벤조닐할라이드(halogen substituted benzonylhailide), 할로겐으로 치환된 아릴할라이드(halogen substituted arylhailide), 할로겐으로 치환된 아릴트리할로실레인(halogen substituted aryltrihalosilane), 할로겐으로 치환된 알킬트리할로실레인(halogen substituted arkyltrihalosilane) 및 그 유도체 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 평판표시장치.
- 제1항에 있어서,상기 자기조립단층막은 할로겐으로 치환된 나프틸다이할로포스페이트(halogen substituted naphtyldihalophosphate), 할로겐으로 치환된 나프틸할로포스페이트(halogen substituted naphtylhalophosphate), 할로겐으로 치환된 나프틸술포닐할라이드(halogen substituted naphtylsulfonylhailide), 할로겐으로 치환된 나프틸할라이드(halogen substituted naphtylhailide), 할로겐으로 치환된 나프틸트리할로실레인(halogen substituted naphtyltrihalosilane) 및 그 유도체 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 평판표시장치.
- 제1항에 있어서,상기 절연기판은 플라스틱 기판인 것을 특징으로 하는 평판표시장치.
- 제1항에 있어서,상기 유기 반도체층은 펜타센(pentacene), PTCDA (3,4,9,10페닐렌테트라카르복실이무수물), 올리고티오펜(oligothiopene), 폴리티오펜(polythiophene), 및 폴리티에닐렌비닐렌(polythienylenevinylene) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 평판표시장치.
- 절연기판을 마련하는 단계와;상기 절연기판 상에 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 형성하는 단계와;상기 소스 전극과 상기 드레인 전극을 형성한 후에, 상기 채널영역을 둘러싸면서 상기 소스 전극과 상기 드레인 전극 각각을 노출시키는 격벽을 형성하는 단계와;상기 소스 전극과 상기 드레인 전극 상에 자기조립단층막물질을 가하여, 상기 소스 전극 및 상기 드레인 전극과 화학적으로 결합하고 상기 격벽에 의해 둘러싸여 있는 자기조립단층막을 형성하는 단계; 및상기 자기조립단층막과 상기 채널영역 상에 유기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
- 제11항에 있어서,상기 절연기판 상에 게이트 전극과, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계를 더 포함하며,상기 유기 반도체층은 유기반도체층물질을 상기 게이트 절연막과 상기 소스 전극 및 상기 드레인 전극 상에 형성한 후, 사진 식각 과정을 통하여 형성되는 것을 특징으로 하는 평판표시장치의 제조방법.
- 삭제
- 제11항에 있어서,상기 유기 반도체층는 상기 격벽 내에 잉크젯 방식에 의하여 형성되는 것을 특징으로 하는 평판표시장치의 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050070111A KR101240656B1 (ko) | 2005-08-01 | 2005-08-01 | 평판표시장치와 평판표시장치의 제조방법 |
| TW095120229A TWI320603B (en) | 2005-08-01 | 2006-06-07 | Flat panel display and manufacturing method of flat panel display |
| CN200610099327A CN100593869C (zh) | 2005-08-01 | 2006-07-17 | 平板显示器和平板显示器的制造方法 |
| JP2006207516A JP4884120B2 (ja) | 2005-08-01 | 2006-07-31 | 平板表示装置及びその製造方法 |
| US11/497,690 US7619245B2 (en) | 2005-08-01 | 2006-08-01 | Flat panel display and manufacturing method of flat panel display |
| US12/325,951 US7682886B2 (en) | 2005-08-01 | 2008-12-01 | Flat panel display and manufacturing method of flat panel display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050070111A KR101240656B1 (ko) | 2005-08-01 | 2005-08-01 | 평판표시장치와 평판표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070015656A KR20070015656A (ko) | 2007-02-06 |
| KR101240656B1 true KR101240656B1 (ko) | 2013-03-08 |
Family
ID=37700293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050070111A KR101240656B1 (ko) | 2005-08-01 | 2005-08-01 | 평판표시장치와 평판표시장치의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7619245B2 (ko) |
| JP (1) | JP4884120B2 (ko) |
| KR (1) | KR101240656B1 (ko) |
| CN (1) | CN100593869C (ko) |
| TW (1) | TWI320603B (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708720B1 (ko) * | 2005-10-19 | 2007-04-17 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치 |
| KR101151159B1 (ko) * | 2006-09-19 | 2012-06-01 | 삼성전자주식회사 | 포스페이트계 자기조립단분자막을 포함하는 유기 박막트랜지스터 및 그 제조방법 |
| JP5151122B2 (ja) * | 2006-11-22 | 2013-02-27 | ソニー株式会社 | 電極被覆材料、電極構造体、及び、半導体装置 |
| WO2008102619A1 (ja) * | 2007-02-23 | 2008-08-28 | Konica Minolta Holdings, Inc. | 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 |
| JP2008243911A (ja) * | 2007-03-26 | 2008-10-09 | Nippon Hoso Kyokai <Nhk> | 有機薄膜トランジスタ及びディスプレイ |
| KR101379616B1 (ko) * | 2007-07-31 | 2014-03-31 | 삼성전자주식회사 | 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법 |
| US8309952B2 (en) * | 2007-08-28 | 2012-11-13 | Toppan Printing Co., Ltd. | Thin film transistor and method for manufacturing the same |
| JP2009081397A (ja) * | 2007-09-27 | 2009-04-16 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011501361A (ja) * | 2007-10-15 | 2011-01-06 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 溶液処理された電子デバイス用のバックプレーン構造 |
| EP2225776A4 (en) | 2007-12-14 | 2013-01-16 | Du Pont | REAR PANEL STRUCTURES FOR ELECTRONIC DEVICES |
| JP5135073B2 (ja) | 2008-06-18 | 2013-01-30 | 出光興産株式会社 | 有機薄膜トランジスタ |
| KR20100075061A (ko) * | 2008-12-24 | 2010-07-02 | 전자부품연구원 | 유기박막 트랜지스터 및 그 제조방법 |
| WO2010146645A1 (ja) * | 2009-06-15 | 2010-12-23 | パイオニア株式会社 | 半導体装置および半導体装置の製造方法 |
| KR101900653B1 (ko) | 2009-07-10 | 2018-09-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101894333B1 (ko) * | 2011-12-30 | 2018-09-04 | 엘지디스플레이 주식회사 | 유기 발광 소자 및 이의 제조 방법 |
| TWI513005B (zh) * | 2013-09-13 | 2015-12-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| TWI569327B (zh) | 2015-07-03 | 2017-02-01 | 友達光電股份有限公司 | 薄膜電晶體與其製作方法 |
| CN106711330B (zh) * | 2016-11-17 | 2019-03-26 | 武汉华星光电技术有限公司 | 一种有机薄膜晶体管及其制造方法 |
| GB2567897A (en) * | 2017-10-31 | 2019-05-01 | Flexenable Ltd | Source-drain conductors for organic TFTS |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040049110A (ko) * | 2002-12-05 | 2004-06-11 | 삼성전자주식회사 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20050005797A (ko) * | 2003-07-07 | 2005-01-14 | 세이코 엡슨 가부시키가이샤 | 유기 박막 트랜지스터 및 그 제조 방법 |
| JP2005093542A (ja) * | 2003-09-12 | 2005-04-07 | Hitachi Ltd | 半導体装置およびその作製方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100238795B1 (ko) * | 1997-03-03 | 2000-01-15 | 구본준 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
| JP2000269504A (ja) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | 半導体装置、その製造方法及び液晶表示装置 |
| US6335539B1 (en) | 1999-11-05 | 2002-01-01 | International Business Machines Corporation | Method for improving performance of organic semiconductors in bottom electrode structure |
| KR100399283B1 (ko) | 2001-05-02 | 2003-09-26 | 권영수 | 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법. |
| JP2004055654A (ja) | 2002-07-17 | 2004-02-19 | Pioneer Electronic Corp | 有機半導体素子 |
| JP4618990B2 (ja) * | 2002-08-02 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置 |
| US6821811B2 (en) * | 2002-08-02 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor |
| US6664576B1 (en) | 2002-09-25 | 2003-12-16 | International Business Machines Corporation | Polymer thin-film transistor with contact etch stops |
| EP1620479B1 (en) * | 2002-10-15 | 2013-07-24 | ExxonMobil Chemical Patents Inc. | Polyolefin adhesive compositions and articles made therefrom |
| JP4356309B2 (ja) * | 2002-12-03 | 2009-11-04 | セイコーエプソン株式会社 | トランジスタ、集積回路、電気光学装置、電子機器 |
| JP2003248240A (ja) * | 2002-12-16 | 2003-09-05 | Sharp Corp | アクティブマトリクス基板 |
| KR100572926B1 (ko) | 2002-12-26 | 2006-04-24 | 삼성전자주식회사 | 폴리티에닐티아졸 유도체 및 이를 이용한 유기박막트랜지스터 |
| JP4366116B2 (ja) | 2003-05-20 | 2009-11-18 | キヤノン株式会社 | 電界効果型有機トランジスタ |
| KR100995451B1 (ko) | 2003-07-03 | 2010-11-18 | 삼성전자주식회사 | 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터 |
| KR100973811B1 (ko) * | 2003-08-28 | 2010-08-03 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
| JP2004346082A (ja) * | 2003-09-16 | 2004-12-09 | Tetsuya Nishio | 第３級アミン化合物およびそれを使用した有機半導体装置 |
| JP4415653B2 (ja) * | 2003-11-19 | 2010-02-17 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| US7554121B2 (en) * | 2003-12-26 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device |
| US7709290B2 (en) * | 2004-06-30 | 2010-05-04 | Hewlett-Packard Development Company, L.P. | Method of forming a self-assembled molecular layer |
-
2005
- 2005-08-01 KR KR1020050070111A patent/KR101240656B1/ko active IP Right Grant
-
2006
- 2006-06-07 TW TW095120229A patent/TWI320603B/zh not_active IP Right Cessation
- 2006-07-17 CN CN200610099327A patent/CN100593869C/zh not_active Expired - Fee Related
- 2006-07-31 JP JP2006207516A patent/JP4884120B2/ja not_active Expired - Fee Related
- 2006-08-01 US US11/497,690 patent/US7619245B2/en not_active Expired - Fee Related
-
2008
- 2008-12-01 US US12/325,951 patent/US7682886B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040049110A (ko) * | 2002-12-05 | 2004-06-11 | 삼성전자주식회사 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20050005797A (ko) * | 2003-07-07 | 2005-01-14 | 세이코 엡슨 가부시키가이샤 | 유기 박막 트랜지스터 및 그 제조 방법 |
| JP2005093542A (ja) * | 2003-09-12 | 2005-04-07 | Hitachi Ltd | 半導体装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090111211A1 (en) | 2009-04-30 |
| TWI320603B (en) | 2010-02-11 |
| JP2007043160A (ja) | 2007-02-15 |
| US7682886B2 (en) | 2010-03-23 |
| TW200707750A (en) | 2007-02-16 |
| US20070063195A1 (en) | 2007-03-22 |
| JP4884120B2 (ja) | 2012-02-29 |
| CN100593869C (zh) | 2010-03-10 |
| US7619245B2 (en) | 2009-11-17 |
| CN1909260A (zh) | 2007-02-07 |
| KR20070015656A (ko) | 2007-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101240656B1 (ko) | 평판표시장치와 평판표시장치의 제조방법 | |
| US7138682B2 (en) | Organic thin-film transistor and method of manufacturing the same | |
| JP4988322B2 (ja) | 表示装置とその製造方法 | |
| JP6268162B2 (ja) | 薄膜トランジスタ | |
| JP2004266272A (ja) | 電界効果型トランジスタ並びにそれを用いた液晶表示装置 | |
| JPH0818125A (ja) | 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置 | |
| WO2005069383A1 (ja) | 電界効果トランジスタ及びそれを用いた表示装置 | |
| JP2008021814A (ja) | 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法 | |
| TWI677104B (zh) | 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置 | |
| KR20040078548A (ko) | 보호층을 포함한 유기 반도체 전계효과 트랜지스터 및이의 제조방법 | |
| US8389987B2 (en) | Switching element and method for fabricating same | |
| JP4661065B2 (ja) | 相補型有機半導体装置 | |
| JP4892810B2 (ja) | 電界効果型トランジスタ | |
| JP2008300546A (ja) | 有機薄膜トランジスタ | |
| JP2009164368A (ja) | 有機薄膜トランジスタおよびその製造方法 | |
| KR100973300B1 (ko) | 유기 박막 트랜지스터 및 그 제조 방법 | |
| JP5194401B2 (ja) | 電荷移動錯体薄膜、及び、電界効果型トランジスタ | |
| JP2011258891A (ja) | 有機トランジスタ及び有機トランジスタの製造方法 | |
| JP2020031100A (ja) | 有機薄膜トランジスタとその製造方法および電子装置 | |
| JP2010040938A (ja) | 有機トランジスタ | |
| JP2008270501A (ja) | トランジスタ素子 | |
| JP2008186845A (ja) | 論理素子 | |
| JP2013004867A (ja) | 薄膜トランジスタ | |
| WO2009090966A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2008294304A (ja) | 有機化合物または有機金属化合物、および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 8 |