KR100248256B1 - 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR100248256B1
KR100248256B1 KR1019970014884A KR19970014884A KR100248256B1 KR 100248256 B1 KR100248256 B1 KR 100248256B1 KR 1019970014884 A KR1019970014884 A KR 1019970014884A KR 19970014884 A KR19970014884 A KR 19970014884A KR 100248256 B1 KR100248256 B1 KR 100248256B1
Authority
KR
South Korea
Prior art keywords
gate
source
pad
pads
wiring
Prior art date
Application number
KR1019970014884A
Other languages
English (en)
Other versions
KR19980077678A (ko
Inventor
이성수
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970014884A priority Critical patent/KR100248256B1/ko
Publication of KR19980077678A publication Critical patent/KR19980077678A/ko
Application granted granted Critical
Publication of KR100248256B1 publication Critical patent/KR100248256B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터와 화소 전극이 행렬 방식으로 배열된 액정 표시 장치의 액티브 패널을 제조하는데 관련된 것이다. 알루미늄을 포함하는 게이트 배선의 표면에 힐락이 성장하는 것을 방지하기 위해 양극 산화를 하면서도 종래의 제조 공정보다 단순화된 제조 공정을 제공하고 있다. 종래의 방법에서는 소스 패드를 게이트 패드를 형성할 때 형성하였으나 본 발명에서는 소스 패드를 소스 배선 및 소스 전극과 힘께 형성하였다. 게이트 패드가 외부 회로와 연결할 수 있도록 하는 게이트패드 콘택 홀을 형성할 때, 게이트 절연막과 보호막을 한 번의 공정으로 식각하여 형성하였다. 그리고, 소스 패드가 외부 회로와 연결할 수 있도록 하는 소스 콘택 홀을 형성할 때는 보호막을 식각하여 형성하였다. 더욱이, 상기 게이트 패드 콘택 홀과 소스 패드 콘택 홀을 한 번의 단계에서 수행하였다. 그럼으로써, 본 발명에서는 액티브 패널을 제조하는데 있어서, 마스크 공정수를 줄임으로써 단순화된 제조 방법을 제공하고 있다.

Description

액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
본 발명은 박막 트랜지스터(혹은 Thin Film Transistor(TFT))와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 액티브 패널을 포함하는 능동 매트릭스 액정 표시 장치(또는 Active Matrix Liquid Crystal Display, 이하 액정표시 장치 혹은 AMLCD로 표기함)를 제조하는 방법에 관련된 것이다. 특히, 본 발명은 능동 매트릭스 액정 표시 장치에 사용하는 액티브 기판을 제조하는데 있어서 마스크 공정의 수를 줄이는 방법에 관련된 것이다.
화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할 수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정 표시 장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는제품이다.
액정 표시 장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 배향 방향에 따른 광학적 이방성으로 빛의 투과, 차단이 가능하다. 이것을 응용하여 화면 표시 장치로 사용한다. 현재에는 박막 트랜지스터와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다. 일반적인 액정 표시 장치의 구조를 자세히 살펴보면 다음과 같다.
액정 표시 장치의 한쪽 패널(혹은 칼라 필터 패널)은 투명 기판 위에 화소(Pixel)의 위치에 빨강, 파랑, 초록의 칼라 필터가 순차적으로 배치된 구조로 이루어져 있다. 이들 칼라 필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 이들 칼라 필터 위에 공통 전극이 형성되어 있다. 액정 표시 장치의 다른 쪽 패널(혹은 액티브 패널)은 투명 기판 위에 행렬 방식으로 설계된 화소의 위치에 화소 전극들이 배열된 구조로 이루어져 있다. 화소 전극의 행 배열 방향을 따라서 신호 배선이 형성되어 있고, 열 배열 방향을 따라서 데이터 배선이 형성되어 있다. 화소 전극의 한쪽 구석에는 화소 전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터의 게이트 전극은 신호 배선에 연결되어 있고(따라서, "게이트 배선''이라고 부르기도 한다), 박막 트랜지스터의 소스 전극이 데이터 배선에 연결되어 있다(따라서, ''데이터 배선" 혹은 "소스 배선"이라고 부르기도 한다). 그리고, 각 배선의 끝단에는 외부의 구동 회로와 연결하기 위한 패드부가 형성된다.
이러한 구조를 갖는 두 개의 패널이 일정 간격(이 간격을 "셀 갭(cell gap)"이라 부른다)을 두고 서로 대향하여 부착되고, 그 사이에 액정 물질이 채워진다.
본 발명의 목적은 액정 표시 장치를 제조하는데 있어서, 제조 공정을 단순화하는데 있다. 본 발명의 또 다른 목적은 액정 표시 장치에 사용하는 액티브 기판 제작에 적용하는 마스크 공정의 수를 줄임으로써 제조 공정을 단순화하는데 있다.
액정 표시 장치를 제조하는 공정은 매우 복잡하며, 여러 가지 공정들이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터와 화소 전극이 형성되는 액티브 기판을 제조하는데는 여러 제조 공정을 거쳐서 이루어진다. 액티브 기판에는 액정 표시 장치의 중요한 소자들이 많이 만들어지고, 복잡한 공정을 여러 번 거치므로, 이것을 단순화하는 방법을 개발하는 것이 상당히 중요하다. 우선, 일반적인 액티브 기판의 평면도를 나타내는 도 1, 도 1에서 박막 트랜지스터 부분을 II-II 절단선으로 자른 단면을 나타내는 도 2, 게이트 패드와 단락 배선이 형성된 부분을 III-III 절단선을 자른 단면을 나타내는 도 3 그리고, 소스 패드와 단락 배선이 형성된 부분을 IV-IV 절단선으로 자른 단면을 나타내는 도 4를 이용하여 종래의 액티브 패널 제조 방법에 대하여 설명한다.
투명 유리 기판(1)에 알루미늄 혹은 알루미늄 합금 등을 증착하고, 포토 리소그래피(Photo Lithography-사진 식각)법으로 패턴하여 게이트 전극(11), 게이트 배선(13), 게이트 패드(15), 소스 패드(25) 그리고 단락 배선(45) 등을 형성한다. 상기 게이트 전극(11)은 설계된 화소의 한쪽 구석에 형성된다. 상기 게이트 배선(13)은 행방향으로 배열된 게이트 전극(11)들을 연결하고 있다. 상기 게이트 패드(15)는 상기 게이트 배선(13)의 끝부분에 형성되고, 상기 단락 배선(45)은 게이트 패드(15)들과 소스 패드(25)들을 서로 연결하고 있다. 상기 소스 패드(25)는 나중에 형성되는 소스배선(25)들의 끝 부분에 형성된다(도 3a, 도 4a).
상기 단락 배선(45)을 전극으로 이용하여 상기 알루미늄을 포함하는 금속으로 형성된 소자들을 양극 산화하여 표면에 양극 산화막(1g)을 형성한다. 이것은 사용하는 금속인 알루미늄의 표면에 힐락(Hillock)이 성장하는 것을 방지하기 위한 공정이다. 이 때 포토 레지스트를 패턴한 마스크로 상기 게이트 패드(15)와 소스 패드(25)에 양극 산화막(19)이 형성되지 않도록 한다. 게이트 패드(15)와 소스 패드(25)는 외부와 전기적 신호를 주고받는 곳이므로, 전류의 흐름이 좋아야 한다. 그러므로, 전류의 흐름이 어려운 양극 산화막(19)이 형성되면 안된다. 그 결과 박막 트랜지스터가 형성되는 부분은 도 2a에서처럼 기판(1)위에 양극 산화막(1g)을 포함하는 게이트전극(11)이 형성된다. 게이트 패드(15)와 단락 배선(45)이 형성된 부분은 도 3b에서처럼 기판(1)위에 양극 산화막을 포함하는 게이트 배선(13)과 상기 게이트 배선(13)에 연결되며 표면에 양극 산화막이 형성되지 않은 게이트 패드(15) 그리고, 상기 게이트 패드(15)들을 연결하는 단락 배선(45)이 형성된다. 소스 패드(25)와 단락 배선(45)이 형성되는 부분에서는 도 4b에서처럼 표면에 양극 산화막(19)이 형성되지 않은 소스 패드(25)와 상기 소스 패드(25)들을 연결하는 단락 배선(45)이 형성된다.
그리고, 상기 소자들이 형성된 기판(1) 전면에 산화 실리콘이나, 질화 실리콘을 착하여 게이트 절연막(17)을 형성한다. 그리고 그 위에 진성 반도체 물질과 불순물 반도체 물질을 연속으로 증착하고, 포토 리소그래피법으로 패턴하여 반도체 층(35), 불순물 반도체 층(37)을 형성한다(도 2b).
그 후에 도 5와 같은 형태를 갖는 제 4마스크로 게이트 절연막(17)을 식각하여 게이트 패드(15)에는 제 1게이트 콘택 홀(51)을, 소스 패드(25)에는 제 1소스 콘택홀(61)을 형성한다. 이 때 형성되는 콘택 홀들은 앞에서 양극 산화하지 않은 게이트패드 부분과, 소스 패드 부분이 드러나도록 형성한다(도 3c, 도 4c).
그리고, 크롬이나 크롬 합금과 같은 금속 등을 증착하고, 패턴하여 불순물 반도체 층(37) 위에는 소스 전극(21)과 드레인 전극(31)을 형성한다. 박막 트랜지스터가 형성되는 부분에서는 소스 전극(21)과 드레인 전극(31)을 형성한다. 박막 트래지스터가 형성되는 부분에서는 소스 전극(21)과 드레인 전극(31) 밑에 있는 불순물 반도체 층(37)이 연결되지 않도록 하기 위해서 소스(21)-드레인 전극(31)을 마스크로 하여 불순물 반도체 층을 식각하여 분리한다.(도 2c). 그리고 게이트 패드(15)에 크롬 금속층으로 알루미늄 층과 나중에 형성되는 게이트 패드 연결 단자(57)와 제 1게이트 콘택 홀(51)을 통해 접속하는 게이트 패드 중간 전극(55)을 형성한다(도 3d). 상기 소스 전극(21)들을 연결하는 소스 배선(23)을 형성한다. 그리고, 제 1소스 콘택 홀(61)을 통해 소스 배선(23)과 소스 패드(25)를 연결시킨다. 이 때, 소스 패드(25)에는 알루미늄을 보호하기 위해 충분한 크기로 크롬 금속 층을 형성하여, 나중에 형성되는 패드 연결 단자(67)와 접속하기 위한 소스 패드 중간 전극(65)으로 사용한다(도 4d).
그리고, 산화 실리콘이나 질화 실리콘 등과 같은 절연 물질을 전면에 증착하여 보호막(41)을 형성한다. 포토 리소그래피 법을 사용하여 상기 보호막(41)을 식각하여 게이트 패드(15)에 제 2게이트 콘택 홀(53), 소스 패드(25)에 제 2소스 콘택 홀(63), 그리고 드레인 전극(31)에 드레인 콘택 홀(71)을 형성한다. 제 2게이트 콘택홀(53)은 게이트 패드(l5)가 외부 단자와 연결될 수 있도록 하는 것이고(도 3e), 제 2소스 콘택 홀(63)은 소스 패드 부 외부 단자와 연결될 수 있도록 하는 것이다(도 4e). 드레인 콘택 홀(71)은 드레인 전극(31)이 추후에 형성되는 화소 전극(33)에 연결될 수 있도록 하는 것이다(도 2d).
상기 알루미늄을 포함하는 금속으로 형성한 게이트 배선(13), 게이트 전극(11),게이트 패드(15), 소스 패드(25)들은 양극 산화를 위해 형성했던 단락 배선(45)에 의해 서로 연결되어 있는데, 이들이 모두 연결되어 있다면, 최종 제품에서는 정상적인 기능을 나타내지 못하므로, 필요없이 연결된 부분(도 1의 A)들을 끊는다. 이 때, 포토 리소그래피법을 사용하여 끊어주어야 할 부분들을 제거한다(도 3f, 도 4f).
그리고, ITO(Indium-Tin-Oxide)를 전면 증착하고, 패턴하여 화소 전극(33), 게이트 패드 연결 단자(57), 그리고 소스 패드 연결 단자(67)들을 형성한다(도 2e, 도3g, 도 4g).
이상에서 액정 표시 장치의 액티브 패널을 제조하는 방법을 살펴보았듯이 제조공정은 각 박막들을 설계된 형상으로 형성하기 위해서 마스크를 사용하는 식각법을 적어도 8번 정도 사용하게 된다. 마스크 공정이 많아질수록 제조물의 정밀도는 떨어질 것이고, 따라서 AMLCD의 화질이 저하될 것이다. 또한, 하나의 마스크 공정에 소요되는 작업 시간이 작업 조건에 따라 다르기는 하겠지만, 다른 공정에 비해 상당히 오래 걸린다. 따라서, 마스크 공정을 한번 감소시킬 수 있다면, 제조 비용은 그만큼 절감되고, 제조 수율은 그만큼 증가한다.
도 1은 종래 액티브 기판의 부분을 나타내는 평면 확대도이다.
도 2는 종래 액티브 기판에서 박막 트랜지스터가 형성된 부분의 제조 과정을 나타내는 단면 확대도이다.
도 3은 종래 액티브 기판에서 게이트 패드와 단락 배선이 형성된 부분의 제조 과정을 나타내는 단면 확대도이다.
도 4는 종래 액티브 기판에서 소스 패드와 단락 배선이 형성된 부분의 제조 과정을 나타내는 단면 확대도이다.
도 5는 본 발명에 의한 액티브 기판의 한 부분을 나타내는 평면 확대도이다.
도 6은 본 발명에 의한 액티브 기판에서 박막 트랜지스터가 형성된 부분의 제조 과정을 나타내는 단면도이다.
도 7은 본 발명에 의한 액티브 기판에서 게이트 패드와 게이트 배선이 형성된 부분의 제조 과정을 나타내는 단면도이다.
도 8은 본 발명에 의한 액티브 기판에서 소스 패드와 게이트 배선이 형성된 부분의 제조 과정을 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1,101 : 기판
11,111 : 게이트 전극 13,113 : 게이트 버스 배선
15,115 : 게이트 패드
17,117 : 게이트 절연막 19,119 : 양극 산화막
21,121 : 소스 전극 23,123 : 소스 버스 배선
25,125 : 소스 패드 31,131 : 드레인 전극
33,133 : 반도체 층 35,135 : 불순물 반도체 층
37,137 : 보호막 41,141 : 화소 전극
143G : 게이트 단락 배선 143S : 소스 단락 배선
51 : 제 1게이트 콘택 홀 53 : 제 2게이트 콘택 홀
55,155 : 게이트 패드 연결 단자 57 : 게이트 패드 중간 전극
61 : 제 1소스 콘택 홀 63 : 제 2소스 콘택 홀
65,165 : 소스 패드 연결 단자 67 : 소스 패드 중간 전극
71,171 : 드레인 콘택 홀
181 : 게이트 패드 콘택 홀 191 : 소스 패드 콘택 홀
본 발명은 액정 표시 장치를 제조하는데 있어서, 우리는 다음과 같은 방법을 제공하여 적은 마스크 공정수를 이용하여 액정 표시 장치의 액티브 기판을 제조할 수 있도록 한다. 마스크 수를 줄이기 위해 본 발명에서는 양극 산화를 하면서도 소스 패드를 게이트 패드와 같이 형성하지 않고, 소스 배선과 같이 형성한다. 그럼으로써, 소스 배선과 소스 패드를 연결하기 위한 소스 콘택 홀을 두 번에 걸쳐 형성하지 않고, 게이트 절연막과 보호막을 동시에 식각하여 형성한다. 그럼으로써, 적어도 패드와 외부 단자를 연결하기 위한 콘택 홀을 형성하는 공정에서 마스크 수 하나를 줄일 수 있다.
기판 위에 제 1금속을 증착하고, 제 1마스크를 이용하여 게이트 배선, 게이트 전극 그리고, 게이트 패드를 형성한다. 상기 제 1금속 표면의 안정성을 높이기 위하여 산화막을 형성한다. 이 때, 제 2마스크를 사용하여 외부 단자와 연결되는 게이트 패드와 같이 산화막이 생기면 안되는 부분을 가리고 양극 산화 공정을 수행한다. 절연 물질을 상기 게이트 전극, 게이트 배선 그리고, 게이트 패드 부 형성된 기판 전면에 증착하여 게이트 절연막을 형성한다. 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 상기 게이트 절연막 위에 연속 증착하고, 제 3마스크를 이용하여, 반도체 층과 불순물 반도체 층을 형성한다. 제 3금속을 상기 반도체 층이 형성된 기판 전면에 증착하고, 제 4마스크를 이용하여 소스 전극, 드레인 전극, 소스 배선 그리고, 소스 패드를 형성한다. 상기 소스 전극 등이 형성된 기판 전면에 절연물질을 증착하여 보호막을 형성한다. 제 5마스크를 사용하여 상기 드레인 전극과 소스패드를 덮고 있는 상기 보호막의 일부를 제거하여 드레인 콘택 홀과 소스 패드 콘택 홀을 형성하고, 상기 게이트 패드를 덮고 있는 보호막과 게이트 절연막의 일부를 제거하여 게이트 패드 콘택 홀을 형성한다. 상기 보호막위에 도전성 물질을 전면증착하고, 제 6마스크를 사용하여 상기 드레인 콘택 홀에 의해 드레인 전극에 연결된 화소 전극과, 게이트 패드 콘택 홀에 의해 게이트 패드에 연결된 게이트 패드 연결 단자 그리고, 소스 패드 콘택 홀에 의해 소스 패드에 연결된 소스 패드 연결 단자를 형성한다.
본 발명에서 제공하는 액티브 기판을 제조하기 위한 구체적인 공정 방법들을 다음 실시 예를 이용하여 자세히 설명한다.
[실시예]
이해를 돕기 위해 본 발명에 의한 액정 표시 장치의 평면 확대도를 나타내는 도 5와, 도 5의 절단선 VI-VI으로 절단한 공정 단면도인 도 6과, 도 5의 절단선 VII-VII로 절단한 공정 단면도인 도 7 그리고, 절단선 Ⅷ-Ⅷ로 절단한 공정 단면도인 도 8을 이용하여 설명한다.
투명 유리 기판(101)위에 알루미늄, 알루미늄 합금을 증착하고, 포토 리소그래피법으로 패턴하여 게이트 전극(111), 게이트 버스 배선(113), 게이트 패드(115) 그리고 게이트 단락 배선(143G)을 형성한다(도 7a).
상기 게이트 단락 배선(143G)을 전극으로 이용하여 상기 알루미늄으로 형성된 소자들을 양극 산화하여 표면에 양극 산화막(119)을 형성한다(도 6a). 이것은 사용하는 금속인 알루미늄의 표면에 힐락(Hillock)이 성장하는 것을 방지하기 위한 공정이다. 이 때, 포토 레지스트를 패턴한 마스크로 양극 산화막이 형성되면 안되는 부분을 가림으로써 상기 게이트 패드(115)에는 양극 산화막(119)이 형성되지 않도록 한다(도 7b).
산화 실리콘이나 질화 실리콘과 같은 절연 물질을 상기 게이트 전극(111)등이 형성된 기판 전면에 증착하여, 게이트 절연막(117)을 형성한다(도 8a). 그리고, 진성반도체 물질과 불순물이 첨가된 반도체 물질을 연속으로 증착하고, 패턴하여, 반도체 층(137)을 형성한다(도 6b)
그리고, 크롬 혹은 크롬 합금을 전면 증착하고, 패턴하여 소스 전극(121), 드레인 전극(l31), 소스 배선(123), 소스 패드(125) 그리고, 소스 단락 배선(145S)을 형성한다. 상기 소스 전극(121)은 게이트 전극(111)을 중심으로 상기 드레인 전극(131)과 대향하고 있다. 상기 소스 배선(123)은 열 방향으로 배열된 소스 전극(131)들을 서로 연결하고 있다. 그리고, 상기 소스 배선(123)의 끝단에는 소스 패드(125)가 형성된다. 그리고, 상기 소스 패드(125)들을 연결하는 소스 단락 배선(145S)이 가로 방향으로 패널 외주부에 형성되어 있다(도 8b). 상기 소스 전극(121)과 드레인 전극(131)을 마스크로 하여 계속 식각을 진행하여 소스 전극(121)과 드레인 전극(131) 사이에 존재하는 불순물 반도체 층(135)을 완전히 제거한다(도 6c)
질화 실리콘이나 산화 실리콘과 같은 절연 물질을 상기 소스 전극, 소스 배선 그리고, 드레인 전극들이 형성된 기판 전면에 증착하여 보호막(141)을 형성한다. 그리고, 포토 리소그래피법을 사용하여 상기 보호막(141) 일부를 제거하여 드레인 콘택 홀(171)과 소스 패드 콘택 홀(191)을 형성한다(도 6d, 도 8c). 동시에 게이트 패드(115)를 덮는 보호막(141)과 게이트 절연막(117)의 일부를 제거하여 게이트 패드 콘택 홀(181)을 형성한다(도 7c).
상기 게이트 패드들(115)과 소스 패드(125)들을 연결하고 있는 게이트 단락 배선(143G)과 소스 단락 배선(143S)에서 홀수 번째 패드들과 짝수 번째 패드들을 따로 연결하기 위해서, 단락 배선과 연결된 부분중 필요 없는 부분(도 5의 B)을 식각법으로 제거한다. 이 때, 도 5의 기판 상부에서 가로 방향으로 진행하는 소스 단락 배선(143S)은 홀수 번째 소스 패드들을 열결할 수 있도록 한다. 그리고, 도 5의 기판 왼편에서 세로 방향으로 진행하는 게이트 단락 배선(143G)은 홀수 번째 게이트 패드들을 연결할 수 있도록 한다. 도면에 도시되지는 않았지만, 짝수 번째 게이트 패드들은 홀수 번째 게이트 패드와 마주보는 기판 오른쪽 세로 방향으로 진행하는 게이트 단락 배선에 연결될 수 있도록 한다. 그리고, 짝수 번째 소스 패드들은 홀수번째 소스 패드와 마주보는 기판 아래 부분에서 가로 방향으로 진행하는 소스 단락배선에 연결될 수 있도록 한다.
그리고, ITO(Indium-Tin-Oxide)를 상기 보호막(141)위에 전면 증착하고, 패턴하여 화소 전극)(33), 소스 패드 연결 단자(165) 그리고, 게이트 패드 연결 단자(155)들을 형성한다. 상기 화소 전극(133)은 드레인 콘택 홀(171)을 통하여 드레인 전극(131)과 연결된다(도 6d). 상기 소스 패드 연결 단자(165)는 소스 배선 콘택 홀(191)을 통하여 상기 소스 패드(125)와 연결되며(도 8d), 상기 게이트 패드 연결 단자(155)는 게이트 배선 콘택 홀(181)을 통하여 상기 게이트 패드(115)와 연결된다(도7d).
본 발명에서는 소스 패드를 게이트 패드와 다른 층에 형성하고, 소스 패드 콘택홀과 게이트 패드 콘택 홀을 형성할 때 게이트 절연막과 보호막을 함께 식각하여 한 번의 공정으로 형성하였다. 그럼으로써, 전체 능동 매트릭스 방식의 액정 기판을 제조할 때 사용하는 마스크 공정 수를 줄일 수 있었다. 본 발명에서는 액정 기판을 제조한 때 사용하는 마스크 공정 수를 줄임으로써 제조 공정을 단순화 할 수 있었고 마스크 정렬에서 발생하는 오차의 누적을 줄일 수 있었다. 따라서, 액정 표시 장치의 제조 수율과 액정 표시 장치의 품질을 결정하는 화질이 더욱 향상되었다. 더욱이, 제조에 소요되는 시간이 절감되어 제조 비용이 절감되는 효과도 얻을 수 있었다.

Claims (18)

  1. 기판 위에 제 1금속을 증착하고, 패턴하여 게이트 전극, 게이트 배선, 게이트 패드 그리고, 게이트 단락 배선을 형성하는 단계와, 상기 게이트 패드의 일부분에 마스크를 형성하고, 양극 산화하는 단계와, 상기 게이트 전극 등이 형성된 기판 전면에 제 1절연 물질로 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 진성 반도체 물질과 불순물이 첨가된 반도체 물질로 반도체 층과 불순물 반도체 층을 형성하는 단계와, 상기 불순물 반도체 층이 형성된 기판 위에 제 2금속을 증착하고, 패턴하여 소스 전극, 드레인 전극, 소스 배선, 소스 패드 그리고, 소스 단락 배선을 형성하는 단계와, 상기 소스 전극 등이 형성된 기판 전면에 제 2절연 물질로 보호막을 형성하는 단계와, 상기 보호막을 패턴하여 상기 드레인 전극 위에는 드레인 콘택 홀을, 상기 소스 패드 위에는 소스 패드 콘택 홀을 형성하고, 상기 게이트 패드를 덮는 상기 게이트 절연막과 상기 보호막을 패턴하여 게이트 패드 콘택 홀을 형성하는 단계와, 상기 보호막 위에 투명 도전 물질을 증착하고 패턴하여 화소 전극, 게이트 패드 연결 단자 그리고 소스 패드 연결 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  2. 제 1항에 있어서, 상기 드레인 콘택 홀, 게이트 패드 콘택 홀 그리고, 소스 패드 콘택 홀을 형성할 때, 상기 게이트 패드들과 상기 게이트 단락 배선이 연결된 일부분을 제거하여 홀수 번째 게이트 패드와 짝수 번째 게이트 패드가 전기적으로 연결되지 않도록 하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  3. 제 2항에 있어서, 상기 게이트 패드들과 상기 게이트 단락 배선이 연결된 일부분을 제거할 때, 상기 소스 패드들과 상기 소스 단락 배선이 연결된 일부분을 제거하여 홀수 번째 소스 패드와 짝수 번째 소스 패드가 전기적으로 연결되지 않도록 하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  4. 기판 위에 제 1금속으로 게이트 배선과 상기 게이트 배선의 끝단에 위치하는 게이트 패드를 형성하는 단계와, 상기 게이트 패드의 일부분에 마스크를 형성하고, 상기 제 1금속을 양극 산화하는 단계와, 상기 게이트 배선과 게이트 패드 위에 제 1 절연 물질로 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 제 2금속으로 소스 배선과 상기 소스 배선의 끝단에 위치하는 소스 패드를 형성하는 단계와, 상기 소스 배선과 소스 패드 위에 제 2절연 물질로 보호막을 형성하는 단계와, 상기 게이트 패드를 덮는 상기 보호막과 상기 게이트 절연막의 일부를 제거하여 게이트 패드 콘택 홀을 형성하고, 상기 소스 패드를 덮는 상기 보호막의 일부를 제거하여 소스 패드 콘택 홀을 형성하는 단계와, 상기 보호막 위에 도전 물질로 상기 게이트 패드 콘택 홀을 통하여 상기 게이트 패드와 연결된 게이트 패드 연결 단자와 상기 소스 패드 콘택 홀을 통하여 상기 소스 패드와 연결된 소스 패드 연결 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  5. 제 4항에 있어서, 상기 게이트 배선과 게이트 패드를 형성하는 단계에서, 상기 게이트 패드들을 연결하는 게이트 단락 배선을 더 형성하고, 상기 소스 배선과 소스 패드를 형성하는 단계에서, 상기 소스 패드들을 연결하는 소스 단락 배선을 더 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  6. 제 4항에 있어서, 상기 게이트 배선과 게이트 패드를 형성하는 단계에서, 상기 게이트 배선에서 분기된 게이트 전극을 더 형성하고, 상기 게이트 절연막을 형성한 후 그리고, 상기 소스 배선을 형성하기 전에, 상기 게이트 절연막 위에 반도체 물질로 반도체 층을 형성하는 단계를 더 포함하고, 상기 소스 배선과 소스 패드를 형성하는 단계에서, 상기 소스 배선에서 분기된 소스 전극과 상기 게이트 전극을 기준으로 상기 소스 전극과 대향하는 드레인 전극을 더 형성하고, 상기 소스 패드 콘택 홀을 형성하는 단계에서, 상기 드레인 전극을 덮는 보호막의 일부를 제거하여 드레인 콘택 홀을 더 형성하고, 상기 소스 패드 연결 단자를 형성하는 단계에서, 상기 드레인 콘택 홀을 통하여 상기 드레인 전극과 연결된 화소 전극을 더 형성하는 것을 특징으로 하는 액정표시 장치 제조 방법.
  7. 제 6항에 있어서, 상기 게이트 패드 콘택 홀과 소스 패드 콘택 홀을 형성하는 단계에서, 짝수 번째 게이트 패드와 게이트 단락 배선이 연결된 부분을 제거하고, 짝수 번째 소스 패드와 소스 단락 배선이 연결된 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  8. 제 6항에 있어서, 상기 게이트 패드 콘택 홀과 소스 패드 콘택 홀을 형성하는 단계에서, 홀수 번째 게이트 패드와 게이트 단락 배선이 연결된 부분을 제거하고, 홀수 번째 소스 패드와 소스 단락 배선이 연결된 부분을 제거하는 단계를 더 포함하는 것을 특징으로하는 액정 표시 장치 제조 방법.
  9. 기판과, 상기 기판 위에 제 1금속으로 형성된 복수개의 게이트 전극과, 상기 게이트 전극들을 연결하는 복수개의 게이트 배선과, 상기 게이트 배선들의 끝단에 형성된 복수개의 게이트 패드와, 상기 게이트 패드들 중 홀수 번째 게이트 패드들을 연결하는 홀수 게이트 단락 배선과, 상기 게이트 패드들 중 짝수 번째 게이트 패드들을 연결하는 짝수 게이트 단락 배선과, 상기 게이트 전극 및 게이트 패드를 덮는 게이트 절연막과, 상기 게이트 절연막 위에 반도체 물질로 형성된 반도체 층과, 상기 반도체 층위에 제 2금속으로 형성된 복수개의 소스 전극과, 상기 소스 전극들을 연결하는 복수개의 소스 배선과, 상기 소스 전극과 대향하고 있는 복수개의 드레인 전극과, 상기 소스 배선들의 끝단에 형성된 복수개의 소스 패드와, 상기 소스 패드들 중 홀수 번째 소스 패드들을 연결하는 홀수 소스 단락 배선과, 상기 소스 패드들 중 짝수 번째 소스 패드들을 연결하는 짝수 소스 단락 배선과, 상기 소스 전극 및 소스 패드들을 덮는 보호막과, 상기 보호막 위에서 도전 물질을 포함하며 게이트 패드에 연결되어있는 게이트 패드 연결 단자와, 상기 보호막 위에서 도전 물질을 포함하며 상기 드레인 전극에 연결되어 있는 화소 전극과, 상기 보호막 위에서 도전 물질을 포함하며 상기 게이트 패드에 연결되어 있는 게이트 패드 연결 단자와, 상기 보호막 위에서 도전 물질을 포함하며 상기 소스 패드에 연결되어 있는 소스 패드 연결 단자를 포함하는 것을 특징으로 하는 액정 표시 장치.
  10. 제 9항에 있어서, 상기 제 1금속은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치.
  11. 제 9항에 있어서, 상기 제 2금속은 크롬을 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 9항에 있어서, 상기 도전 물질은 투명 도전 물질인 ITO(Indium-Tin-Oxide)를 포함하는 것을 특징으로 하는 액정 표시 장치.
  13. 기판과, 상기 기판 위에 제 1금속으로 형성된 복수개의 게이트 배선과, 상기 각 게이트 배선들의 끝단에 형성된 복수개의 게이트 패드와, 상기 게이트 배선 및 상기 게이트 패드를 덮는 게이트 절연막과, 상기 게이트 절연막 위에 제 2금속으로 형성된 복수개의 소스 배선과, 상기 각 소스 배선들의 끝단에 형성된 복수개의 소스 패드와, 상기 소스 배선 및 소스 패드를 덮는 보호막과, 상기 보호막 위에서 도전 물질을 포함하며 게이트 패드에 연결된 게이트 패드 연결 단자와, 상기 보호막 위에서 도전 물질을 포함하며 소스 패드에 연결된 소스 패드 연결단자를 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 제 13항에 있어서, 상기 게이트 배선에서 분기하는 복수개의 게이트 전극과, 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩되는 위치에 반도체 물질로 형성된 반도체 층과, 상기 소스 배선에서 분기되며, 상기 게이트 전극을 기준으로 상기 반도체 층의 한 부분에 연결된 복수개의 소스 전극과, 상기 게이트 전극을 기준으로 상기 소스 전극과 대향하며, 상기 반도체 층의 다른 부분에 연결된 복수개의 드레인 전극과, 상기 보호막 위에서 도전 물질을 포함하며 상기 드레인 전극에 연결된 복수개의 화소 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  15. 제 13항에 있어서, 상기 복수개의 게이트 패드들 중 홀수 번째 게이트 패드들을 연결하고 있는 홀수 번째 게이트 단락 배선과, 상기 복수개의 게이트 패드들 중 짝수 번째 게이트 패드들을 연결하고 있는 짝수 번째 게이트 단락 배선과, 상기 복수개의 소스 패드들 중 홀수 번째 소스 패드들을 연결하고 있는 홀수번째 소스 단락 배선과, 상기 복수개의 소스 패드들 중 짝수 번째 소스 패드들을 연결하고 있는 짝수번째 소스 단락 배선을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  16. 제 13항에 있어서, 상기 제 1금속은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치.
  17. 제 13항에 있어서, 상기 제 2금속은 크롬을 포함하는 것을 특징으로 하는 액정 표시 장치.
  18. 제 13항에 있어서, 상기 도전 물질은 ITO(Indium-Tin-Oxide)를 포함하는 것을 특징으로 하는 액정 표시 장치.
KR1019970014884A 1997-04-22 1997-04-22 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 KR100248256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014884A KR100248256B1 (ko) 1997-04-22 1997-04-22 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014884A KR100248256B1 (ko) 1997-04-22 1997-04-22 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980077678A KR19980077678A (ko) 1998-11-16
KR100248256B1 true KR100248256B1 (ko) 2000-03-15

Family

ID=19503517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014884A KR100248256B1 (ko) 1997-04-22 1997-04-22 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100248256B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508034B1 (ko) * 1998-11-26 2005-12-02 삼성전자주식회사 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100560974B1 (ko) * 1998-11-26 2006-09-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100601171B1 (ko) * 1999-07-08 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101889287B1 (ko) * 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Also Published As

Publication number Publication date
KR19980077678A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100229613B1 (ko) 액정 표시 장치 및 제조 방법
KR100244449B1 (ko) 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
KR100271038B1 (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
KR100238795B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100276442B1 (ko) 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JPH10319431A (ja) 薄膜トランジスタアレイ基板
US20100271564A1 (en) Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate
KR100248256B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100235593B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100252307B1 (ko) 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조
KR100243813B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2001330854A (ja) 液晶表示装置
KR100514764B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR0139348B1 (ko) 액정표시판넬 제조방법
JPH03192729A (ja) アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法
KR20050001265A (ko) 액정표시장치 및 그 제조방법
JPH03192730A (ja) アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法
JPH03192731A (ja) アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法
JPH06308528A (ja) 液晶表示基板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee