KR20050001265A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20050001265A
KR20050001265A KR1020030042847A KR20030042847A KR20050001265A KR 20050001265 A KR20050001265 A KR 20050001265A KR 1020030042847 A KR1020030042847 A KR 1020030042847A KR 20030042847 A KR20030042847 A KR 20030042847A KR 20050001265 A KR20050001265 A KR 20050001265A
Authority
KR
South Korea
Prior art keywords
layer
electrode
substrate
liquid crystal
gate insulating
Prior art date
Application number
KR1020030042847A
Other languages
English (en)
Other versions
KR100959990B1 (ko
Inventor
김정현
전재홍
연덕철
이명호
김삼열
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030042847A priority Critical patent/KR100959990B1/ko
Publication of KR20050001265A publication Critical patent/KR20050001265A/ko
Application granted granted Critical
Publication of KR100959990B1 publication Critical patent/KR100959990B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명에 따른 액정표시장치는, 기판과; 상기 기판 위에 마련되며, 게이트 전극, 게이트 절연막, 액티브층, 오믹 콘택층, 소스/드레인 전극 및 보호층이 순차적으로 적층 형성된 박막 트랜지스터; 및 상기 기판 위에 마련되며, 상기 드레인 전극과 전기적으로 접촉되고, 상기 보호층에 음각으로 패터닝된 영역에 형성된 화소 전극; 을 포함한다.
또한, 본 발명에 따른 액정표시장치 제조방법은, 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 액티브층 및 오믹 콘택층을 적층 형성시키는 단계와; 상기 오믹 콘택층 상에 소스 및 드레인 전극을 형성시키는 단계와; 상기 게이트 절연막, 소스 전극 및 드레인 전극 위에 보호층을 형성시키는 단계와; 상기 보호층에 있어서, 추후 화소 전극이 형성될 영역은 상기 게이트 절연막 상의 보호층에 음각으로 식각하여 패턴을 형성하는 단계; 및 상기 음각으로 패터닝된 보호층에 전도성 폴리머를 채우고 화소 전극을 형성하는 단계; 를 포함한다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and fabrication method thereof}
본 발명은 액정표시장치에 관한 것으로서, 더 상세하게는 액정표시장치의 제조 공정을 단순화시킨 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치(혹은 CRT:Cathode Ray Tube)가 지금까지 가장 많이 사용되어 왔다. 그런데, 이와 같은 CRT는 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다.
이에 따라, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치(flat panel display)가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다. 특히, 액정표시장치(LCD:Liquid CrystalDisplay)는 표시 해상도가 다른 평판 표시 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관에 비할 만큼 반응 속도가 빠른 특성을 나타내고 있다.
한편, 알려진 바와 같이, 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 액정은 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전기장을 인가하여 분자 배열 방향을 조절할 수 있다.
따라서, 배향 방향을 임의로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게 되어, 색상 및 영상을 표시할 수 있게 된다.
그리고, 일반적으로 액정표시장치는 제 1 기판(박막트랜지스터 기판)과 제 2 기판(컬러필터 기판)이 소정의 간격을 두고 서로 대향되도록 마련되어 있다.
여기서, 상기 액정표시장치에 대하여 더 구체적으로 설명하면, 제 1 기판(박막트랜지스터 기판)에는, 투명기판 상에 매트릭스 형상으로 게이트 배선(gate line)과 데이터 배선(data line)이 형성되어 있다.
그리고, 상기 게이트 배선과 데이터 배선의 교차점에 스위칭 소자로 기능하는 TFT(Thin Film Transistor)가 각각 형성되어 있다. 또한, 상기 TFT의 드레인 전극에 접촉되는 정방형의 화소(pixel) 전극은 게이트 배선과 데이터 배선에 의해 이루어지는 영역에 각각 형성된다.
상기 복수개의 화소 전극이 형성된 투명기판과 대향되는 다른 한쪽에 마련된 제 2 기판(컬러필터 기판)에는, 투명기판 상에 블랙 매트릭스(Black Matrix: BM),컬러필터층, 공통 전극이 형성되어 있다.
상기와 같이 구성된 액정표시장치의 게이트 배선과 데이터 배선을 각 1 개씩 선택하여 전압을 인가하면 상기 전압이 인가된 TFT만이 온(on) 상태로 된다. 이에 따라, 상기 온(on)된 TFT의 드레인 전극에 접속된 화소 전극에 전하가 축적되게 되며, 제 1 기판과 제 2 기판 사이에 마련된 액정분자의 배열을 변화시키게 된다.
이러한 액정표시장치를 구성하는 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 종래 액정표시장치에 채용되는 액정 패널의 한 예를 나타낸 단면도이다.
도 1에 나타낸 바와 같이, 액정 패널(100)에는 컬러필터 기판인 상부 기판(112)과 박막트랜지스터 기판인 하부 기판(114)이 일정 간격 이격되어 대향하고 있으며, 상기 상부 기판(112) 및 하부 기판(114) 사이에는 액정(116)이 충진되어 있다.
여기서, 상기 하부 기판(114)을 구성하는 투명기판(102) 상에는 게이트 전극(118)이 형성되어 있고, 이 게이트 전극(118) 상에는 기판 전면에 걸쳐 게이트 절연막(120)이 형성되어 있다. 또한, 이 게이트 절연막(120) 상에는 액티브층(122a), 오믹 콘택층(122b)으로 이루어진 반도체층(122)이 형성되어 있다. 그리고, 이 반도체층(122) 상에는 소스 전극(124) 및 드레인 전극(126)이 형성되어 있으며, 이 소스 전극(124) 및 드레인 전극(126) 상에는 콘택홀(130)을 포함하는 보호층(128)이 형성되어 있다. 또한, 이 콘택홀(130)을 통해 상기 드레인 전극(126)과 접촉되어 상기 액정(116)에 전압을 인가하는 한쪽 전극 역할을 하는화소 전극(132)이 형성되어 있다.
이때, 상기 게이트 전극(118)과 반도체층(122) 그리고, 소스 전극(124) 및 드레인 전극(126)를 포함하여 박막 트랜지스터(T)라 부른다.
한편, 상기 상부 기판(112)을 구성하는 투명기판(101) 하부에는 상기 박막 트랜지스터(T)와 대응하는 위치에 블랙 매트릭스(134)가 형성되어 있고, 상기 화소 전극(132)과 대응하는 위치에는 R, G, B 컬러 필터(136)가 형성되어 있다. 그리고, 이 블랙 매트릭스(134) 및 R, G, B 컬러필터(136) 하부에는 평탄화층(138)이 형성되어 있고, 이 평탄화층(138) 하부에는 액정(116)에 전기장을 인가할 수 있도록 또 다른 전극역할을 하는 공통 전극(140)이 형성되어 있다.
그리고, 상기 공통 전극(140)과 화소 전극(132) 사이 내부면에는 상기 상부 기판(112)과 하부 기판(114) 사이의 간격을 일정하게 유지시키는 스페이서(142)가 위치하고 있다.
또한, 상기 액정 패널(100)의 외곽부에는 상기 스페이서(142)와 같이 셀 갭을 일정하게 유지시킴과 동시에 상기 상부 기판(112)과 하부 기판(114)을 합착시키는 씰 패턴(144)이 형성되어 있다.
그러면, 도 2를 참조하여, 상기와 같은 액정표시장치의 하부 기판을 제조하는 공정의 한 예(5 마스크 공정)를 간략하게 설명하기로 한다. 도 2는 종래 액정표시장치 제조방법의 한 예를 나타낸 공정 순서도이다.
먼저, 투명 기판(102) 상에 소정의 금속 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써, 게이트 배선과 게이트 전극(118)을 형성한다(단계 201).
다음으로, 게이트 절연막(120), 비정질 실리콘(amorphous silicon), 불순물이 함유된 비정질 실리콘을 순차적으로 증착한 후, 제 2 마스크를 이용한 사진 식각(photolithography) 공정으로 액티브층(122a)과 불순물 반도체층(122)을 형성한다(단계 202).
이어서, 소정의 금속층을 증착하고 제 3 마스크를 이용하여 패터닝함으로써, 데이터 배선과 소스 전극(124), 드레인 전극(126)을 형성하고, 소스 전극(124)과 드레인 전극(126) 사이에 드러난 불순물 반도체층을 식각하여 오믹 콘택층(122b)을 완성한다(단계 203).
다음으로, 보호층(128)을 증착하고 제 4 마스크를 이용하여 패터닝함으로써, 드레인 전극(126)의 소정 영역을 드러내는 콘택홀(130)을 형성한다(단계 204).
상기 보호층(128)은 액정표시장치의 액정 셀 공정에서의 러빙(rubbing) 공정이나, 공정 상에서의 스크래치와 수분의 침투로 생기는 박막 트랜지스터의 손상이나 퇴화를 막기 위해 형성하는 것으로, 실리콘 질화막(SiNx)이나 유기절연막인 BCB(BenzoCycloButene) 등으로 이루어진다.
마지막으로, 투명 도전 물질을 증착하고 제 5 마스크를 이용하여 패터닝함으로써, 상기 콘택홀(130)을 통해 드레인 전극(126)과 전기적으로 연결되는 투명도전성 물질로 이루어진 화소 전극(132)을 형성한다(단계 205).
이 투명도전성 물질로는 금속과의 접촉저항이나 추후 공정에서 외부 회로와의 연결을 위한 탭 본딩(TAB bonding)시 저항이 낮은 ITO(Indium Tin Oxide)가 주로 이용된다.
이와 같은 제조 공정을 통하여 액정표시장치의 하부 기판을 형성하는 경우에는 그 제조 공정 상에서 5 개의 마스크가 사용된다.
한편, 액정표시장치의 제조 공정을 단축시켜 궁극적으로 제조 비용을 절감하기 위한 연구가 활발하게 이루어지고 있다. 그 하나의 예로서 4 마스크 공정을 이용하여 액정표시장치의 하부 기판을 제조하는 공정이 개발되었다.
이와 같은 4 마스크 공정에 대하여 간략하게 설명하면 다음과 같다. 도 3은 종래 액정표시장치 제조방법의 다른 예를 나타낸 공정 순서도이다.
먼저, 투명 기판(102) 상에 소정의 금속 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써, 게이트 배선과 게이트 전극(118)을 형성한다(단계 301).
다음으로, 게이트 절연막(120), 비정질 실리콘(amorphous silicon), 불순물이 함유된 비정질 실리콘을 순차적으로 증착한다. 이어서, 소정의 금속층을 증착하고 제 2 마스크를 이용하여 패터닝함으로써, 데이터 배선과 소스 전극(124), 드레인 전극(126)을 형성하고, 소스 전극(124)과 드레인 전극(126) 사이에 드러난 불순물 반도체층을 식각하여 오믹 콘택층(122b)을 완성한다(단계 302).
이때, 소정 간격의 슬릿(slit) 형상으로 패터닝된 마스크를 사용하는 회절 노광 기법을 이용한다. 즉, 회절 노광 기법을 이용하면 액티브층 및 오믹콘택층을 형성하는 공정과, 소스 및 드레인 전극을 형성하는 공정을 하나의 마스크를 사용하여 동시에 구현함으로써, 공정을 보다 단순화 시킬 수 있게 된다. 이와 같은 회절 노광 기법을 이용한 액정표시장치의 제조 방법에 대해서는 이미 많이 알려져 있으므로, 여기서는 그 상세한 제조 공정에 대해서는 설명을 생략하기로 한다.
다음으로, 보호층(128)을 증착하고 제 3 마스크를 이용하여 패터닝함으로써, 드레인 전극(126)의 소정 영역을 드러내는 콘택홀(130)을 형성한다(단계 303).
마지막으로, 투명 도전 물질을 증착하고 제 4 마스크를 이용하여 패터닝함으로써, 상기 콘택홀(130)을 통해 드레인 전극(126)과 전기적으로 연결되는 투명도전성 물질로 이루어진 화소 전극(132)을 형성한다(단계 304).
이와 같은 제조 공정을 통하여 액정표시장치의 하부 기판을 형성하는 경우에는 그 제조 공정 상에서 4 개의 마스크가 사용된다.
이상의 설명에서와 같이, 액정표시장치를 제조함에 있어, 채용되는 제조공정에 따라 사용되는 마스크의 숫자가 달라지게 된다. 그런데, 사용되는 마스크의 숫자가 줄어들게 되는 경우에는, 액정표시장치의 제조 공정이 보다 단순해질 수 있게 된다. 또한, 액정표시장치의 제조 공정이 보다 단순해짐에 따라 제조 원가가 절감되는 효과가 발생된다.
이에 따라, 액정표시장치를 제조함에 있어, 사용되는 마스크 숫자를 줄일 수 있는 새로운 제조 공정에 대한 연구가 활발하게 진행되고 있는 실정이다.
본 발명은, 액정표시장치의 제조 공정을 단순화시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
도 1은 종래 액정표시장치에 채용되는 액정 패널의 한 예를 나타낸 단면도.
도 2는 종래 액정표시장치 제조방법의 한 예를 나타낸 공정 순서도.
도 3은 종래 액정표시장치 제조방법의 다른 예를 나타낸 공정 순서도.
도 4는 본 발명에 따른 액정표시장치의 제조방법에 의하여 액정표시장치가 제조되는 공정을 나타낸 도면.
도 5는 본 발명에 따른 액정표시장치 제조방법의 한 예를 나타낸 공정 순서도.
도 6은 본 발명에 따른 액정표시장치 제조방법의 다른 예를 나타낸 공정 순서도.
도 7은 본 발명에 따른 액정표시장치 제조방법에 의하여 제조된 액정표시장치의 다른 예를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100... 액정 패널 101, 102, 400... 투명기판
112... 상부 기판 114... 하부 기판
116... 액정 118, 402... 게이트 전극
120, 404... 게이트 절연막 122... 반도체층
122a, 406... 액티브층 122b, 408... 오믹 콘택층
124, 410... 소스 전극 126, 412... 드레인 전극
128, 414... 보호층 130... 콘택홀
132, 418... 화소 전극 134... 블랙 매트릭스
136... 컬러필터 138... 평탄화층
140... 공통 전극 142... 스페이서
144... 씰 패턴 416... 포토 레지스트 막
상기의 목적을 달성하기 위하여 본 발명에 따른 액정표시장치는,
기판과;
상기 기판 위에 마련되며, 게이트 전극, 게이트 절연막, 액티브층, 오믹 콘택층, 소스/드레인 전극 및 보호층이 순차적으로 적층 형성된 박막 트랜지스터; 및
상기 기판 위에 마련되며, 상기 드레인 전극과 전기적으로 접촉되고, 상기 보호층에 음각으로 패터닝된 영역에 형성된 화소 전극; 을 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 액정표시장치 제조방법은,
기판 상에 게이트 전극을 형성하는 단계와;
상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 액티브층 및 오믹 콘택층을 적층 형성시키는 단계와;
상기 오믹 콘택층 상에 소스 및 드레인 전극을 형성시키는 단계와;
상기 게이트 절연막, 소스 전극 및 드레인 전극 위에 보호층을 형성시키는 단계와;
상기 보호층에 있어서, 추후 화소 전극이 형성될 영역은 상기 게이트 절연막 상의 보호층에 음각으로 식각하여 패턴을 형성하는 단계; 및
상기 음각으로 패터닝된 보호층에 전도성 폴리머를 채우고 화소 전극을 형성하는 단계; 를 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 액정표시장치 제조방법의 다른 예는,
제 1 마스크를 사용하며, 기판 상에 게이트 전극을 형성하는 단계와;
제 2 마스크를 사용하며, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 액티브층 및 오믹 콘택층, 소스/드레인 전극을 적층 형성시키는 단계와;
제 3 마스크를 사용하며, 상기 게이트 절연막, 소스 전극 및 드레인 전극 위에 보호층을 형성시키고, 상기 보호층에 있어서, 추후 화소 전극이 형성될 영역은 상기 게이트 절연막 상의 보호층에 음각으로 식각하여 패턴을 형성하는 단계; 및
상기 음각으로 패터닝된 보호층에 전도성 폴리머를 채우고 화소 전극을 형성하는 단계; 를 포함하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 액정표시장치의 제조 공정을 단순화시킬 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
본 발명에 따른 액정표시장치 제조방법에 의하여 액정표시장치의 하부 기판을 제조하는 공정을 도 4 및 도 5를 참조하여 설명하면 다음과 같다. 도 4는 본 발명에 따른 액정표시장치 제조방법의 한 예(4 마스크 공정)에 의하여 액정표시장치가 제조되는 공정을 순차적으로 나타낸 단면도이고, 도 5는 본 발명에 따른 액정표시장치 제조방법의 한 예(4 마스크 공정)에 있어 마스크가 사용되는 공정을 나타낸 순서도이다.
먼저, 도 4a에 도시된 바와 같이, 투명 기판(400) 상에 게이트 전극(402)이 형성된다(단계 501).
여기서 상기 게이트 전극(402)은, 스퍼터링(sputtering) 등의 방법을 통하여 상기 투명 기판(400) 위에 소정의 금속 박막을 증착시킨 후, 포토리쏘그래피(photo lithography) 공정을 통하여 패터닝하고, 식각(etching) 공정을 수행함으로써 게이트 배선과 함께 형성시킨다. 이 공정에서 제 1 마스크가 사용되며, 식각 공정에서는 주로 습식 식각(wet etching)이 이용된다.
이때, 상기 게이트 전극(402)의 재료로는 알루미늄(Al), 구리(Cu) 또는 크롬(Cr) 등의 금속물질이 사용되며, 식각액으로는 (NH4)2S2O8수용액 등이 사용된다.
이후, 도 4b에 나타낸 바와 같이, 상기 게이트 전극(402)이 형성된 투명 기판(400) 상에 게이트 절연막(404), 액티브층(406) 및 오믹 콘택층(408)이 순차적으로 적층 형성된다(단계 502). 이 공정에서 제 2 마스크가 사용되며, 공정에 대하여 간략하게 부연 설명하면 다음과 같다.
상기 게이트 절연막(404)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 절연물질을 투명 기판(400) 상에 전면 증착함으로써 형성된다. 그리고, 상기 게이트 절연막(404) 상에 비정질실리콘(a-Si) 및 불순물이 도핑된 비정질실리콘(n+ a-Si) 층을 CVD 등의 방법을 이용하여 순차적으로 적층 형성한다.
여기서, 이러한 비정질실리콘(a-Si) 및 불순물이 도핑된 비정질실리콘(n+ a-Si) 층에 대하여 포토 리쏘그래피방법을 이용하여 패터닝을 수행하고, 식각 공정을 통하여 액티브층(406) 및 오믹 콘택층(408)을 형성한다. 이때, 식각 공정에서는 주로 건식 식각(dry etching)이 이용된다.
그리고, 도 4c에 나타낸 바와 같이, 상기 오믹 콘택층(408) 상에 소스 및 드레인 전극(410)(412)이 형성된다(단계 503). 이 공정에서 제 3 마스크가 사용된다.
상기 소스 및 드레인 전극(410)(412)은, 상기 게이트 절연막(404) 상에 스퍼터링 등의 방법을 통해 상기 오믹 콘택층(408)을 덮도록 금속층을 증착시킨 후, 포토 리쏘그래피 방법으로 패터닝하고, 식각 공정을 통하여 데이터 배선과 함께 형성시킨다. 이때, 식각 공정에서는 일반적으로 습식 식각(wet etching)이 많이 사용된다.
여기서, 상기 소스 및 드레인 전극(410)(412)으로는 금속 또는 금속합금 중에서 몰리브덴(Mo), MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 사용하고, 식각액으로 (NH4)2S2O8수용액을 사용한다.
그리고, 도 4d 내지 도 4g에 나타낸 바와 같이, 보호층(414) 및 화소 전극(418)이 순차적으로 형성된다(단계 504). 이 공정에서 제 4 마스크가 사용되며, 이하에서 각 도면을 참조하여 보다 상세하게 설명하기로 한다.
도 4d에 나타낸 바와 같이, 보호층(414)이 상기 게이트 절연막(404), 소스 전극(410) 및 드레인 전극(412) 위에 형성되도록 한다. 여기서, 상기 보호층(414)으로 절연물질이 전면에 형성되는데, 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 무기절연물질이 이용될 수 있다. 또한 상기 보호층(414)으로 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(Benzocyclobutene), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유전상수가 작은 유기절연물질이 이용될 수도 있다. 그리고, 상기 보호층(414)으로는 상기 무기절연물질 및 유기절연물질 중에서하나 또는 복수의 물질이 선택되어 형성될 수도 있다. 이때, 상기 소스 전극(410) 및 드레인 전극(412) 상부에 형성되는 상기 보호층(414)의 두께는 2000Å 이상이 되도록 형성한다.
이후, 본 발명에서는 상기 화소 전극(418)을 형성하기 위하여 도 4e 내지 도 4g의 공정을 순차적으로 수행한다.
먼저, 상기 보호층(414)을 원하는 형상으로 식각하기 위하여, 도 4e에 나타낸 바와 같이, 특정된 소정 영역에만 포토 레지스트 막(416)이 남도록 전처리 공정을 수행한다.
즉, 상기 포토 레지스트 막(416)을 전체적으로 도포한 후, 노광 및 현상의 전처리 공정을 수행한다. 이때, 추후 화소 전극(418)이 형성될 상기 게이트 절연막(404)의 상부 영역이 원하는 형상으로 식각될 수 있도록, 화소 형성 영역의 포토 레지스트 막(416)을 제거시킨다. 또한, 추후 형성될 화소 전극(418)이 상기 드레인 전극(412)과 전기적으로 접촉될 수 있도록, 상기 드레인 전극(412) 상부의 일부 영역에 도포된 포토 레지스트 막(416)도 제거시킨다.
이와 같이 전처리 공정이 수행된 이후, 식각 공정을 수행함으로써 상기 보호층(414)을 원하는 형상으로 형성할 수 있게 된다. 그리고, 식각 공정이 수행된 이후의, 상기 포토 레지스트 막(416)이 제거된 형상을 나타내면 도 4f와 같다.
즉, 도 4f에 나타낸 바와 같이, 상기 화소 전극(418)이 형성될 영역은 게이트 절연막(404)이 노출되도록 식각이 수행된다. 이때, 상기 화소 전극(418)이 형성될 영역은 상기 게이트 절연막(404) 상의 보호층(414)에 음각으로 식각되어 형성되는 것이다. 그리고, 형성될 화소 전극(418)과 드레인 전극(412) 간의 전기적 접촉을 위하여, 상기 드레인 전극(412)의 일단이 노출되도록 식각이 수행된다.
이후, 도 4g에 나타낸 바와 같이, 식각이 수행된 영역에 화소 전극(418)이 형성되게 된다. 본 발명에서는 상기 화소 전극(418)을 형성함에 있어 전도성 폴리머를 이용하고자 하였다. 즉, 전도성 폴리머를 상기 식각된 영역에 채워 넣음으로써, 별도의 추가적인 마스크 공정없이 상기 화소 전극(418)을 형성할 수 있게 되는 것이다.
여기서, 상기 화소 전극(418)을 형성하기 위하여 전도성 폴리머, 예컨대 PEDOT(polyethylene dioxythiophene)를 상기 식각된 영역에 채워 넣을 수 있다. 이때, 하나의 예로서 잉크 젯(Ink jet) 장비를 이용함으로써 전도성 폴리머를 원하는 영역에 채워 넣을 수 있게 된다. 그리고, 전도성 폴리머의 투과도 향상 및 전기 저항을 낮추기 위하여 소성, 자외선 처리 등의 후속 처리를 추가적으로 수행할 수도 있다.
이상에서와 같은 제조 공정을 통하면, 4 개의 마스크 공정을 통하여 액정표시장치의 하부 기판을 보다 간단하게 제조할 수 있게 된다.
한편, 이상의 설명에서는 4 마스크 공정을 이용하여, 액정표시장치의 제조 방법에 대하여 설명하였다. 그러나, 소정 간격의 슬릿(slit) 형상으로 패터닝된 마스크를 사용하는 회절 노광 기법을 이용하면, 3 마스크 공정을 통하여 액정표시장치의 제조방법을 구현할 수도 있다. 즉, 회절 노광 기법을 이용하면 액티브층 및 오믹콘택층을 형성하는 공정과, 소스 및 드레인 전극을 형성하는 공정을 하나의 마스크를 사용하여 동시에 구현함으로써, 공정을 보다 단순화 시킬 수 있게 된다.
그러면 본 발명에 따른 액정표시장치 제조방법의 다른 예(3 마스크 공정)를 도 6을 참조하여 간략하게 설명해 보기로 한다. 도 6은 본 발명에 따른 액정표시장치 제조방법의 다른 예를 나타낸 공정 순서도이다.
먼저, 투명 기판 상에 게이트 전극을 형성시킨다(단계 601). 이 공정에서 제 1 마스크가 사용된다.
이후, 상기 게이트 전극이 형성된 투명 기판 상에 게이트 절연막, 액티브층 및 오믹 콘택층을 적층 형성시킨다. 그리고, 상기 오믹 콘택층 상에 소스 및 드레인 전극을 형성시킨다(단계 602). 이 공정에서 제 2 마스크가 사용되며 회절 노광이 수행된다. 회절 노광 기법을 이용한 액정표시장치의 제조방법에 대해서는 이미 많이 알려져 있으므로, 여기서는 그 상세한 회절 노광 기법에 대해서는 설명을 생략하기로 한다.
이어서, 상기 게이트 절연막, 소스 전극 및 드레인 전극 위에 보호층 및 화소 전극을 순차적으로 형성시킨다(단계 603). 이 공정에서 제 3 마스크가 사용된다.
이와 같이, 상기 단계 601 내지 단계 603에 따라 제조되는 액정표시장치 제조방법에 의하면, 3 개의 마스크 만을 사용하여 액정표시장치를 제조할 수 있게 된다. 그 상세한 액정표시장치의 제조방법은 도 4 및 도 5를 참조하여 설명된 바와 유사하므로, 여기서는 그 상세한 설명은 생략하기로 한다.
한편, 본 발명에 따른 액정표시장치의 제조방법에 있어서, 게이트 절연막과보호층으로 어떤 물질을 선택하느냐에 따라, 화소 전극을 형성하기 위하여 보호층을 식각함에 있어 그 식각되는 층이 달라질 수 있게 된다.
즉, 게이트 절연막과 보호층의 재질이 서로 틀린 경우에는, 도 4f 및 도 4g에 나타낸 바와 같이, 화소 전극이 형성될 영역의 상기 보호층만이 식각되고 상기 게이트 절연막은 기판 위에 존재하게 된다. 이때, 상기 기판 위에 게이트 절연막이 존재하도록 하기 위해서는, 상기 게이트 절연막을 이중막으로 구성할 수도 있으며, 상기 게이트 절연막과 보호층을 서로 다른 물질을 이용하여 형성할 수도 있다.
그러나, 게이트 절연막과 보호층의 재질이 동일한 경우(예컨대, 모두 SiNx를 선택)에는, 화소 전극이 형성될 영역의 보호층이 식각되면서 게이트 절연막도 식각됨으로써, 화소 전극이 형성될 영역에는 기판이 노출될 수도 있게 되는 것이다. 이와 같은 경우에 화소 전극이 형성된 액정표시장치의 구조를 도 7에 나타내었다. 여기서, 각 도면부호는 도 4를 참조하여 설명한 바와 동일하므로, 그 상세한 설명은 생략하기로 한다.
이상의 설명에서와 같이 본 발명에 따른 액정표시장치 및 그 제조방법에 의하면, 액정표시장치의 제조 공정을 단순화시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법에 의하면, 사용되는 마스크 숫자를 절감시킴으로써 제조 원가를 감소시킬 수 있는 장점이 있다.

Claims (10)

  1. 기판과;
    상기 기판 위에 마련되며, 게이트 전극, 게이트 절연막, 액티브층, 오믹 콘택층, 소스/드레인 전극 및 보호층이 순차적으로 적층 형성된 박막 트랜지스터; 및
    상기 기판 위에 마련되며, 상기 드레인 전극과 전기적으로 접촉되고, 상기 보호층에 음각으로 패터닝된 영역에 형성된 화소 전극; 을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 화소 전극은 전도성 폴리머로 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 2항에 있어서,
    상기 전도성 폴리머는 PEDOT(polyethylene dioxythiophene)인 것을 특징으로 하는 액정표시장치.
  4. 제 1항에 있어서,
    상기 보호층에 음각으로 패터닝된 영역은, 상기 기판 위의 게이트 절연막이 노출되도록 상기 보호층이 식각되어 형성된 영역인 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서,
    상기 보호층에 음각으로 패터닝된 영역은, 상기 기판 위의 보호층 및 게이트 절연막이 모두 식각되고, 기판이 노출되어 형성된 영역인 것을 특징으로 하는 액정표시장치.
  6. 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 액티브층 및 오믹 콘택층을 적층 형성시키는 단계와;
    상기 오믹 콘택층 상에 소스 및 드레인 전극을 형성시키는 단계와;
    상기 게이트 절연막, 소스 전극 및 드레인 전극 위에 보호층을 형성시키는 단계와;
    상기 보호층에 있어서, 추후 화소 전극이 형성될 영역은 상기 게이트 절연막 상의 보호층에 음각으로 식각하여 패턴을 형성하는 단계; 및
    상기 음각으로 패터닝된 보호층에 전도성 폴리머를 채우고 화소 전극을 형성하는 단계; 를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제 1 마스크를 사용하며, 기판 상에 게이트 전극을 형성하는 단계와;
    제 2 마스크를 사용하며, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 액티브층 및 오믹 콘택층, 소스/드레인 전극을 적층 형성시키는 단계와;
    제 3 마스크를 사용하며, 상기 게이트 절연막, 소스 전극 및 드레인 전극 위에 보호층을 형성시키고, 상기 보호층에 있어서, 추후 화소 전극이 형성될 영역은 상기 게이트 절연막 상의 보호층에 음각으로 식각하여 패턴을 형성하는 단계; 및
    상기 음각으로 패터닝된 보호층에 전도성 폴리머를 채우고 화소 전극을 형성하는 단계; 를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 제 6항 또는 제 7항에 있어서,
    상기 화소 전극을 형성함에 있어, 상기 음각으로 패터닝된 영역에 잉크 젯(Ink jet) 방식으로 전도성 폴리머를 채워 넣는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 제 6항 또는 제 7항에 있어서,
    상기 보호층을 식각함에 있어, 상기 드레인 전극이 추후 형성될 화소 전극과 전기적으로 접촉될 수 있도록, 상기 드레인 전극 상부의 보호층을 일부 식각하여 상기 드레인 전극의 일단을 노출시키는 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제 6항 또는 제 7항에 있어서,
    상기 음각으로 패터닝된 보호층에 전도성 폴리머를 채운 이후에,
    상기 전도성 폴리머에 대한 소성 및/또는 자외선 처리의 후속 단계를 더 구비하는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020030042847A 2003-06-27 2003-06-27 액정표시장치 및 그 제조방법 KR100959990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042847A KR100959990B1 (ko) 2003-06-27 2003-06-27 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042847A KR100959990B1 (ko) 2003-06-27 2003-06-27 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050001265A true KR20050001265A (ko) 2005-01-06
KR100959990B1 KR100959990B1 (ko) 2010-05-27

Family

ID=37217088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042847A KR100959990B1 (ko) 2003-06-27 2003-06-27 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100959990B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700673A (zh) * 2013-12-24 2014-04-02 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972354B2 (ja) * 2000-10-17 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス基板及び液晶表示装置の製造方法
KR100769162B1 (ko) * 2001-03-07 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700673A (zh) * 2013-12-24 2014-04-02 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法

Also Published As

Publication number Publication date
KR100959990B1 (ko) 2010-05-27

Similar Documents

Publication Publication Date Title
KR100190023B1 (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
US6927814B2 (en) Array substrate for LCD and method of fabricating the same
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
US20020051099A1 (en) Array substrate for a liquid crystal display and method for fabricating thereof
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20060050190A1 (en) Liquid crystal display and fabrication method thereof
US20040183989A1 (en) Panel for display device, manufacturing method thereof and liquid crystal display
US20060132693A1 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
US20090046241A1 (en) Liquid crystal display device with notched gate line and gate electrode
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR20180010655A (ko) 박막트랜지스터를 이용한 평판표시장치 제조방법
US6906760B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
KR100959990B1 (ko) 액정표시장치 및 그 제조방법
KR100926433B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101454751B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR20030073569A (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100928491B1 (ko) 액정표시장치 및 그 제조방법
KR100476051B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20080048724A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 10