KR101250317B1 - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101250317B1 KR101250317B1 KR1020060076347A KR20060076347A KR101250317B1 KR 101250317 B1 KR101250317 B1 KR 101250317B1 KR 1020060076347 A KR1020060076347 A KR 1020060076347A KR 20060076347 A KR20060076347 A KR 20060076347A KR 101250317 B1 KR101250317 B1 KR 101250317B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- layer
- storage
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims abstract description 143
- 238000003860 storage Methods 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 41
- 239000011810 insulating material Substances 0.000 claims description 21
- 239000007769 metal material Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 18
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 13
- 239000010931 gold Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 239000007788 liquid Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004372 Polyvinyl alcohol Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229920002451 polyvinyl alcohol Polymers 0.000 description 6
- 229940068984 polyvinyl alcohol Drugs 0.000 description 6
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229920002313 fluoropolymer Polymers 0.000 description 4
- 239000004811 fluoropolymer Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은 기판 상의 화소영역 내에 투명 도전성 물질로써 형성된 제 1 스토리지 전극과; 상기 제 1 스토리지 전극 위로 전면에 형성된 절연층과; 상기 절연층 위로 일방향으로 연장 형성된 데이터 배선과; 상기 데이터 배선과 전기적으로 연결되는 소스 전극과, 상기 소스 전극과 마주하며 이격하여 동일물질로 이루어진 드레인 전극과; 상기 드레인 전극과 접촉하며 형성된 화소전극 및 상기 화소전극이 연장되며 상기 제 1 스토리지 전극과 중첩하며 형성된 제 2 스토리지 전극과; 상기 서로 이격하는 소스 및 드레인 전극의 서로 마주하는 일끝단 및 이들 두 전극의 이격영역에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극 및 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 게이트 전극 및 제 1 스토리지 전극을 각각 노출시키는 게이트 콘택홀및 스토리지 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 동시에 상기 스토리지 콘택홀을 통해 상기 제 1 스토리지 전극과 접촉하며, 상기 데이터 배선과 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선을 포함하는 액정표시장치용 어레이 기판을 제공한다.
Description
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 유기 반도체 물질 특히 액상 타입의 저분자 유기 반도체 물질을 이용하여 제조한 유기 박막트랜지스터를 포함하는 종래의 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도.
도 3은 본 발명의 실시예에 따른 유기 반도체층을 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5a 내지 도 5h는 도 3을 절단선 Ⅳ-Ⅳ를 절단한 부분에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 103 : 제 1 스토리지 전극
108 : 데이터 배선 110 : 소스 전극
113 : 드레인 전극 120 : 화소전극
127 : 제 2 스토리지 전극 145 : 게이트 전극
155 : 게이트 콘택홀 158 : 스토리지 콘택홀
StgC : 스토리지 커패시터 Tr : (유기)박막트랜지스터
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구 성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막 트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트 릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상 의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 코팅 장치를 이용하게 됨으로 초기 설비 비용이 매우 저렴하여 결과적으로 제조 비용의 절감을 달성할 수 있는 바, 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유기 기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 이루는 반도체층을 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 저온 공정에서 증착 형성하게 되면, 상기 반도체층 내부 구조가 치밀하지 못하여 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 갖는 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있다.
이러한 유기 반도체 물질은 크게 분말 타입의 유기 반도체 물질(대부분이 저분자 유기 반도체 물질)과 액상 타입의 유기 반도체 물질(대부분 고분자 유기 반도체 물질)로 나뉘어지며, 통상적으로 분말 타입은 저분자형 유기 반도체 물질이며 이러한 분말 형태를 갖는 유기 반도체 물질은 상온에서 이베퍼레이션을 통해 기판 상에 유기 반도체층을 형성하고, 액상 타입은 통상적으로 고분자 유기 반도체 물질이며 상온에서 코팅을 통해 기판 상에 유기 반도체층을 형성하고 있다.
통상적으로 분말 타입의 저분자 유기 반도체 물질의 반도체 특성이 액상 타입의 고분자 유기 반도체 물질 대비 우수하므로 저분자 유기 반도체 물질을 유기 반도체층으로 하여 형성한 박막트랜지스터를 구비한 액정표시장치가 주를 이루고 있으며, 최근에는 저분자 유기 반도체물질 또한 고분자 유기 반도체 물질과 같이 코팅 등의 방법에 의해 기판 상에 형성될 수 있도록 액상 타입의 저분자 유기 반도체물질이 개발되었으며 이를 이용한 액정표시장치가 제안되고 있다.
하지만, 저온 공정에서 진행하는 것을 특징으로 하는 유기 반도체 물질을 이용한 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 경우, 상기 유기 박막트랜지스터의 특성이 고온의 분위기에서 비정질 실리콘 또는 폴리 실리콘을 이용하여 완성한 박막트랜지스터 대비 떨어지게 되므로 이를 극복하기 위해 채널비 즉 반도체층 내부에 형성되는 채널의 길이에 대한 너비의 값을 증가시키고, 동시에 내화학성이 약한 유기 반도체 물질 특히 저분자 유기 반도체 물질로 이루어진 유기 반도체층의 화학적 손상을 방지하기 위해 반도체층의 면적을 크게 형성하고 있는 실정이다.
도 2는 유기 반도체 물질 특히 액상 타입의 저분자 유기 반도체 물질을 이용하여 제조한 유기 박막트랜지스터를 포함하는 종래의 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도이다.
도시한 바와 같이, 데이터 배선(52)과 게이트 배선(77)이 서로 교차하여 화소영역(P)을 정의하며 형성되어 있으며, 상기 두 배선(55, 77)의 교차지점 부근에는 상기 두 배선(55, 77)과 각각 연결되며 스위칭 소자로써 소스 및 드레인 전극(57, 59)과 유기 반도체층(미도시)과 게이트 절연막(미도시)과 게이트 전극(73)으로 이루어진 유기 박막트랜지스터(Tr)가 형성되어 있으며, 상기 유기 박막트랜지스터(Tr)와 연결되며 상기 화소영역(P) 내에는 화소전극(63)이 형성되어 있다.
이때, 상기 화소전극의 일부분(66)은 상기 게이트 배선 일부(80)과 중첩하며 형성됨으로써 스토리지 커패시터(StgC)를 형성하고 있으며, 상기 스토리지 커패시터(StgC)의 용량을 확보하기 위해 제 1 스토리지 전극(66)을 이루는 상기 화소전극 일부(66)와 중첩되어 제 2 스토리지 전극(80)을 이루는 게이트 배선 일부분(80)의 면적을 크게 형성하고 있다. 따라서 상기 게이트 배선(77)의 폭이 매우 두껍게 형성되고 있음을 알 수 있다.
하지만, 이러한 구조를 갖는 종래의 유기 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판의 경우, 화소영역(P)의 대부분을 스토리지 커패시 터(StgC)와 스위칭 소자인 박막트랜지스터(Tr)가 차지하게 됨으로써 상기 화소영역(P) 내에서 빛이 통과하는 개구 영역(OA)이 매우 작게 됨을 알 수 있다. 따라서, 개구율이 매우 작아지게 되어 휘도 특성이 저하되는 문제가 있다.
유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판을 제조할 경우, 특성 향상을 위한 채널비의 증가와 유기 반도체 물질의 화학적 손상을 최소화하고자 상기 유기 반도체층의 사이즈의 증가 등에 의해 개구율이 저하된다.
따라서, 유기 박막트랜지스터의 소자 특성과 유기 박막트랜지스터를 구비한 액정표시장치의 각 화소 구동시의 차징(charging)특성 및 개구율을 동시에 종합적으로 만족시킬 수 있는 화소설계가 필요하다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로 스토리지 커패시터의 면적을 크게 하여 스토리지 용량을 충분히 확보하면서도 개구율을 향상시켜 휘도를 증가시킬 수 있는 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판은, 기판 상의 화소영역 내에 투명 도전성 물질로써 형성된 제 1 스토리지 전극과; 상기 제 1 스토리지 전극 위로 전면에 형성된 절연층과; 상기 절연층 위로 일방향으로 연장 형성된 데이터 배선과; 상기 데이터 배선과 전기적으로 연결되는 소스 전극과, 상기 소스 전극과 마주하며 이격하여 동일물질로 이루어진 드레인 전극과; 상기 드레인 전극과 접촉하며 형성된 화소전극 및 상기 화소전극이 연장되며 상기 제 1 스토리지 전극과 중첩하며 형성된 제 2 스토리지 전극과; 상기 서로 이격하는 소스 및 드레인 전극의 서로 마주하는 일끝단 및 이들 두 전극의 이격영역에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극 및 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 게이트 전극 및 제 1 스토리지 전극을 각각 노출시키는 게이트 콘택홀및 스토리지 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 동시에 상기 스토리지 콘택홀을 통해 상기 제 1 스토리지 전극과 접촉하며, 상기 데이터 배선과 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선을 포함한다.
이때, 상기 화소전극은 투명 도전성 물질로 이루어진 것이 특징이며, 이 경우 상기 투명 도전성 물질은 인듐-틴-옥사이드(ITO)로써 이루어진 것이 특징이다.
또한, 상기 절연층은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지며, 상기 게이트 절연막과 게이트 전극은 상기 유기 반도체층과 동일한 패턴 형태를 갖는 것이 특징이다.
또한, 상기 게이트 배선 위로 형성된 제 2 보호층을 더욱 포함한다.
본 발명에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상에 투명 도전성 물질로써 상기 화소영역 내에 제 1 스토리지 전극을 형성하는 단계와; 상기 제 1 스토리지 전극 위로 전면에 절연층을 형성하는 단계와; 상기 절연층 위로 일방향으로 연장하는 데이터 배선을 형성하는 단계와; 상기 절연층 위로 상기 화소영역 내에 상기 데이터 배선과 전기적으로 연결되는 소스 전극과, 상기 소스 전극과 이격하여 마주하는 드레인 전극을 형성하는 단계와; 상기 절연층 위로 상기 화소영역에 상기 드레인 전극과 접촉하며 그 일부가 상기 제 1 스토리지 전극과 중첩하여 제 2 스토리지 전극을 이루는 화소전극을 형성하는 단계와; 상기 서로 이격하는 마주하는 소스 및 드레인 전극 끝단을 포함하여 이들 두 전극의 이격영역에 순차 적층된 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 전면에 상기 게이트 전극 일부 및 상기 제 1 스토리지 전극 일부를 각각 노출시키는 게이트 콘택홀 및 스토리지 콘택홀을 갖는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 동시에 상기 스토리지 콘택홀을 통해 상기 제 1 스토리지 전극과 접촉하며, 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 투명 도전성 물질은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)인 것이 바람직하며, 상기 절연층은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 형성하는 것이 바람직하다.
또한, 상기 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는, 상기 소스 및 드레인 전극과 화소전극 위로 전면에 유기 반도체 물질을 도포하여 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층 위로 유기 절연물질을 도포하여 유기 절연물질층을 형성하는 단계와; 상기 유기 절연물질층 위로 금속물질을 증착하여 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 금속물질층을 제 1 차 식각을 진행하여 제거함으로써 상기 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부에 남아있는 상기 포토레지스트 패턴을 제거하는 단계와; 상기 게이트 전극을 식각 마스크로 하여 제 2 차 식각을 진행함으로써 상기 게이트 전극 외부로 노출된 상기 유기 절연물질층과 그 하부의 유기 반도체 물질층을 제거하는 단계를 포함하며, 이때, 상기 유기 반도체 물질층은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 중 하나를 이용하여 코팅함으로써 형성하는 것이 특징이다.
또한, 상기 게이트 배선을 형성하는 단계 이후에는, 상기 게이트 배선 위로 제 2 보호층을 형성하는 단계를 더욱 포함한다.
또한, 상기 데이터 배선을 형성하는 단계와, 상기 서로 이격하는 소스 및 드레인 전극을 형성하는 단계는 동일한 금속물질로 동일한 마스크 공정에 의해 진행되는 것이 특징이며, 상기 소스 및 드레인 전극을 형성하는 단계와 상기 화소전극을 형성하는 단계는 동일한 물질로 동일한 마스크 공정에 의해 진행되는 것이 특징이며, 이 경우, 상기 동일한 물질은 인듐-틴-옥사이드(ITO)인 것이 바람직하다.
이하, 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 유기 반도체층을 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도이며, 도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 상기 화소영역 내의 스위칭 소자인 박막트랜지스터가 형성되는 부분을 스위칭 영역, 그리고 스토리지 커패시터가 형성되는 영역을 스토리지 영역이라 정의한다.
우선, 도 3을 참조하면, 일방향으로 연장하는 게이트 배선(165)이 형성되어 있으며, 이와 교차하여 화소영역(P)을 정의하는 데이터 배선(108)이 형성되어 있다.
또한, 상기 게이트 및 데이터 배선(165, 108)의 교차지점 부근에는 이들 두 배선(165, 108)과 각각 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다. 이때 상기 박막트랜지스터(Tr)는 소스 및 드레인 전극(110, 113)과 유기 반도체(미도시)과 게이트 절연막(미도시)과 게이트 전극(145)으로 이루어지며, 상기 소스 전극(110)은 상기 데이터 배선(107)과 직접 접촉하며 연결되고 있으며, 상기 게이트 전극(145)은 게이트 콘택홀(155)을 통해 게이트 배선(165)과 연결되며 형성되고 있다. 또한 상기 드레인 전극(113)은 상기 화소영역(P) 내 대부분에 대해 투명 도전성 물질로 형성된 화소전극(120)과 직접 접촉하며 전기적으로 연결되고 있다.
한편, 본 발명의 가장 특징적은 부분으로써 상기 화소전극 일부(127)와 중첩하며 동시에 상기 게이트 배선(165)과 접촉하며 상기 투명 도전성 물질로 이루어진 (제 1)스토리지 전극(103)이 형성됨으로써 이와 중첩하여 제 2 스토리지 전극(127) 을 이루는 상기 화소전극(120) 일부분과 더불어 스토리지 커패시터(StgC)를 형성하고 있다.
통상적으로 스토리지 커패시터를 이루는 2개의 스토리지 전극 중 일전극은 저저항 금속물질로 이루어진 게이트 배선을 이용하고 있고, 이 경우 상기 저저항 금속물질은 불투명한 물질이 되는 바, 개구율 저하를 유발하게 되지만 본 발명의 경우, 화소전극(120) 중 일부분(127)을 제 2 스토리지 전극(127)으로, 상기 화소전극(120)을 이루는 물질인 투명 도전성 물질로써 제 1 스토리지 커패시터(103)를 형성하여 빛이 투과되도록 함으로써 개구율 저하 및 휘도 저하를 방지할 수 있도록 한 것이 특징적인 구성이 되고 있다.
다음 도 4를 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
우선, 투명한 절연기판(101) 상의 화소영역(P) 및 게이트 배선이 형성되어야 할 영역(GLA)에 대응하여 투명 도전성 물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 제 1 스토리지 전극(103)이 형성되어 있으며, 그 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로써 절연막(105)이 형성되어 있다. 이때, 상기 절연막은 특히 친수성 특성을 갖는 산화실리콘(SiO2)으로 형성됨으로써 그 상부로 이와 접촉하며 형성되는 유기 반도체층(130)과의 접촉특성을 향상시키는 것이 특징적인 면이 되고 있다.
다음, 상기 절연막(105) 위로 일방향으로 연장하는 다수의 데이터 배선(108) 이 형성되어 있으며, 또한 상기 절연막(105) 위로 스위칭 영역(TrA)에 대응해서는 상기 데이터 배선(108)과 접촉하며 저저항 물질이며 일함수 값이 가장 큰 금속 예를들면 금(Au)으로써 이루어진 소스 전극(110)이 형성되어 있으며, 상기 소스 전극(110)과 소정간격 이격하며 상기 소스 전극(110)을 이루는 동일한 물질로 이루어진 드레인 전극(113)이 상기 소스 전극(110)과 마주하며 형성되어 있다. 이때, 도면에서는 상기 데이터 배선(108)과 소스 및 드레인 전극(110, 113)을 모두 금(Au)으로 형성됨으로써 상기 소스 전극(110)이 상기 데이터 배선(108)에서 분기한 형태를 갖는 것을 보이고 있으나, 상기 데이터 배선과 소스 전극(드레인 전극 포함)은 그 물질을 달리하여 형성됨으로써 분기하는 형태가 아닌 중첩 접촉하는 형태로 형성될 수도 있다.
다음, 상기 제 1 스토리지 전극(103)이 형성된 부분 일부에 대응해서 상기 화소영역(P) 내에는 상기 드레인 전극(113)과 직접 접촉하며 투명한 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 화소전극(120)이 형성되어 있다. 이때, 상기 화소전극(120) 중 상기 제 1 스토리지 전극(103)과 중첩하는 영역은 제 2 스토리지 전극(127)을 이루며, 이들 두 전극(103, 127)은 상기 제 1, 2 스토리지 전극(103, 127) 사이에 형성된 상기 절연막(105)을 유전체층으로 하여 스토리지 커패시터(StgC)를 이루고 있다.
다음, 스위칭 영역(TrA)에 있어 상기 서로 마주하는 소스 및 드레인 전극(110, 113) 일 끝단을 포함하여 이들 두 전극(110, 113)의 이격영역 상에 동일한 패턴 형태를 갖는 형태로써 유기 반도체층(130)과 게이트 절연막(136)과 게이트 전 극(145)이 순차적으로 적층 형성되어 있다. 이때, 상기 소스 및 드레인 전극(110, 113)과 유기 반도체층(130)과 게이트 절연막(136) 및 게이트 전극(145)은 유기 박막트랜지스터(Tr)를 이루게 된다.
다음, 상기 유기 박막트랜지스터(Tr) 및 노출된 화소전극(120)과 제 2 스토리지 전극(127) 위로 전면에 유기 절연물질 예를들면 벤조사이클로부텐(BCB), 포토아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 플루오루폴리머(fluoropolymer) 중 하나 또는 두 개의 물질로 단일층 또는 이중층 구조의 보호층(150)이 형성되어 있다. 이때 상기 단일층 또는 이중층 구조의 보호층(150)은 상기 게이트 전극(145)에 대응해서는 그 일부를 노출시키는 게이트 콘택홀(155)과 하부에 위치한 상기 절연막(105)까지 함께 제거되어 상기 제 1 스토리지 전극(103) 끝단부 일부를 노출시키는 스토리지 콘택홀(158)을 갖는 것이 특징이다. 이때 도면에서는 상기 보호층(150)을 단일층 형태로 형성한 것을 도시하였다.
다음, 상기 게이트 및 스토리지 콘택홀(155, 158)을 갖는 보호층(150) 상부로 저저항 물질로 이루어지며 상기 게이트 및 스토리지 콘택홀(155, 158)을 통해 각각 상기 게이트 전극(145) 및 제 1 스토리지 전극(103)과 동시에 접촉하며 상기 데이터 배선(108)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(165)이 형성되어 있다.
또한, 도면에는 나타나지 않았지만, 상기 게이트 배선(165) 상부로는 제 2 보호층(미도시)이 더욱 형성될 수도 있다.
본 발명에 따른 유기 반도체층(130)을 포함하는 액정표시장치용 어레이 기 판(101)의 경우, 상기 게이트 배선(165)과 동일한 층에 동일한 물질로써 (제 1)스토리지 전극을 형성하지 않고, 투명한 도전성 물질을 이용하여 상기 화소전극 일부(127)과 상기 화소영역(P) 내에서 중첩하도록 (제 1)스토리지 전극(103)을 형성함으로써 스토리지 커패시터(StgC) 용량 확장에 의한 개구율 저하를 방지하는 것이 본 발명의 가장 특징적인 것이 되고 있다.
종래의 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 경우, 게이트 배선과 동일한 층에 동일한 물질로 상기 게이트 배선과 연결되도록 하여 일 스토리 전극을 형성함으로써 상기 저저항 특성을 갖는 불투명 금속으로 이루어진 게이트 배선이 화소영역 내부로 두꺼운 폭을 갖도록 확장 형성됨으로써 화소영역 내의 개구율을 축소시키는 형태가 되었으나, 본 발명의 경우, 게이트 배선(165)과 이원화하여 빛을 투과시키는 투명 도전성 물질로써 (제 1)스토리지 전극(103)을 형성함으로써 개구율 저하없이 스토리지 커패시터(StgC)의 용량 확장이 가능한 구조를 갖는 것이 특징적이 면이 되고 있다.
이후에는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 5a 내지 도 5h는 도 3을 절단선 Ⅳ-Ⅳ를 절단한 부분에 대한 제조 단계별 공정 단면도이다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(101) 예를들어 유리 또는 플라스틱 재질의 기판(101) 위로 투명 도전성 물질 예를들어 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층을 형성하고 그 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성한 후 빛을 선택적으로 투과시키는 노광 마스크를 이용한 노광, 상기 포토레지스트층(미도시)의 현상, 현상 후 남아있는 포토레지스트층(미도시)을 이용한 상기 투명 도전성 물질층의 식각 및 상기 남아있는 포토레지스트층(미도시)의 스트립(strip) 또는 애싱(ashing) 등을 포함하는 마스크 공정을 진행하여 패터닝함으로써 스위칭 영역(TrA)을 제외한 화소영역(P)과 게이트 배선이 형성될 영역(GLA) 일부에 대응하여 제 1 스토리지 전극(103)을 형성한다. 이때, 상기 제 1 스토리지 전극(103)은 각 화소영역(P)별로 독립적으로 패터닝된 형태를 갖는 것이 특징이다.
다음, 상기 제 1 스토리지 전극(103) 위로 전면에 무기절연물질 예를들어 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 절연층(105)을 형성한다. 이때, 상기 절연층(105)은 산화실리콘(SiO2)으로 형성하는 것이 바람직한데 이는 상기 산화실리콘(SiO2)은 친수성 특성을 갖는 바, 이는 추후 그 상부로 형성되는 유기 반도체층(미도시)과의 접촉특성을 향상시키는 동시에 유기 반도체층(미도시)이 고른 두께로 형성되는 효과를 갖기 때문이다.
다음, 도 5b에 도시한 바와 같이, 상기 절연층(105) 위로 저저항 특성을 갖는 금속물질 예를들면 금(Au), 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에선 선택되는 하나의 물질을 전면에 증착하고 마스크 공정을 진행하여 패터닝함으로써 일방향으로 연장하는 데이터 배선(108)을 형성한다. 이후에는 상기 데이터 배선(108)을 형성한 동일 공정에 의해 스위칭 영 역(TrA)에 서로 이격하며 마주하는 형태의 소스 및 드레인 전극(110, 113)을 형성한다. 이때, 상기 소스 전극(110)은 상기 데이터 배선(108)과 접촉하며 형성되도록 한다. 이 경우, 추후 형성된 유기 반도체층과 접촉하는 상기 소스 및 드레인 전극(110, 113)은 일함수 값이 큰 금속물질로써 형성되어야 스위칭 역할을 하는 박막트랜지스터(Tr) 특성이 우수하게 되는 바, 되도록 큰 일함수 값을 갖는 금속물질로 형성해야 하며 이러한 금속물질로는 금(Au) 또는 인듐-틴-옥사이드(ITO)가 바람직하다.
따라서, 상기 데이터 배선(108)을 금(Au)로 형성하는 경우는 도시한 바와같이 상기 소스 및 드레인 전극(110, 113)을 상기 데이터 배선(108)을 형성한 동일 공정에 의해 형성할 수 있고, 한편 상기 데이터 배선(108)과 소스 및 드레인 전극(110, 113)을 이원화하여 서로 다른 물질로 형성할 수도 있다. 예를들어 상기 데이터 배선(108)은 상기 저저항 금속물질 중 금(Au)을 제외한 하나의 금속물질로 형성하고, 상기 소스 및 드레인 전극(110, 113)은 인듐-틴-옥사이드(ITO)로 형성할 수도 있으며, 이 경우, 우선 상기 데이터 배선(108)을 형성 한 후, 다음 공정에서 형성되는 화소전극을 형성하는 단계에서 상기 소스 및 드레인 전극(110, 113)을 형성할 수도 있다. 도면에서는 상기 데이터 배선(108)과 소스 및 드레인 전극(110, 113)이 동일 공정에서 동일한 물질 즉 금(Au)으로써 형성된 것을 보이고 있다.
다음, 도 5c에 도시한 바와 같이, 상기 데이터 배선(108)과 소스 및 드레인 전극(110, 113) 위로 투명 도전성 물질 예를들어 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상 기 화소영역(P) 내에 화소전극(120)을 형성한다. 이때, 상기 화소전극(120)은 상기 드레인 전극(113)의 일끝단과 직접 접촉하며, 상기 제 1 스토리지 전극(103)과 중첩하며 형성되도록 한다. 이때, 상기 화소전극(120)은 상기 제 1 스토리지 전극(103)보다는 작은 면적을 가지며 게이트 배선이 형성될 영역(GLA)에는 형성되지 않도록 한다. 이때, 상기 제 1 스토리지 전극(103)과 중첩 형성된 상기 화소전극은 제 2 스토리지 전극(127)을 이루게 된다.
한편, 변형예로써 상기 소스 및 드레인 전극을 인듐-틴-옥사이드(ITO)로 형성할 경우, 상기 화소전극을 형성하는 단계에서 상기 소스 및 드레인 전극을 동시에 형성할 수 있으며, 이 경우 상기 드레인 전극은 상기 화소전극에서 분기한 형태로 형성되게 된다.
또한, 상기 소스 및 드레인 전극을 인듐-틴-옥사이드(ITO)로 형성한 경우, 상기 인듐-틴-옥사이드(ITO)의 일함수 값을 향사시키고자 산소(O2) 플라즈마 공정을 더욱 진행한다. 상기 산소(O2) 플라즈마 공정을 진행하기 전의 인듐-틴-옥사이드(ITO)는 일함수 값이 4.6eV정도이나 상기 산소(O2) 플라즈마 공정을 진행한 후의 인듐-틴-옥사이드(ITO)는 4.8eV 내지 4.9eV 정도의 일함수 값을 갖게 된다.
다음, 도 5d에 도시한 바와 같이, 상기 소스 및 드레인 전극(110, 113)과 화소전극(120) 및 제 2 스토리지 전극(127)이 형성된 기판(101) 전면에 액상의 유기 반도체 물질 특히 이동도(mobility) 등이 비교적 우수한 저분자 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크 젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 코팅함으로써 유기 반도체 물질층(129)을 형성한다.
이후, 상기 유기 반도체 물질층(129) 위로 연속하여 상기 유기 반도체 물질층(129)과 접촉하여도 반응하지 않으며, 상기 유기 반도체 물질층(129)에 전혀 영향을 끼치지 않는 것을 특징으로 하는 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 도포함으로써 전면에 게이트 절연물질층(135)을 형성하고, 연속하여 게이트 절연물질층(135) 위로 전면에 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(144)을 형성한다.
이후, 상기 제 2 금속층(144) 위로 포토레지스트 또는 감광성의 PVA(poly vinyl alcohol) 또는 포토아크릴(photo acryl)을 도포하고 노광, 현상함으로써 감광성 패턴(191)을 형성한다.
다음, 도 5e에 도시한 바와 같이, 상기 감광성 패턴(도 5d의 191)을 식각 마스크로 하여 제 1 건식식각을 진행함으로써 상기 감광성 패턴(도 5d의 191) 외부로 노출된 상기 제 2 금속층(도 5d의 144)을 제거함으로써 게이트 전극(145)을 형성한 후, 상기 게이트 전극(145) 상부에 남아있는 상기 감광성 패턴(도 5d의 191)을 스트립(strip)을 진행하여 제거함으로써 상기 게이트 전극(145)을 노출시킨다.
이때, 상기 제 2 금속층(도 5d의 144)의 식각은 상기 제 2 금속층(도 5d의 144) 하부로 게이트 절연 물질층(135)이 상기 유기 반도체 물질층(129)을 완전히 덮으며 형성되어 있는 바, (제 1)건식식각으로 진행하지 않고 식각액을 이용한 습 식식각을 이용해도 무방하나 상기 유기 반도체 물질층(129)이 식각액 등의 화학물질에 매우 취약하므로, 식각액 침투에 의한 손상의 가능성을 완전히 배제시키기 위해서는 건식식각을 통해 패터닝하는 것이 바람직하다.
다음, 도 5f에 도시한 바와 같이, 상기 게이트 전극(145)을 식각 마스크로 하여 제 2 건식식각을 진행하여 상기 게이트 전극(145) 외부로 노출된 게이트 절연물질층(도 5e의 135)과 유기 반도체 물질층(도 5e의 129)을 동시에 제거함으로써 상기 게이트 전극(145) 하부로 상기 게이트 전극(145)과 동일한 형태의 게이트 절연막(136)과 유기 반도체층(130)을 형성한다. 이때, 상기 제 1, 2 건식식각은 그 조건을 달리하여 진행하게 된다. 즉 제 1 건식시각은 (제 2)금속층(도 5d의 144)을 식각하는 것이며, 제 2 건식식각은 유기 절연물질로 이루어진 게이트 절연물질층(도 5e의 135) 및 유기 반도체 물질층(도 5e의 144)을 식각하게 되는 바, 식각 가스를 달리하며 플라즈마 진행을 하게 되므로 제 2 건식식각 진행시 상기 제 2 건식식각에 상기 게이트 전극(145) 또한 노출되지만, 상기 게이트 전극(145)은 식각되지 않고 상기 게이트 전극(145) 외부로 노출된 게이트 절연물질층(도 5e의 135) 및 유기 반도체 물질층(129)만이 식각되게 된다.
따라서, 상기 스위칭 영역(TrA)을 제외한 영역에는 상기 데이터 배선(105)과 화소전극(120)이 노출되게 되며, 동시에 상기 스위칭 영역(TrA)에는 서로 마주하며 이격하는 상기 소스 및 드레인 전극(110, 113)과 접촉하며 이들 두 전극(110, 113) 사이의 이격영역에 아일랜드 형상의 유기 반도체층(130)과 그 상부로 상기 유기 반도체층(130)과 동일한 형태를 갖는 게이트 절연막(136) 및 게이트 전극(145)이 형 성되게 된다.
이때, 상기 서로 이격하는 소스 및 드레인 전극(110, 113)과 유기 반도체층(130)과 게이트 절연막(136)과 게이트 전극(145)은 스위칭 소자인 유기 박막트랜지스터(Tr)를 이루게 된다.
다음, 도 5g에 도시한 바와 같이, 상기 박막트랜지스터(Tr)와 노출된 화소전극(120) 및 제 2 스토리지 전극(127)과 데이터 배선(105) 위로 전면에 유기절연물질 예를들면 벤조사이클로부텐(BCB), 포토아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 플루오루폴리머(fluoropolymer) 중 하나 또는 선택된 두 개의 물질을 연속하여 도포함으로써 단일층 또는 이중층 구조의 보호층(150)을 형성하고, 상기 단일층 또는 이중층 구조의 보호층(150)을 노광하고 현상하는 것을 특징으로 하는 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 전극(145) 일부에 대응하여 이를 노출시키는 게이트 콘택홀(155)을 형성하고, 동시에 상기 화소영역(P) 내 더욱 정확히는 게이트 배선이 형성될 영역(GLA)에 대해서는 상기 절연층(105)을 노출시키는 스토리지 콘택홀(158)을 형성하고, 연속하여 상기 스토리지 콘택홀(158)을 노출된 상기 절연층(105)을 제 3 건식식각을 진행하여 제거함으로써 상기 제 1 스토리지 전극(105)을 노출시키도록 한다.
다음, 도 5h에 도시한 바와 같이, 상기 게이트 콘택홀(155) 및 스토리지 콘택홀(158)을 갖는 보호층(150) 위로 저저항 금속물질 예를들면 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 하나의 물질을 200℃ 이하에서 스퍼터링을 통해 증착하고, 이를 마스크 공정을 진 행하여 패터닝함으로써 상기 게이트 콘택홀(155)을 통해 게이트 전극(145)과 접촉하며, 동시에 상기 스토리지 콘택홀(158)을 통해 상기 제 1 스토리지 전극(103)과 접촉하며, 상기 데이터 배선(108)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(165)을 형성함으로써 본 발명의 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 완성한다.
이때, 도면에는 나타나지 않았으나, 상기 게이트 배선(165) 위로 제 2 보호층(미도시)을 더욱 형성할 수도 있다.
본 발명에 의한 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판은 유기 박막트랜지스터의 특성상 스토리지 커패시터 용량을 크게 형성하는데 있어서, 게이트 배선과 이원화하여 상기 게이트 배선과 전기적으로 연결되며 투명환 도전성 물질로써 화소전극과 중첩하도록 화소영역 내에 스토리지 전극을 형성함으로써 개구율 및 휘도를 향상시키는 효과를 갖는다.
또한, 고가의 진공장비를 이용하지 않고 액상의 반도체 유기물질을 이용하여 유기 반도체층을 형성함으로써 초기 설비비용을 절감하여 제품의 가격 경쟁력을 향상시키는 효과가 있다.
Claims (15)
- 기판 상의 화소영역 내에 투명 도전성 물질로써 형성된 제 1 스토리지 전극과;상기 제 1 스토리지 전극 위로 전면에 형성된 절연층과;상기 절연층 위로 일방향으로 연장 형성된 데이터 배선과;상기 데이터 배선과 전기적으로 연결되는 소스 전극과, 상기 소스 전극과 마주하며 이격하여 동일물질로 이루어진 드레인 전극과;상기 드레인 전극과 접촉하며 형성된 화소전극 및 상기 화소전극이 연장되며 상기 제 1 스토리지 전극과 중첩하며 형성된 제 2 스토리지 전극과;상기 서로 이격하는 소스 및 드레인 전극의 서로 마주하는 일끝단 및 이들 두 전극의 이격영역에 형성된 유기 반도체층과;상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과;상기 게이트 전극 및 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 게이트 전극 및 제 1 스토리지 전극을 각각 노출시키는 게이트 콘택홀및 스토리지 콘택홀을 가지며 형성된 제 1 보호층과;상기 제 1 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 동시에 상기 스토리지 콘택홀을 통해 상기 제 1 스토리지 전극과 접촉하며, 상기 데이터 배선과 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 화소전극은 투명 도전성 물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 2 항에 있어서,상기 투명 도전성 물질은 인듐-틴-옥사이드(ITO)로써 이루어진 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 절연층은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 게이트 절연막과 게이트 전극은 상기 유기 반도체층과 동일한 패턴 형태를 갖는 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 게이트 배선 위로 형성된 제 2 보호층을 더욱 포함하는 액정표시장치용 어레이 기판.
- 화소영역이 정의된 기판 상에 투명 도전성 물질로써 상기 화소영역 내에 제 1 스토리지 전극을 형성하는 단계와;상기 제 1 스토리지 전극 위로 전면에 절연층을 형성하는 단계와;상기 절연층 위로 일방향으로 연장하는 데이터 배선을 형성하는 단계와;상기 절연층 위로 상기 화소영역 내에 상기 데이터 배선과 전기적으로 연결되는 소스 전극과, 상기 소스 전극과 이격하여 마주하는 드레인 전극을 형성하는 단계와;상기 절연층 위로 상기 화소영역에 상기 드레인 전극과 접촉하며 그 일부가 상기 제 1 스토리지 전극과 중첩하여 제 2 스토리지 전극을 이루는 화소전극을 형성하는 단계와;상기 서로 이격하는 마주하는 소스 및 드레인 전극 끝단을 포함하여 이들 두 전극의 이격영역에 순차 적층된 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와;상기 게이트 전극 위로 전면에 상기 게이트 전극 일부 및 상기 제 1 스토리 지 전극 일부를 각각 노출시키는 게이트 콘택홀 및 스토리지 콘택홀을 갖는 제 1 보호층을 형성하는 단계와;상기 제 1 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 동시에 상기 스토리지 콘택홀을 통해 상기 제 1 스토리지 전극과 접촉하며, 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,상기 투명 도전성 물질은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)인 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,상기 절연층은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 형성하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,상기 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는,상기 소스 및 드레인 전극과 화소전극 위로 전면에 유기 반도체 물질을 도포하여 유기 반도체 물질층을 형성하는 단계와;상기 유기 반도체 물질층 위로 유기 절연물질을 도포하여 유기 절연물질층을 형성하는 단계와;상기 유기 절연물질층 위로 금속물질을 증착하여 금속물질층을 형성하는 단계와;상기 금속물질층 위로 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 외부로 노출된 상기 금속물질층을 제 1 차 식각을 진행하여 제거함으로써 상기 게이트 전극을 형성하는 단계와;상기 게이트 전극 상부에 남아있는 상기 포토레지스트 패턴을 제거하는 단계와;상기 게이트 전극을 식각 마스크로 하여 제 2 차 식각을 진행함으로써 상기 게이트 전극 외부로 노출된 상기 유기 절연물질층과 그 하부의 유기 반도체 물질층을 제거하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 10 항에 있어서,상기 유기 반도체 물질층은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 중 하나를 이용하여 코팅함으로써 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,상기 게이트 배선을 형성하는 단계 이후에는,상기 게이트 배선 위로 제 2 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,상기 데이터 배선을 형성하는 단계와, 상기 서로 이격하는 소스 및 드레인 전극을 형성하는 단계는 동일한 금속물질로 동일한 마스크 공정에 의해 진행되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,상기 소스 및 드레인 전극을 형성하는 단계와 상기 화소전극을 형성하는 단계는 동일한 물질로 동일한 마스크 공정에 의해 진행되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 14 항에 있어서,상기 동일한 물질은 인듐-틴-옥사이드(ITO)인 액정표시장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060076347A KR101250317B1 (ko) | 2006-08-11 | 2006-08-11 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060076347A KR101250317B1 (ko) | 2006-08-11 | 2006-08-11 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080014522A KR20080014522A (ko) | 2008-02-14 |
| KR101250317B1 true KR101250317B1 (ko) | 2013-04-03 |
Family
ID=39341795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060076347A KR101250317B1 (ko) | 2006-08-11 | 2006-08-11 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101250317B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050067260A (ko) * | 2003-12-27 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101146418B1 (ko) | 2004-11-08 | 2012-05-17 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
-
2006
- 2006-08-11 KR KR1020060076347A patent/KR101250317B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050067260A (ko) * | 2003-12-27 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101146418B1 (ko) | 2004-11-08 | 2012-05-17 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080014522A (ko) | 2008-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101279927B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4733005B2 (ja) | 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 | |
| KR100766318B1 (ko) | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101163576B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR102008902B1 (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101425064B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101747391B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101198218B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR100467944B1 (ko) | 반사투과형 액정표시장치 및 그의 제조방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR20080080772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080079826A (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 | |
| KR101325665B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| KR20080057877A (ko) | 어레이 기판 및 그 제조방법 | |
| KR101198219B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101454751B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101250317B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101381204B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101221950B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR101350408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101236240B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100959990B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 6 |