JP2001330854A

JP2001330854A - 液晶表示装置

Info

Publication number: JP2001330854A
Application number: JP2000150965A
Authority: JP
Inventors: Akinori Shioda; 昭教塩田; Katsuhiko Kumakawa; 克彦熊川; Hirofumi Yamakita; 裕文山北; Akio Takimoto; 昭雄滝本; Kazunori Komori; 一徳小森
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-05-23
Filing date: 2000-05-23
Publication date: 2001-11-30

Abstract

(57)【要約】【課題】チャネルエッチ型TFTを具備するIPS方式液晶
表示装置において、最終導電層による対向電極バスライ
ン間の短絡箇所をなくすことにより、成膜工程を省き、
フォトマスク枚数を削減することでトータルコストを低
減し、且つ、歩留まりを向上させることを目的とする。【解決手段】横電界方式液晶表示装置の薄膜トランジ
スタアレイが形成された基板において、ゲート配線とこ
れに略平行に形成された対向電極のバスラインを有し、
前記ゲート配線は駆動ICに接続され、前記対向電極のバ
スラインは基板の一辺に引き出され、駆動IC下面のパネ
ル基板上で電気的に1つにまとめる構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置および、製造方法に関する。特に、
横電界方式のアクティブマトリクス型液晶表示装置に関
する。

【０００２】

【従来の技術】近年、パーソナルコンピュータの発達に
伴い液晶表示装置、とりわけカラー液晶表示装置の需要
が増加する傾向にある。

【０００３】その液晶表示装置の表示素子には、各種の
動作方式のものが用いられるが、とりわけアクティブマ
トリクス型液晶表示素子が、フルカラーの高精細な表示
装置として注目され、精力的に研究開発されてきた。さ
らに最近、横電界方式（ＩＰＳ型；Ｉn −Ｐlane Ｓwi
tching）の液晶表示装置が、広視野角表示が実現できる
液晶表示装置として注目され研究されている（特許番号
第2952744号公報）。

【０００４】この横電界方式（ＩＰＳ型）の液晶表示パ
ネルは、液晶分子の配列状態を画素毎に制御するための
電極対を同一基板上に設けて、液晶分子に対して横方向
から電界を加えるようにしている。このような電界が加
わっているとき、液晶分子は常に基板に対して平行な状
態で配向方向が変わるため、従来のＴＮ方式の液晶表示
パネルに比べて視角特性が格段に改善される。

【０００５】図７は、ＩＰＳ型液晶表示パネルの１画素
分の構成を示す平面図と断面図である。図7（ｂ）の断
面図に示すように、ガラスなどを用いたアレイ基板７０
７は、カラーフィルタのついた対向基板７０５と対向し
て配置され、アレイ基板と対向基板間に液晶７０６が封
入されている。また図7（ａ）の平面図に示すように、
アレイ基板の上面側には、一定の間隔を保ってゲート配
線７０４及びこれと平行するように対向電極のバスライ
ン７０８が設けられている。アレイ基板上にはゲート配
線７０４及び対向電極７０１を覆うようにして透明の絶
縁膜が形成されている。そして、ゲート配線を覆う絶縁
膜上には選択的にシリコン層が設けられ薄膜トランジス
タ（ＴＦＴ）を形成している。ＴＦＴは、画素電極７０
２と信号線７０３（ソース線）の間のスイッチング素子
として機能している。

【０００６】ＴＦＴのドレイン電極は、ゲート配線７０
４と直交する信号線７０３に接続され、ソース電極は、
画素電極７０２に接続されている。画素電極７０２及び
対向電極７０１は、互いに向き合う櫛型形状をしており
基板にほぼ平行な電界を印加することにより、液晶分子
の配列状態を画素毎に制御する。

【０００７】図８には、上記したＩＰＳ型液晶表示パネ
ルの数画素分の構成図を示している。

【０００８】図８に示す様に、ゲート配線８０２と対向
電極バスライン８０３は、おおむね平行になるよう構成
されている。

【０００９】また、この基板上に形成された信号線８０
１及びゲート配線８０２は、例えば、フィルムキャリア
を用いたＴＣＰ実装により実装された駆動ＩＣから信号
線８０１に映像信号が供給され、ゲート配線８０２の先
端部の端子電極に例えば半導体チップを直接接続するＣ
ＯＧ（Chip on Glass）実装により実装された駆動ＩＣ
からゲート配線に走査信号が供給され、画像表示部に画
像が表示される。このように外部回路に接続するため
に、アレイ基板上には、ゲート配線用あるいは信号線用
の接続端子が具備されている。

【００１０】図２は、従来のIPS方式のパネル構成を説
明する為の図であり、基板の全体を表した平面の概略お
よび断面を示している。

【００１１】IPS方式のアレイ基板では、ゲート配線と
対向電極バスラインは、成膜回数を減らしてコスト的に
有利なものとするために、同一の導電体層（第１の金属
層２０３）で形成される。この時、対向電極のバスライ
ン２１３は、2本のゲート配線２１４で挟まれる様に形
成される。

【００１２】アレイ基板のゲート配線２１４は走査に用
いられる為、1本1本別々に駆動ＩＣチップ２０２に接続
される様になっている。

【００１３】一方、対向電極は基板面全体で同一の電位
にする必要があるので、各対向電極バスライン２１３は
その端部で他の対向電極バスラインと導通を取られる。
尚、第1の金属層２０３で形成された対向電極は、ゲー
ト配線に挟まれているので第３の金属層２０１を介し
て、第２の金属層２０５で形成された短絡用共通ライン
２１５に接続され、対向電極バスライン間の導通を取ら
れる。これにより、基板全体の対向電極を同電位とされ
る。

【００１４】また、第1の金属層２０３で形成されたゲ
ート配線２１４と対向電極のバスライン２１３上には、
絶縁膜が形成されている。

【００１５】絶縁膜には、導電体層間の層間絶縁膜と全
体を覆う保護膜層の2つの層がある。２つの絶縁層を同
時にパターニングしてTFTの製造を行う場合には、画素
電極をソースドレイン電極のレベルに設け、更に表示部
には不要な、第3の導電体層２０７によるジャンパ２０
１により、対向電極バスライン２１３と第２の金属層で
形成された対向電極短絡ライン２１５をつなぐ必要があ
った。

【００１６】実際には、下記の様な工程でパネルが作製
される。

【００１７】この表示装置のアレイ基板は、まず透明絶
縁基板上にスパッタリングで第１の金属層２０３として
Alなどの金属膜を成膜する。そして第1のマスクを用い
フォトリソグラフ工程を行い、エッチングによりパター
ン形成し、ゲート配線２１１、対向電極２１０、対向電
極バスライン２１３を形成する。次いでプラズマCVD法
でシリコンチッ化層を成膜し絶縁層を形成する。さらに
プラズマCVD法で半導体層２０４であるシリコン層とｎ
＋シリコン層を順次成膜し、第２のマスクを用いフォト
リソグラフでアイランドを形成しＴＦＴのチャンネル部
を形成する。続いて、スパッタリング法で第２の金属層
２０５としてAlなどの金属層を形成し、第３のマスクを
用いてフォトリソグラフでエッチングによりパターン形
成し、ソース電極、ドレイン電極、および画素電極２０
９を形成し、さらに、ｎ＋シリコン層をエッチングして
TFT部２１２を形成する。次いでシリコンチッ化層をプ
ラズマCVD法で成膜し絶縁保護層２０６を形成し、第４
のマスクを用いフォトリソグラフでエッチングによりパ
ターン形成し、電極取り出し用開口部を形成する。最後
に、スパッタリング法で第３の金属層であるITOなどの
導電層２０７を形成し、第５のマスクを用いフォトリソ
グラフでエッチングによりパターン形成し、第１の金属
層で形成された電極と第2の金属層で形成された電極の
接続（ジャンパ２０１）や、第１の金属層で形成された
電極間の接続に用いていた。

【００１８】これら信号線、ゲート配線、対向電極バス
ラインなどはそれぞれ基板の周辺まで延在されて端部に
は外部端子が構成されている。この外部端子にそれぞれ
接続されて映像駆動回路、ゲート走査駆動回路、これら
を構成する複数個の駆動ICチップがアレイ基板の周辺部
もしくは、プリント基板に外付けされるような構成にな
っている。

【００１９】従って、この方法ではマスクを５枚必要と
し、また、表示にかかわらない導電体層を１つ装備する
ことになる。

【００２０】

【発明が解決しようとする課題】上記のIPS方式液晶表
示装置のアレイ基板においては、対向電極とゲート配線
が同一レイヤー上に形成されている。上記基板作製方式
においては、電極間で短絡させるための導通用ホールを
電極上の絶縁層に開け、第3の金属層（例えば、ITO等の
導電膜）を用いて各対向電極バスライン間を短絡させて
いるため、この方法では最終導電層であるITOをパター
ニングして導通用電極を形成する工程が必要となってい
た。すなわち、アレイ基板作成のために、合計5枚のフ
ォトマスクが必要であった。

【００２１】しかしながら、工程が長くなることは、プ
ロセスコストの増加や不良発生の機会を増加させる。5
枚マスク製法は4枚マスクと比較して、必然的に工程数
が長くなるためコスト増や歩留まりの低下という問題が
存在していた。

【００２２】TN型のアクティブマトリクス表示装置の場
合においては、順スタガ形状の4枚マスクによる製造方
法が提案されてている。しかし、この順スタガ形状のTF
Tでは、基板側からの光の入射が多く、光リークの問題
が生じる。

【００２３】本発明は、上記問題点に鑑みてなされたも
のである。

【００２４】チャネルエッチ型TFTを具備するIPS方式液
晶表示装置において、最終導電層による対向電極バスラ
イン間の短絡箇所をなくすことにより、ITO工程を省
き、フォトマスク枚数を削減することでトータルコスト
を低減し、且つ、歩留まりを向上させることにある。

【００２５】

【課題を解決するための手段】上記課題を解決する為、
本発明は、下記のような手段を採用する。

【００２６】本発明の第１の形態は、横電界方式液晶表
示装置の薄膜トランジスタアレイが形成された基板にお
いて、ゲート配線とこれに略平行に形成された対向電極
のバスラインを有し、ゲート配線は駆動ICに接続され、
対向電極のバスラインは基板の一辺に引き出され、駆動
IC下面のパネル基板上で電気的に1つにまとめられてい
ることを特徴とする。

【００２７】本発明の第２の形態は、横電界方式液晶表
示装置の薄膜トランジスタアレイが形成された基板にお
いて、ゲート配線とこれに略平行に形成された対向電極
のバスラインを有し、ゲート配線は駆動ICに接続され、
対向電極のバスラインは基板の一辺に引き出され、駆動
IC下面を通過し表示部外のパネル端部から接続端子を介
して、基板外で電気的に1つにまとめられていることを
特徴とする。

【００２８】またこれらにおいて駆動ICチップが直接実
装されていることが更に好ましい。

【００２９】本発明の第３の形態は、横電界方式液晶表
示装置の薄膜トランジスタアレイが形成された基板にお
いて、ゲート配線とこれに略平行に形成された対向電極
のバスラインを有し、対向電極のバスラインは基板の同
一辺に引き出され、ゲート配線と対向電極のバスライン
は、多層回路基板でゲート配線対向電極バスラインを層
間で区分して配線されていることを特徴とする。

【００３０】本発明の第４の形態は、横電界方式液晶表
示装置の薄膜トランジスタアレイが形成された基板にお
いて、ゲート配線とこれに略平行に形成された対向電極
のバスラインを有し、対向電極のバスラインは基板の同
一辺に引き出され、ゲート配線が外部回路に接続されて
いる端子部の外側のパネル基板上において、対向電極の
バスラインが電気的に接続されて外部に取り出されてい
ることを特徴とする。

【００３１】またこのときに、ゲート配線と対向電極バ
スラインが同一辺に引き出されていることが更に好まし
い。

【００３２】本発明の第５の形態は、横電界方式液晶表
示装置の薄膜トランジスタアレイが形成された基板にお
いて、ゲート配線とこれに略平行に形成された対向電極
のバスラインを有し、ゲート配線は基板の１辺より取り
出され、対向電極のバスラインはその反対側の辺から取
り出されるか、その対辺で相互に電気接続されているこ
とを特徴とする。

【００３３】

【発明の実施の形態】以下、本発明の実施形態について
図面に基づいて説明する。

【００３４】（実施例１）本発明における液晶表示装置
の特徴と製造工程を以下に簡単に記載する。

【００３５】図８に示すように、アレイ側ガラス基板に
は、複数の平行なゲート配線８０２と信号線８０１が交
差して形成され、交差部には能動スイッチング素子とし
てＴＦＴ８０４が形成されている。平行するそれぞれ２
本のゲート配線と信号線で区画する領域には画素電極と
対向電極が形成されてマトリックス状に配置されＴＦＴ
に接続されている。

【００３６】次に本発明の特徴である対向電極バスライ
ンとゲート配線の配置を示す実施例について説明する。

【００３７】図１は、ゲート配線に基板の両側方向から
電圧を供給する両側給電パネルを示している。上段の平
面図では、アレイ基板の全体像を示すために、各画素毎
の画素電極と対向電極は省略してある。中段の図は、ア
レイ基板を構成する層の断面を示したもの、また下段の
図は、フォトリソグラフで加工された後のアレイ基板の
断面図を示したものである。

【００３８】図１に示す様に、対向電極バスライン１０
２とゲート配線１０３の２種類の電極が、一定の間隔を
保って互いに略平行にストライプの形状をして配置され
ている。この対向電極バスラインとゲート配線は、いず
れも第１の導電層１０７で形成されている。ゲート配線
１０３は駆動用回路に接続する為、基板両側の端辺にあ
る接続端子部から取り出されている。駆動用IC１０５
は、アレイ基板１０６の上に直接実装されたCOG構造を
取っている。一方、対向電極バスライン１０２は、基板
片側のゲート配線が取り出されている接続端子の間をぬ
って、ゲート配線が接続されているICチップ１０５の下
面で対向電極短絡ライン１０４によって導通が取られる
構成とした。対向電極バスラインは、短絡されたあと外
部回路に取り出されている。

【００３９】上記構成のアレイ基板１０６は、例えば以
下のようにして作製される。先ず、コーニング社製のガ
ラス基板（商品コード１７３７）の片面上に、真空成膜
装置を用いて膜厚0.2μｍ程度のAl薄膜金属層による第
１の金属層１０７を被着し、第１のマスクを用いて、ゲ
ート配線１０３と対向電極１１２、対向電極バスライン
１０２とを選択的に形成する。このとき同時に、対向電
極バスライン１０２を短絡するための対向電極短絡ライ
ン１０４も形成する。

【００４０】次に、アレイ側基板の全面にプラズマＣＶ
Ｄ装置を用いてゲート絶縁層となる窒化シリコン層（Ｓ
ｉＮｘ）、不純物をほとんど含まずトランジスタのチャ
ネルとなる非晶質シリコン（ａ−Ｓｉ）の半導体層１０
８および、ｎ＋ａ−Ｓｉ層の３種類の薄膜層を、膜厚0.
3、0.2、0.03μｍで順次被着し、第２のマスクを用い
て、チャネル部のa-Siを選択的に残す。

【００４１】次に、真空成膜装置を用いて膜厚0.3μｍ
程度のアルミ薄膜による第２の金属層１０９を被着し、
第3のマスクを用いて、信号線（ソース配線）と画素
（ドレイン）電極１１２とを選択的に形成し、さらにチ
ャネル部のｎ＋a-Si層のエッチングも行いTFT部１１４
を形成する。次に、プラズマＣＶＤ装置を用いて絶縁保
護膜１１０として窒化シリコン層を堆積する。

【００４２】最後に、ゲート配線１０３や信号線に電気
信号を供給できるようにガラス基板の周辺部にてゲート
配線取り出し端子１１３上の絶縁保護膜１１０を、第4
のマスクを用いて選択的に除去し、端子を露出してお
く。このとき同時に信号線の取り出し端子（図示せず）
も露出させる。以上の方法により、4枚のマスクでアレ
イ基板を形成することが可能となった。

【００４３】一方、図示しないが、CF側ガラス基板には
ブラックマトリクス、カラーフィルタ、配向膜が形成さ
れる。ブラックマトリクスはゲート配線、信号線からな
るバスラインと、画素電極の端部とを覆うように配置す
る。

【００４４】上記２枚の基板を用いて、基板の間隙に液
晶層が挟持されるように、パネルを組み立てた。

【００４５】このアレイ基板を用いたパネルに図１１に
示す様に、外部回路を取りつけて画像表示させたとこ
ろ、従来と同様に品位の高い表示を行うことが出来た。

【００４６】また、アレイ基板作製時のマスク枚数が減
っており、歩留まりを向上させることが出来た。

【００４７】（実施例２）本実施例では図３に示すよう
に、対向電極バスライン３０６をアレイ基板に直接実装
されたCOG構造のICチップ３０１の外側に引き出して外
部に設けたプリント基板上（図示せず）で導通させた。

【００４８】本実施例においては、其々の対向電極バス
ライン３０６に、基板一辺で外部回路に取り出す為の接
続端子３０４が形成されている。

【００４９】この接続端子は、基板の表示領域３０３の
外側に設けた。また、対向電極バスライン３０６は、IC
チップ３０１とは接続せずにICチップの下部を通過し、
さらにICチップの外側において接続端子３０４と接続
し、図示していないが外部回路（例えばプリント基板）
に取り出して導通を取った。

【００５０】上記の構成も、実施例１と同様の工程で作
成できるので4枚のマスクでアレイ基板を形成すること
が可能となった。

【００５１】このアレイ基板を用いて、パネルを組んで
画像を表示させたところ従来と同様に品位の高い表示を
することが出来た。

【００５２】またアレイ基板作製時のマスク枚数が減っ
ており、歩留まりを向上させることが出来た。

【００５３】（実施例３）本実施例では、図４に示す様
に、対向電極バスライン４０３が、ＣＯＧ実装されたＩ
Ｃチップ４０６の下部を通過して、ＩＣチップより外部
の基板端部において対向電極短絡ライン４０７により短
絡される。

【００５４】上記の構成でも対向電極短絡ライン４０７
は対向電極バスライン４０３と同一の金属層により形成
できるので、4枚のマスクでアレイ基板を形成すること
が可能となった。

【００５５】このアレイ基板を用いて、パネルを組んで
表示させたところ従来と同様に品位の高い表示をするこ
とが出来た。

【００５６】またアレイ基板作製時のマスク枚数が減っ
ており、歩留まりを向上させることが出来た。

【００５７】（実施例４）図５に示す様に、ゲート配線
５０５と対向電極バスライン５０８は、基板の同じ辺
（図では左辺）で外部回路に取り出す為の接続端子５０
４，５０３に接続されている。

【００５８】それらの接続端子５０４，５０３は駆動IC
５０１が搭載されたプリント基板にフレキシブルプリン
ト基板５０７を介して接続されており、右側にはガラス
基板に直接ICチップがCOG実装されている。

【００５９】このように、ゲート配線５０５は基板両側
において駆動ICチップ５０１に接続した。一方、対向電
極バスライン５０８はプリント基板上においてICチップ
とは接続せずにICチップの下部を通過して導通を取っ
た。

【００６０】上記の方法によっても、4枚のマスクでア
レイ基板を形成することが可能である。

【００６１】このアレイ基板を用いて、パネルを組んで
表示させたところ従来と同様に品位の高い表示をするこ
とが出来た。

【００６２】尚、片側をCOG実装することにより両側に
フレキシブルプリント基板を形成したものに比して液晶
表示装置をコンパクトにすることが出来る。

【００６３】またアレイ基板作製時のマスク枚数が減っ
ており、歩留まりを向上させることが出来た。

【００６４】（実施例５）図９に示す様に、ゲート配線
９０５は、基板両辺で外部回路に取り出す為の接続端子
に接続されている。

【００６５】基板の片側（左側）には、駆動IC９０１が
搭載されたプリント基板がフレキシブルプリント基板９
０７を介して接続されており、対辺にはガラス基板に直
接ICチップがCOG実装されている。

【００６６】ゲート配線９０５は基板両側にある駆動IC
チップに接続した。一方、対向電極バスライン９０８は
フレキシブルプリント基板９０７には接続せずにフレキ
シブル基板の下部のアレイ基板上において導通を取っ
た。

【００６７】上記の方法により、4枚のマスクでアレイ
基板を形成することが可能となった。

【００６８】このアレイ基板を用いて、パネルを組んで
表示させたところ従来と同様に品位の高い表示をするこ
とが出来た。

【００６９】またアレイ基板作製時のマスク枚数が減っ
ており、歩留まりを向上させることが出来た。

【００７０】尚、片側をCOG実装することにより両側に
フレキシブルプリント基板を形成したものに比して液晶
表示装置をコンパクトにすることが出来る。

【００７１】（実施例６）図６（a）に示す様に、ゲー
ト配線６０４は、基板両側で外部回路に取り出す為の接
続端子に接続されている。対向電極バスライン６０２
は、基板片側の2層プリント基板６０１と接続される側
で接続端子に取り出される。

【００７２】図６（b）に示す様に、ゲート配線からの
引き出し線は、プリント基板６０１上の駆動IC６０７に
接続されている。一方、対向電極バスラインからの引き
出しラインは、同プリント基板のゲート配線に接続した
層とは別の層で集約し導通を取った。（例えば、図６−
bに示す様にプリント基板の下面にスルーホールを通し
て落とせば良い。）尚、プリント基板には、2層構造の
ものを用いた。

【００７３】上記の方法により、4枚のマスクでアレイ
基板を形成することが可能となった。

【００７４】このアレイ基板（６０６）を用いて、パネ
ルを組んで表示させたところ従来と同様に品位の高い表
示をすることが出来た。

【００７５】またアレイ基板作製時のマスク枚数が減っ
ており、歩留まりを向上させることが出来た。

【００７６】尚、片側をCOG実装することにより両側に
フレキシブルプリント基板を形成したものに比して液晶
表示装置をコンパクトにすることが出来る。

【００７７】（実施例７）実施例１から５までの方法に
おいて、対向電極バスラインが引き出されているのとは
逆側の駆動回路を除いて、片側給電構成としても良い。
この場合も4枚のマスクでアレイ基板を作製することが
出来る。また、この様にゲート引き出しと対向電極バス
ライン引出しを同一辺にすることにより表示装置をコン
パクトにすることが可能である。

【００７８】これによって、ITOでの短絡構成無しに、
同一電位の対向電極を形成することができ、4枚のマス
クでアレイ基板を形成することが可能となりマスクの枚
数を減らすことが可能となった。またアレイ基板作製時
のマスク枚数が減っており、歩留まりを向上させること
が出来た。

【００７９】（実施例８）上記実施例４において、駆動
ICをフレキシブルプリント基板５０７上に形成すること
で、プリント基板を除くことも可能である。

【００８０】（実施例９）上記実施例５において、駆動
ICをフレキシブルプリント基板９０７上に形成すること
で、プリント基板を除くことも可能である。

【００８１】（実施例１０）図１０に示す様にゲート配
線１００３は基板の1辺より取り出し、対向電極バスラ
イン１００２はそれとは反対側にある辺に引き出した。
各配線はこのまま外部回路に取り出してもよいが、接続
ポイントを少なくするために、アレイ基板上で対向電極
短絡ライン１００４により電気的に接続し１つにまとめ
て外部回路と接続した。このような構成にすれば、ゲー
ト配線と対向電極バスラインがクロスオーバーする箇所
が存在しないのでコンタクトを取る必要が無くマスク枚
数も減らすことが出来る。

【００８２】また、この構成であればゲート側の実装部
分を半分とすることが出来るので、コンパクトにするこ
とが出来る。

【００８３】

【発明の効果】本発明によれば、4枚のマスクでアレイ
基板を形成することが可能となる。したがって、アレイ
基板作製時のマスク枚数が減っており、歩留まりを向上
させることが出来、トータルのコストを削減することが
出来た。

【図面の簡単な説明】

【図１】本発明の実施例１に係る図

【図２】従来例を説明する図

【図３】本発明の実施例２に係る図

【図４】本発明の実施例３に係る図

【図５】本発明の実施例４に係る図

【図６】本発明の実施例６に係る図

【図７】従来の横電界方式液晶表示パネルの画素を説明
する図

【図８】従来の横電界方式液晶表示パネルの構成を説明
する図

【図９】本発明の実施例５に係る図

【図１０】本発明の実施例１０に係る図

【図１１】本発明の液晶パネルの駆動方法を説明する図

【符号の説明】

１０１パネル表示部１０２対向電極バスライン１０３ゲート配線１０４対向電極短絡ライン１０５駆動ICチップ１０６アレイ基板１０７第１の金属層（Al）１０８半導体層（Si）１０９第２の金属層（Al）１１０絶縁保護膜１１１画素電極１１２対向電極１１３ゲート配線取り出し端子１１４ TFT部

───────────────────────────────────────────────────── フロントページの続き (72)発明者山北裕文大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者滝本昭雄大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者小森一徳大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2H092 GA14 GA48 GA60 JA26 JA29 JA35 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA32 MA35 MA37 MA41 NA25 NA27 NA29 QA06 QA18 5C094 AA42 AA43 AA44 BA03 BA43 CA19 DA09 EA04 EA05 EA10 EB02 5F110 AA16 BB01 CC07 DD02 EE03 EE37 FF03 FF30 GG02 GG15 GG35 GG45 HK03 HK09 HK16 HK21 HK25 HK35 NN02 NN24 NN35 NN72 QQ09 5G435 AA17 BB12 EE37 KK05 KK09

Claims

【特許請求の範囲】

【請求項１】横電界方式液晶表示装置の薄膜トランジス
タアレイが形成された基板において、ゲート配線とこれ
に略平行に形成された対向電極のバスラインを有し、前
記ゲート配線は前記基板の辺部に実装された駆動ICに接
続され、前記対向電極のバスラインは前記基板の一辺に
引き出され、前記駆動IC下面の前記基板上で電気的に1
つにまとめられていることを特徴とする液晶表示装置。
【請求項２】横電界方式液晶表示装置の薄膜トランジス
タアレイが形成された基板において、ゲート配線とこれ
に略平行に形成された対向電極のバスラインを有し、前
記ゲート配線は前記基板の辺部に実装された駆動ICに接
続され、前記対向電極のバスラインは前記基板の一辺に
引き出され、前記駆動IC下面を通過し前記基板端部から
接続端子を介して、基板外で電気的に1つにまとめられ
ていることを特徴とする液晶表示装置。
【請求項３】前記駆動ICのチップが前記基板にＣＯＧ法
により直接実装されていることを特徴とする、請求項１
または２に記載の液晶表示装置。
【請求項４】横電界方式液晶表示装置の薄膜トランジス
タアレイが形成された基板において、ゲート配線とこれ
に略平行に形成された対向電極のバスラインを有し、前
記ゲート配線と前記対向電極のバスラインは前記基板の
同一辺に引き出されて多層回路基板に接続され、前記ゲ
ート配線と前記対向電極のバスラインは、前記多層回路
基板において層間で区分して配線されていることを特徴
とする液晶表示装置。
【請求項５】横電界方式液晶表示装置の薄膜トランジス
タアレイが形成された基板において、ゲート配線とこれ
に略平行に形成された対向電極のバスラインを有し、前
記ゲート配線と前記対向電極のバスラインは前記基板の
同一辺に引き出され、前記ゲート配線は接続端子を介し
て外部回路に接続されており、前記接続端子の外側の前
記基板上において、前記対向電極のバスラインが電気的
に1つにまとめられて基板外部に取り出されていること
を特徴とする液晶表示装置。
【請求項６】横電界方式液晶表示装置の薄膜トランジス
タアレイが形成された基板において、ゲート配線とこれ
に略平行に形成された対向電極のバスラインを有し、前
記ゲート配線は前記基板の１辺より取り出され、前記対
向電極のバスラインは前記基板の反対側の辺から個別に
取り出されるか、その辺で相互に電気接続されているこ
とを特徴とする液晶表示装置。