KR100923056B1 - 표시 장치 및 이의 제조방법 - Google Patents

표시 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR100923056B1
KR100923056B1 KR1020020056070A KR20020056070A KR100923056B1 KR 100923056 B1 KR100923056 B1 KR 100923056B1 KR 1020020056070 A KR1020020056070 A KR 1020020056070A KR 20020056070 A KR20020056070 A KR 20020056070A KR 100923056 B1 KR100923056 B1 KR 100923056B1
Authority
KR
South Korea
Prior art keywords
gate
lines
substrate
gate lines
insulating layer
Prior art date
Application number
KR1020020056070A
Other languages
English (en)
Other versions
KR20040024666A (ko
Inventor
정영배
이원규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020056070A priority Critical patent/KR100923056B1/ko
Priority to US10/660,003 priority patent/US7221425B2/en
Priority to TW092125351A priority patent/TWI279611B/zh
Priority to JP2003323269A priority patent/JP4472961B2/ja
Priority to CNB031602630A priority patent/CN100474043C/zh
Publication of KR20040024666A publication Critical patent/KR20040024666A/ko
Application granted granted Critical
Publication of KR100923056B1 publication Critical patent/KR100923056B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only

Abstract

전체적인 크기 및 무게가 감소된 액정 표시 장치 및 이의 제조 방법이 개시된다. 게이트 배선은 액정패널의 주변영역에 형성되어 표시영역에 형성된 복수의 게이트 라인에 게이트 구동신호를 인가한다. 게이트 배선은 표시영역에 형성된 게이트 라인과 동일한 층에 형성되는 제1 게이트 배선과 데이터 라인과 동일한 층에 형성되는 제2 게이트 배선으로 이루어진다. 따라서, 게이트 배선이 차지하는 면적을 감소시킴으로써 액정 표시 장치의 전체적인 크기 및 무게를 감소시킬 수 있다.

Description

표시 장치 및 이의 제조방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명에 따른 액정 표시 장치를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 TFT 기판을 나타낸 평면도이다.
도 3은 도 2를 부분적으로 확대한 도면이다.
도 4는 도 3을 A-A`로 절단한 단면도이다.
도 5는 도 3을 B-B`로 절단한 단면도이다.
도 6a 내지 도 6e는 도 5에 도시된 TFT 기판의 제조 공정을 나타낸 도면들이다.
도 7은 본 발명의 다른 실시예에 따른 TFT 기판을 나타낸 평면도이다.
도 8은 도 7에 도시된 구동부로부터 출력되는 배선들의 위치 관계를 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : TFT 기판 110 : 제1 기판
120 : 제2 기판 130 : 화소전극
150 : 구동칩 200 : C/F 기판
300 : 액정층 400 : 액정 표시 장치
GL : 게이트 라인 DL : 데이터 라인
GW : 게이트 배선
본 발명은 액정 표시 장치 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 전체적인 크기 및 무게를 감소시킬 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 전자 디스플레이 장치는 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 장치라고 정의할 수 있다.
반도체 기술이 급속하게 진보함에 따라 평판 디스플레이 장치에 대한 요구가 급격히 증대하고 있다. 이러한 평판 디스플레이 장치 중 액정 표시 장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어 광범위하게 사용되고 있다.
일반적으로, 액정 표시 장치는 제1 및 제2 기판과, 제1 및 제2 기판 사이에 형성된 액정층으로 이루어져 영상을 표시하는 액정패널과 액정패널을 구동하기 위한 구동 인쇄회로기판, 및 액정패널과 구동 인쇄회로기판을 전기적으로 연결하기 위한 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP)를 구비한다.
구동 인쇄회로기판은 액정패널에 형성된 복수의 데이터 라인을 구동하기 위한 데이터 인쇄회로기판과 복수의 게이트 라인을 구동하기 위한 게이트 인쇄회로기판을 포함한다. 한편, 데이터 인쇄회로기판은 데이터측 TCP에 의해 데이터 라인들에 전기적으로 연결되고, 게이트 인쇄회로기판은 게이트측 TCP에 의해 게이트 라인들과 전기적으로 연결된다. 이때, 데이터측 TCP 상에는 데이터 구동 칩이 형성되고, 게이트측 TCP 상에 게이트 구동 칩이 형성된다.
최근에는, 액정패널 상에 데이터 구동회로와 게이트 구동회로를 형성함으로써 조립공정의 수를 감소하고자 하는 기술 개발에 힘쓰고 있다.
구체적으로, 액정패널의 제1 및 제2 기판 중 어느 하나는 표시영역과 표시영역의 주변영역으로 이루어진다. 주변영역 중 데이터 라인의 일단부가 배치되는 제1 주변영역에는 데이터 구동신호를 발생하는 데이터 구동회로가 형성된다. 또한, 제1 주변영역과 인접하고 게이트 라인의 일단부가 배치되는 제2 주변영역에는 게이트 구동신호를 발생하는 게이트 구동회로가 형성된다. 따라서, 데이터 구동회로로부터 출력된 데이터 신호는 데이터 라인들로 인가되고, 게이트 구동회로로부터 출력된 게이트 구동신호는 게이트 라인들로 인가된다.
그러나, 게이트 구동회로가 제2 주변영역에만 형성되기 때문에 액정패널의 구조가 좌우 대칭형을 이루지 못하고 일측으로 치우치게 된다. 이러한 비대칭형상을 해결하기 위하여 제2 주변영역의 반대 영역에 불필요한 공간을 형성하여 액정 표시 장치의 사이즈가 커지게 된다.
또한, 이러한 문제를 해결하기 위하여 게이트 구동회로를 제1 주변영역에서 데이터 구동회로와 함께 형성함으로써 제2 주변영역에는 게이트 라인과 게이트 구동회로를 연결하는 게이트 배선들만 형성하는 구조가 개발되고 있다. 이때, 게이트 배선들은 게이트 라인의 개수대로 형성하여야 하기 때문에 제2 주변영역의 폭을 어느 정도로 확보하여야 한다. 따라서, 액정 표시 장치의 사이즈를 줄이는 데에는 한계가 있다.
따라서, 본 발명의 제1 목적은 전체적인 크기 및 무게를 감소시키기 위한 액정 표시 장치를 제공하는 것이다.
또한, 본 발명의 제2 목적은 상기한 액정 표시 장치를 제조하는 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치는, 데이터 라인, 게이트 라인, 상기 데이터 라인과 게이트 라인에 연결된 스위칭 소자로 이루어진 다수의 화소가 형성된 표시영역과 상기 표시영역의 주변에 형성된 주변영역을 갖는 제1 기판, 제1 기판과 대향하는 제2 기판, 및 상기 제1 및 제2 기판 사이에 개재된 액정층으로 이루어진 액정패널; 상기 주변영역 중 제1 주변영역에 형성되어 게이트 구동신호를 출력하는 게이트 구동회로와 데이터 신호를 출력하는 데이터 구동회로를 갖는 구동부; 상기 제1 주변영역과 인접하는 제2 주변영역에서 상기 게이트 라인들의 제1 단과 결합되어 상기 게이트 구동신호를 인가하고, 다 수의 그룹으로 분리되어서 각 그룹이 서로 다른 층에 배치된 복수의 제1 게이트 배선; 및 상기 제1 주변영역에서 상기 데이터 라인들과 결합되어 상기 데이터 신호를 인가하는 복수의 데이터 배선을 포함한다.
또한 본 발명의 제2 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치의 제조 방법은, 제1 기판의 표시영역 상에 게이트 라인들, 상기 게이트 라인들로부터 분기된 게이트 전극을 형성하고, 상기 표시영역의 주변영역 상에 상기 게이트 라인들의 일부와 전기적으로 접속되는 제1 게이트 배선들을 형성하는 단계; 상기 게이트 라인, 게이트 전극, 및 제1 게이트 배선들이 형성된 상기 제1 기판 상에 절연층을 형성하는 단계; 상기 절연층의 상기 표시영역 상에 데이터 라인들, 데이터 라인들로부터 분기된 소오스 및 드레인 전극들을 형성하고, 상기 주변영역 상에 상기 게이트 라인들의 나머지와 전기적으로 접속되는 제2 게이트 배선을 형성하는 단계; 상기 제1 기판과 제2 기판과 결합시키는 단계; 및 상기 제1 기판과 상기 제2 기판과의 사이에 액정층을 형성하는 단계를 포함한다.
이러한 액정 표시 장치 및 이의 제조 방법에 따르면, 게이트 배선은 표시영역에 형성된 게이트 라인과 동일한 층에 형성되는 제1 게이트 배선과 데이터 라인과 동일한 층에 형성되는 제2 게이트 배선으로 이루어진다. 따라서, 액정 표시 장치의 크기 및 무게를 감소시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1은 본 발명에 따른 액정 표시 장치를 나타낸 단면도이다.
도 1을 참조하면, 액정 표시 장치(400)는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판(100), TFT 기판(100)과 대향하여 구비되는 C/F 기판(200), 및 TFT 기판(100)과 C/F 기판(200)과의 사이에 형성된 액정층(300)을 갖는 액정패널을 포함한다. 액정패널은 영상을 표시하는 표시영역(D)과 표시영역(D)의 주변에 형성된 제1 및 제2 주변영역(S1, S2)으로 구분된다.
구체적으로, TFT 기판(100)은 제1 기판(110) 상에 표시영역(D)과 대응하여 형성된 다수의 게이트 라인(미도시), 데이터 라인(미도시), 게이트 라인과 데이터 라인에 연결된 TFT(120), 및 TFT(120)에 연결된 화소전극(140)을 구비한다.
또한, TFT 기판(100)은 제1 주변영역(S1)에 대응하여 형성되고 게이트 라인들과 연결되어 외부로부터 제공되는 게이트 구동신호를 게이트 라인으로 인가하기 위한 게이트 배선(GW)을 구비한다. 게이트 배선(GW)은 TFT(120)의 게이트 전극과 동일한 층에 형성되는 제1 게이트 배선(GW1)과, 소오스 및 드레인 전극과 동일한 층에 형성되는 제2 게이트 배선(GW2)으로 이루어진다. 따라서, 게이트 배선(GW)이 이중 구조로 형성되기 때문에 게이트 배선(GW)의 전체적이 폭(W)이 감소된다.
한편, C/F 기판(200)은 제2 기판(210) 상에 표시영역(D)과 대응하여 형성된 컬러필터(220), TFT 기판(100)의 비 유효 디스플레이 영역과 제1 및 제2 주변영역(S1, S2)에 대응하여 형성되어 대비비를 증가시키는 차광막(230), 및 컬러필터(220)와 차광막(230) 상에 균일한 두께로 형성된 공통전극(240)을 구비한다.
이후, 공통전극(240)과 화소전극(140)이 마주보도록 TFT 기판(100)과 C/F 기판(200)을 배치한 후, 실런트(350)에 의해 TFT 기판(100)과 C/F 기판(200)을 견고 하게 고정시킨다. 다음, TFT 기판(100)과 C/F 기판(200) 사이에 액정을 주입하여 액정층(300)을 형성한다. 이로써, 액정 표시 장치(400)가 완성된다.
도 2는 본 발명의 일 실시예에 따른 TFT 기판의 평면도이고, 도 3은 도 2에 도시된 TFT 기판의 부분 확대도이다.
도 2 및 도 3을 참조하면, TFT 기판(100)은 표시영역(D)과 표시영역(D)의 주변에 형성된 제1 및 제2 주변영역(S1, S2)으로 구분된다. 이때, 표시영역(D)에는 제1 방향으로 연장된 게이트 라인(GL), 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(DL), 게이트 라인(GL)과 데이터 라인(DL)에 연결된 TFT(120), TFT(120)의 드레인 전극(126)과 연결된 화소전극(140)이 형성된다. 한편, 제1 주변영역(S1)에는 데이터 라인(DL)의 일단부가 배치되고, 제2 주변영역(S2)에는 게이트 라인(GL)의 일단부가 배치된다.
표시영역(D)에 형성된 TFT(120)는 게이트 전극(121), 소오스 전극(125) 및 드레인 전극(126)을 포함한다. 이때, 게이트 전극(121)은 게이트 절연막(122)에 의해 소오스 전극(125) 및 드레인 전극(126)과 절연 상태를 유지한다. 게이트 절연막(122) 상에는 게이트 전극(121)에 전원이 인가됨에 따라 소오스 전극(125)으로부터 드레인 전극(126)으로 전원을 인가하기 위한 액티브 패턴(123) 및 오믹 콘택 패턴(124)이 형성된다. 오믹 콘택 패턴(124) 상에서 소정의 간격으로 이격되는 소오스 및 드레인 전극(125, 126)이 형성된다.
이후, TFT(120) 상에는 드레인 전극(126)을 노출시키는 콘택홀(131)이 형성된 유기 절연막(130)이 적층된다. 콘택홀(131)은 드레인 전극(126)과 유기 절연막(130) 상에 형성되는 화소전극(140)을 전기적으로 연결시킨다.
한편, 제1 주변영역(S1)에는 게이트 라인(GL)으로 제공되어 TFT(120)를 구동시키는 게이트 구동신호를 발생하는 게이트 구동회로와, 데이터 라인(DL)으로 제공되어 TFT(120)의 구동에 따라 화소전극(140)으로 인가되는 데이터 신호를 발생하는 데이터 구동회로를 내장하고 있는 구동칩(150)이 장착된다.
도 3 내지 도 5에 도시된 바와 같이, 제2 주변영역(S2)에는 게이트 구동회로로부터 출력된 게이트 구동신호를 게이트 라인(GL)에 각각 제공하기 위한 게이트 배선들(GW)이 형성된다. 즉, 게이트 라인(GL)이 m개라면, 게이트 배선(GW)도 m개의 개수로 형성된다. 이때, 게이트 배선(GW)은 게이트 전극(121)과 동일한 층에 형성된 제1 게이트 배선(GW1)과, 소오스 및 드레인 전극(125, 126)과 동일한 층에 형성된 제2 게이트 배선(GW2)을 구비한다. 이때, 제1 게이트 배선(GW1)과 제2 게이트 배선(GW2)은 게이트 절연막(122)을 통해 전기적으로 절연 상태를 유지한다. 여기서, 제1 게이트 배선(GW1)은 홀수 번째 게이트 라인과 연결되고, 제2 게이트 배선(GW2)은 짝수 번째 게이트 라인과 연결된다.
또한, 제2 게이트 배선(GW2)은 두 개의 제1 게이트 배선(GW1)과 부분적으로 오버랩되거나, 두 개의 제1 게이트 배선(GW1) 사이에 배치될 수 있다. 단, 제2 게이트 배선(GW2)이 두 개의 제1 게이트 배선(GW1) 사이에 배치된 경우, 제1 및 제2 게이트 배선(GW1, GW2)의 제1 수평 이격 거리는 두 개의 제1 게이트 배선들(GW1) 사이의 제2 수평 이격 거리(d)에서 제2 게이트 배선(GW2)의 폭(w)을 감한 값을 2분할 한 값보다 작다. 여기서, 수평 방향은 제1 기판(110)과 나란한 방향이고, 수직 은 제1 기판(110)의 법선 방향이다.
배선들 끼리의 전기적인 쇼트 현상이나, 커패시턴스 증가를 방지하기 위하여 제1 게이트 배선들(GW1) 사이, 제2 게이트 배선들(GW2) 사이, 제1 및 제2 게이트 배선(Gw1, GW2)을 사이를 어느 정도로 이격시키는 것이 바람직하다. 도면에 도시된 바와 같이, 제1 게이트 배선들(GW1) 끼리는 수평 방향으로 이격되고, 제2 게이트 배선들(GW2) 끼리도 수평 방향으로 이격된다. 그러나, 제1 및 제2 게이트 배선(GW1, GW2)은 수직방향으로 이격되어 있다. 따라서, 액정 표시 장치(400)의 제2 주변영역(S2)에서 제1 및 제2 게이트 배선(GW1, GW2)들이 차지하는 전체적인 면적을 감소시킬 수 있다.
한편, 제2 게이트 배선(GW2)과 게이트 절연막(122) 사이에는 제2 게이트 배선(GW2)과 대응하여 형성된 층간 절연막(127)이 형성된다. 층간 절연막(127)은 TFT(120)의 액티브 패턴(123) 및 오믹 콘택 패턴(124)과 동일한 공정 상에서 형성된다. 이후, 게이트 절연막(122)과 제2 게이트 배선(GW2) 상에는 보호막으로써 유기 절연막(130)이 형성된다.
도 3 및 도 5에 도시된 바와 같이, 제1 게이트 배선(GW1)은 게이트 전극(121) 및 게이트 라인(GL)과 동일한 층에 형성되기 때문에 대응하는 게이트 라인(GL)과 직접적으로 연결된다. 그러나, 제2 게이트 배선(GW2)은 소오스 및 드레인 전극(125, 126)과 동일한 층에 형성되기 때문에 대응하는 게이트 라인(GL)과 콘택홀(127a) 통해 전기적으로 연결된다. 즉, 게이트 라인(GL)의 일단부에 대응하여 제2 게이트 배선(GW2)의 밑에 형성된 층간 절연막(127)과 게이트 절연막(122)을 노 출시켜 콘택홀(127a)을 형성한다. 이후, 제2 게이트 배선(GW2)은 콘택홀(127a)을 통해 노출된 게이트 라인(GL)의 일단부와 층간 절연막(127) 상에 형성되어 게이트 라인(GL)과 전기적으로 연결된다.
도 6a 내지 도 6e는 도 5에 도시된 TFT 기판의 제조 공정을 나타낸 도면들이다.
도 6a를 참조하면, 유리 또는 세라믹과 같은 절연 물질로 이루어진 제1 기판(110) 상에 알루미늄(Al), 크롬(Cr) 또는 몰리브덴 텅스텐(MoW)으로 이루어진 제1 금속막(미도시)을 스퍼터링 방법에 의해 증착한다. 이후, 제1 금속막을 패터닝하여 표시영역(D)에는 제1 방향으로 연장된 게이트 라인(GL), 게이트 라인(GL)으로부터 분기된 게이트 전극(121)을 형성하고, 제2 주변영역(S2)에는 대응하는 홀수 번째 게이트 라인(GL)에 연결되고 각각이 소정의 간격으로 이격되어 있는 제1 게이트 배선(GW1)을 형성한다.
다음 도 6b를 참조하면, 게이트 라인(GL), 게이트 전극(121) 및 제1 게이트 배선(GW1)이 형성된 제1 기판(110) 상에는 실리콘 질화물을 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition; PECVD) 방법으로 증착하여 게이트 절연막(122)을 형성한다.
도 6c에 도시된 바와 같이, 게이트 절연막(122) 상에 액티브층(미도시)으로서, 예컨대 비정질실리콘막을 플라즈마 화학기상증착 방법에 의해 증착하고, 그 위에 오믹 콘택층(미도시)으로서, 예컨대 n+ 도핑된 비정질실리콘막을 플라즈마 화학 기상증착 방법에 의해 증착한다. 이때, 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 플라즈마 화학기상증착 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다. 이어서, 오믹 콘택층 및 액티브층을 차례로 패터닝하여 게이트 전극(121) 윗부분의 게이트 절연막(122) 상에 비정질실리콘막으로 이루어진 액티브 패턴(123) 및 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택층 패턴(124)을 형성한다.
또한, 제1 게이트 배선(GW1) 사이에 대응하는 게이트 절연막(122) 상에는 오믹 콘택층(123) 또는 액티브층(124)으로 이루어진 층간 절연막(127)이 형성된다. 층간 절연막(127)은 제1 게이트 배선(GW1) 사이의 영역을 평탄화하기 위하여 형성되는 역할을 수행하고, 이후에 형성되는 제2 게이트 배선(GW2)과 제1 게이트 배선(GW1)의 이격 거리를 확보하여 두 배선(GW1, GW2) 사이에서 발생되는 커패시턴스를 감소시키는 역할을 수행한다.
이때, 층간 절연막(127)에는 짝수 번째 게이트 라인(GL)의 일단부를 노출시키는 콘택홀(127a)이 형성되어 있어 이후에 형성되는 제2 게이트 배선(GW2)과 짝수 번째 게이트 라인(GL)을 전기적으로 연결시킨다. 여기서, 콘택홀(127a)을 형성하는 공정은 층간 절연막(127)을 패터닝하는 공정에서 함께 수행된다.
이후 도 6d를 참조하면, 게이트 절연막(122)과 층간 절연막(127)이 형성된 제1 기판(110) 상에는 크롬(Cr)과 같은 제2 금속막(미도시)을 스퍼터링 방법에 의해 증착한다. 이후, 제2 금속막을 패터닝하여 표시영역(D)에는 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(DL), 데이터 라인(DL)으로부터 분기된 소오스 전극(125) 및 드레인 전극(126)을 형성하고, 주변영역(S2)에는 대응하는 짝수 번째 게이트 라인(GL)과 연결되고 각각이 소정의 간격으로 이격된 제2 게이트 배선(GW2)을 형성한다. 이때, 제2 게이트 배선(GW2)은 층간 절연막(127) 상에 형성되는 것이 바람직하다. 또한, 제2 게이트 배선(GW2)은 대응하는 짝수 번째 게이트 라인(GL)과 콘택홀(127a)을 통해 전기적으로 연결된다.
계속해서, 소오스 전극(125)과 드레인 전극(126) 사이의 노출된 오믹 콘택 패턴(124)을 반응성 이온 식각(reactive ion etching; RIE) 방법에 의해 제거해낸다. 그러면, 소오스/드레인 전극(125, 126) 사이의 노출된 액티브 패턴 영역이 TFT(120)의 채널 영역으로 제공된다.
따라서, 표시영역(D)에는 게이트 전극(121), 액티브 패턴(123), 오믹 콘택층 패턴(124), 소오스 전극(125) 및 드레인 전극(126)을 포함하는 TFT(120)가 완성되고, 제2 주변영역(S2)에는 제1 및 제2 게이트 배선(GW1, GW2)이 완성된다.
이때, 제2 게이트 배선(GW2)은 두 개의 제1 게이트 배선(GW1)과 부분적으로 오버랩되거나, 두 개의 제1 게이트 배선(GW1) 사이에 배치될 수 있다. 단, 제2 게이트 배선(GW2)이 두 개의 제1 게이트 배선(GW1) 사이에 배치된 경우, 제1 및 제2 게이트 배선(GW1, GW2)의 제1 수평 이격 거리는 두 개의 제1 게이트 배선들(GW1) 사이의 제2 수평 이격 거리(d)에서 제2 게이트 배선(GW2)의 폭(w)을 감한 값을 2분할 한 값보다 작다. 따라서, 제1 기판(110) 상에서 게이트 배선(GW)이 차지하는 폭이 감소되어 액정 표시 장치(400)의 제2 주변영역(S2)의 면적이 감소된다.
다음 도 6e를 참조하면, 제1 기판(110)의 표시영역(D)과 제2 주변영역(S2)의 전면에 아크릴계 수지와 같은 감광성 유기 절연층을 스핀-코팅 방법이나 슬릿-코팅 방법을 통해 도포한다. 이후, 유기 절연층을 패터닝하여 TFT(120)의 드레인 전극(126)을 노출시키는 콘택홀(131)을 갖는 유기 절연막(130)을 형성한다.
계속해서 도 5를 참조하면, 유기 절연막(130)과 콘택홀(131)에 의해 노출된 드레인 전극(126) 상에 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO)와 같은 투명 도전막을 증착한 후, 투명 도전막을 패터닝하여 화소전극(140)을 형성한다. 여기서, 화소전극(140)은 콘택홀(131)을 통해 TFT(120)의 드레인 전극(126)과 전기적으로 접속된다.
도 7은 본 발명의 다른 실시예에 따른 TFT 기판의 평면도이고, 도 8은 도 7을 부분적으로 확대한 도면이다.
도 7 및 도 8을 참조하면, TFT 기판(100)은 표시영역(D)과 표시영역(D)의 주변에 형성된 제1 내지 제3 주변영역(S1, S2, S3)으로 구분된다. 이때, 표시영역(D)에는 제1 방향으로 연장된 게이트 라인(GL), 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(DL), 게이트 라인(GL)과 데이터 라인(DL)에 연결된 TFT(120), TFT(120)의 드레인 전극(126)과 연결된 화소전극(140)이 형성된다.
한편, 제1 주변영역(S1)은 데이터 라인(DL)의 일단부가 배치되고, 제2 주변영역(S2)은 게이트 라인(GL)의 제1 단부가 배치되고, 제3 주변영역(S3)은 게이트 라인(GL)의 제2 단부가 배치된다.
제1 주변영역(S1)에는 홀수 번째 게이트 라인으로 제공되어 TFT(120)를 구동시키는 제1 게이트 구동신호를 발생하는 제1 게이트 구동회로, 짝수 번째 게이트 라인으로 제공되어 TFT(120)를 구동시키는 제2 게이트 구동신호를 발생하는 제2 게이트 구동회로, 및 데이터 라인(DL)으로 제공되어 TFT(120)의 구동에 따라 화소전극(140)으로 인가되는 데이터 신호를 발생하는 데이터 구동회로를 내장하고 있는 구동칩(160)이 장착된다.
또한, 제2 주변영역(S2)에는 제1 게이트 구동회로로부터 출력된 제1 게이트 구동신호를 홀수 번째 게이트 라인에 각각 제공하기 위한 좌측 게이트 배선들(LGW)이 형성된다. 이때, 좌측 게이트 배선(LGW)은 게이트 전극(121)과 동일한 층에 형성된 제1 게이트 배선(LGW1)과, 소오스 및 드레인 전극(125, 126)과 동일한 층에 형성된 제2 게이트 배선(LGW2)으로 분류된다. 이때, 제1 게이트 배선(LGW1)과 제2 게이트 배선(LGW2)은 게이트 절연막(122)을 통해 전기적으로 절연 상태를 유지한다. 여기서, 제1 게이트 배선(LGW1)과 제2 게이트 배선(LGW2) 각각은 홀수 번째 게이트 라인에 교번적으로 연결된다.
한편, 제3 주변영역(S3)에는 제2 게이트 구동회로로부터 출력된 제2 게이트 구동신호를 짝수 번째 게이트 라인에 각각 제공하기 위한 우측 게이트 배선부들(RGW)이 형성된다. 이때, 우측 게이트 배선부(RGW)는 제1 게이트 배선(LGW1)과 동일한 층에 형성된 제3 게이트 배선(RGW1)과, 제2 게이트 배선(LGW2)과 동일한 층에 형성된 제4 게이트 배선(RGW2)으로 분류된다. 여기서, 제3 및 제4 게이트 배선(RGW1, RGW2) 각각은 짝수 번째 게이트 라인에 교번적으로 연결된다.
또한, 제2 게이트 배선(LGW2)은 두 개의 제1 게이트 배선(LGW1)과 부분적으로 오버랩되거나, 두 개의 제1 게이트 배선(LGW1) 사이에 배치될 수 있다. 단, 제2 게이트 배선(LGW2)이 두 개의 제1 게이트 배선(LGW1) 사이에 배치된 경우, 제1 및 제2 게이트 배선(LGW1, LGW2)의 제1 수평 이격 거리는 두 개의 제1 게이트 배선들(LGW1) 사이의 제2 수평 이격 거리에서 제2 게이트 배선(LGW2)의 폭을 감한 값을 2분할 한 값보다 작은 것이 바람직하다. 또한, 제3 게이트 배선(RGW1)은 두 개의 제4 게이트 배선(RGW2)과 부분적으로 오버랩되거나 두 개의 제3 게이트 배선(TGW1) 사이에 배치된다.
따라서, 제1 기판(100) 상에서 좌측 게이트 배선부들(LGW)이 형성된 제2 주변영역(S2)과 우측 게이트 배선(RGW1)이 형성된 제3 주변영역(S3)의 폭이 감소되어 액정 표시 장치(400)의 주변영역의 면적은 전체적으로 감소된다.
도 7 및 도 8에서는 본 발명에 따른 실시예로써 제1 및 제2 게이트 구동회로가 m개의 게이트 라인(GL)을 m/2개의 게이트 라인(GL)으로 2분할하여 분할된 게이트 라인(GL)을 각각 구동하는 구조로 설명하였다. 그러나, 본 발명의 다른 실시예에서는 하나의 게이트 라인(GL)을 2분할하여 좌측 게이트 배선부들(LGW)은 게이트 라인(GL)의 좌측 일단으로 제1 게이트 구동신호를 제공하고, 우측 게이트 배선부들(RGW)은 게이트 라인(GL)의 우측 일단으로 제2 게이트 구동신호를 제공할 수 있다.
이와 같은 액정 표시 장치 및 이의 제조 방법에 따르면, 게이트 배선은 표시영역에 형성된 게이트 라인과 동일한 층에 형성되는 제1 게이트 배선과 데이터 라인과 동일한 층에 형성되는 제2 게이트 배선으로 이루어진다.
따라서, 게이트 배선이 형성되는 주변영역의 면적이 감소되어 액정 표시 장치의 크기 및 무게를 감소시킬 수 있다.
또한, 제1 및 제2 게이트 배선을 서로 다른 층에 형성하더라도 제1 및 제2 게이트 배선을 게이트 라인 및 데이터 라인을 형성하는 과정에서 함께 형성하기 때문에 추가되는 공정 없이 형성할 수 있어 제조 공정의 수가 증가되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 데이터 라인, 게이트 라인, 상기 데이터 라인과 게이트 라인에 연결된 스위칭 소자로 이루어진 다수의 화소가 형성된 표시영역과 상기 표시영역의 주변에 형성된 주변영역을 갖는 제1 기판 및 상기 제1 기판과 대향하는 제2 기판을 포함하는 표시 패널;
    상기 주변영역 중 제1 주변영역에 형성되는 상기 데이터 라인들에 데이터 신호를 출력하기 위한 데이터 구동회로를 포함하는 구동부;
    상기 제1 주변영역과 인접하는 제2 주변영역에서 상기 게이트 라인들의 제1 단과 결합되어 게이트 구동신호를 인가하고, 다수의 그룹으로 분리되어서 각 그룹이 서로 다른 층에 배치되는 복수의 제1 게이트 배선부들; 및
    상기 제1 주변영역에서 상기 데이터 라인들과 결합되어 데이터 신호를 인가하는 복수의 데이터 배선들을 포함하고,
    평면상에서 관찰할 때 상기 서로 다른 층에 배치되는 각 그룹들의 게이트 배선들은 서로 이격되고,
    상기 제1 게이트 배선부들은 상기 게이트 라인들과 동일한 층에 형성된 하측 게이트 배선들로 이루어진 제1 그룹 및 상기 데이터 라인들과 동일한 층에 형성된 상측 게이트 배선들로 이루어진 제2 그룹을 포함하며,
    상기 상측 게이트 배선과 상기 하측 게이트 배선의 사이에 형성되어 상기 상측 게이트 배선 및 상기 하측 게이트 배선을 전기적으로 절연시키기 위한 제1 절연층 및 상기 제1 절연층 상에 형성되는 제2 절연층을 포함하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 상측 게이트 배선은 상기 하측 게이트 배선의 사이에 배치되고, 상기 상측 게이트 배선과 상기 하측 게이트 배선의 이격 거리는 두 개의 인접한 상기 상측 게이트 배선의 이격 거리에서 상기 하측 게이트 배선의 폭을 감한 값을 2분할한 값보다 작은 것을 특징으로 하는 표시 장치.
  5. 삭제
  6. 제1항에 있어서, 상기 스위칭 소자는 박막 트랜지스터이고,
    상기 절연층은 상기 스위칭 소자의 게이트 전극과, 소오스 및 드레인 전극을 전기적으로 절연시키기 위한 게이트 절연막 및 상기 스위칭 소자의 반도체층으로 이루어진 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 절연층에는 상기 게이트 라인들의 일단을 노출시키기 위한 콘택홀이 형성되고,
    상기 상측 게이트 배선은 상기 콘택홀을 통해 상기 게이트 라인들의 일단과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 제2 주변영역의 반대에 위치하는 제3 주변영역에서 상기 게이트 라인들의 제2 단과 결합되어 상기 게이트 구동신호를 인가하고, 서로 다른 층에 형성된 다수의 그룹으로 이루어진 복수의 제2 게이트 배선부들을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 제1 게이트 배선들은 상기 게이트 라인들 중 홀수 번째 라인들과 전기적으로 연결되고,
    상기 제2 게이트 배선들은 상기 게이트 라인들 중 짝수 번째 라인들과 전기적으로 연결되는 것을 특징으로 하는 액정 표시 장치.
  10. 제1항에 있어서, 상기 제1 기판과 제2 기판과의 사이에 개재된 액정층을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서, 상기 게이트 라인들에 상기 게이트 구동신호를 출력하기 위한 게이트 구동회로가 상기 제1 주변영역에 형성된 것을 특징으로 하는 표시 장치.
  12. 제1 기판의 표시영역 상에 게이트 라인들, 상기 게이트 라인들로부터 분기된 게이트 전극을 형성하고, 상기 표시영역의 주변영역 상에 상기 게이트 라인들의 일부와 전기적으로 접속되는 제1 게이트 배선들을 형성하는 단계;
    상기 게이트 라인, 게이트 전극, 및 제1 게이트 배선들이 형성된 상기 제1 기판 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 제2 절연층을 형성하는 단계;
    상기 제2 절연층의 상기 표시영역 상에 데이터 라인들, 데이터 라인들로부터 분기된 소오스 및 드레인 전극을 형성하고, 상기 주변영역 상에 상기 게이트 라인들의 나머지와 전기적으로 접속되고, 평면상에서 관찰할 때 다른 층에 배치되는 제1 게이트 배선들과 이격되는 제2 게이트 배선들을 형성하는 단계; 및
    상기 제1 기판과 제2 기판을 결합시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조방법.
  13. 제12항에 있어서, 상기 제2 게이트 배선들을 형성하는 단계 이전에,
    상기 절연층에 상기 게이트 라인들의 나머지를 노출시키기 위한 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제12항에 있어서, 상기 제1 기판과 상기 제2 기판과의 사이에 액정층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020020056070A 2002-09-16 2002-09-16 표시 장치 및 이의 제조방법 KR100923056B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020056070A KR100923056B1 (ko) 2002-09-16 2002-09-16 표시 장치 및 이의 제조방법
US10/660,003 US7221425B2 (en) 2002-09-16 2003-09-11 Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
TW092125351A TWI279611B (en) 2002-09-16 2003-09-15 Substrate for a display device, liquid crystal display device and method of manufacturing the same
JP2003323269A JP4472961B2 (ja) 2002-09-16 2003-09-16 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法
CNB031602630A CN100474043C (zh) 2002-09-16 2003-09-16 显示器基板、液晶显示器和制造该液晶显示器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020056070A KR100923056B1 (ko) 2002-09-16 2002-09-16 표시 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20040024666A KR20040024666A (ko) 2004-03-22
KR100923056B1 true KR100923056B1 (ko) 2009-10-22

Family

ID=31987447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056070A KR100923056B1 (ko) 2002-09-16 2002-09-16 표시 장치 및 이의 제조방법

Country Status (5)

Country Link
US (1) US7221425B2 (ko)
JP (1) JP4472961B2 (ko)
KR (1) KR100923056B1 (ko)
CN (1) CN100474043C (ko)
TW (1) TWI279611B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004163493A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 表示装置
TWI220045B (en) * 2003-08-06 2004-08-01 Au Optronics Corp LCD display of slim frame design
US20050174310A1 (en) * 2003-12-30 2005-08-11 Au Optronics Corporation Low power driving in a liquid crystal display
KR100554494B1 (ko) * 2003-12-30 2006-03-03 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US20060139551A1 (en) * 2004-12-27 2006-06-29 Yohei Kimura Display device
JP2006276287A (ja) * 2005-03-28 2006-10-12 Nec Corp 表示装置
KR101348757B1 (ko) 2006-02-03 2014-01-07 주식회사 동진쎄미켐 유기 절연막용 수지 조성물 및 그 제조 방법, 상기 수지조성물을 포함하는 표시판
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
RU2453881C1 (ru) * 2008-05-16 2012-06-20 Шарп Кабусики Кайся Подложка с активной матрицей, устройство отображения, способ проверки подложки с активной матрицей и способ проверки устройства отображения
JP4982609B2 (ja) * 2008-07-23 2012-07-25 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP5084698B2 (ja) * 2008-10-29 2012-11-28 京セラ株式会社 タッチパネルおよびタッチパネル型表示装置
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101065323B1 (ko) * 2010-05-24 2011-09-16 삼성모바일디스플레이주식회사 액정 표시 장치
CN102466931B (zh) * 2010-11-03 2015-01-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102798994B (zh) * 2011-05-25 2016-05-18 上海中航光电子有限公司 液晶显示器阵列基板配线结构
KR101586677B1 (ko) * 2011-11-24 2016-01-20 엘지디스플레이 주식회사 표시장치 및 그 제조방법
US9190421B2 (en) 2011-08-18 2015-11-17 Lg Display Co., Ltd. Display device and fabrication method thereof
KR101885806B1 (ko) * 2012-05-01 2018-08-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN102890898B (zh) * 2012-10-10 2015-02-04 飞依诺科技(苏州)有限公司 单平面可任意旋转的外接电源供电显示装置
KR101400112B1 (ko) * 2012-12-18 2014-05-27 엘지디스플레이 주식회사 이중 배선 구조의 링크 배선을 구비하는 액정표시소자 및 그 제조방법
CN103217845B (zh) * 2013-04-22 2015-07-15 京东方科技集团股份有限公司 下基板及其制造方法、液晶显示面板和液晶显示器
CN104777654B (zh) * 2015-05-08 2018-03-30 上海天马微电子有限公司 一种阵列基板及显示面板
KR20170028464A (ko) * 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
US9857646B2 (en) * 2015-09-14 2018-01-02 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and display panel
CN105158998B (zh) * 2015-09-14 2017-10-17 深圳市华星光电技术有限公司 一种液晶显示装置及其显示面板
KR20180041281A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106448542A (zh) * 2016-11-30 2017-02-22 厦门天马微电子有限公司 显示面板和显示装置
CN108254979A (zh) * 2016-12-29 2018-07-06 南京瀚宇彩欣科技有限责任公司 显示面板及其制作方法
CN107591145B (zh) * 2017-11-03 2019-11-26 武汉天马微电子有限公司 一种异形显示面板及其驱动方法、显示装置
CN108957885A (zh) * 2018-07-20 2018-12-07 深圳市华星光电技术有限公司 阵列基板
US10861881B2 (en) * 2018-07-20 2020-12-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate
KR102592957B1 (ko) * 2018-10-31 2023-10-24 삼성디스플레이 주식회사 디스플레이 장치
CN109449169B (zh) * 2018-12-06 2021-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102082278B1 (ko) * 2019-02-01 2020-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965825A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 液晶表示素子
JPH05150263A (ja) * 1991-11-29 1993-06-18 Toshiba Corp アクテイブマトリツクス型液晶表示素子
WO1998012597A1 (en) * 1996-09-20 1998-03-26 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
JP2000276073A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
JP3578110B2 (ja) * 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP2002123228A (ja) * 2000-10-17 2002-04-26 Seiko Epson Corp 電気光学パネル、その駆動方法および電子機器
KR100390456B1 (ko) * 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
JP2002250936A (ja) * 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
KR100392603B1 (ko) * 2001-04-09 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시장치용 구동 아이씨 연결부
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US6806938B2 (en) * 2001-08-30 2004-10-19 Kyocera Corporation Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置

Also Published As

Publication number Publication date
JP4472961B2 (ja) 2010-06-02
TWI279611B (en) 2007-04-21
US20040051836A1 (en) 2004-03-18
TW200407608A (en) 2004-05-16
CN1495477A (zh) 2004-05-12
KR20040024666A (ko) 2004-03-22
JP2004110034A (ja) 2004-04-08
US7221425B2 (en) 2007-05-22
CN100474043C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
KR100923056B1 (ko) 표시 장치 및 이의 제조방법
US10338443B2 (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
US6028652A (en) Array substrate for display device and manufacturing method thereof
US6855957B1 (en) Semiconductor device and manufacturing method thereof
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US7294854B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US6839120B2 (en) Reflective or transflective liquid crystal display device and method for manufacturing the same
US7901951B2 (en) Thin film transistor array substrate and method for fabricating same
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2005275054A (ja) 液晶表示装置および液晶表示装置の製造方法
JP3251401B2 (ja) 半導体装置
EP0488802A2 (en) An active matrix display device
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US6069370A (en) Field-effect transistor and fabrication method thereof and image display apparatus
US7915063B2 (en) Liquid crystal display and fabricating method thereof
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100229610B1 (ko) 액정표시장치 및 그 제조방법
KR101429921B1 (ko) 액정표시장치
KR100635945B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101267532B1 (ko) 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2001330854A (ja) 液晶表示装置
KR20030074991A (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20050044947A (ko) 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 10