JP4472961B2 - 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 - Google Patents

表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 Download PDF

Info

Publication number
JP4472961B2
JP4472961B2 JP2003323269A JP2003323269A JP4472961B2 JP 4472961 B2 JP4472961 B2 JP 4472961B2 JP 2003323269 A JP2003323269 A JP 2003323269A JP 2003323269 A JP2003323269 A JP 2003323269A JP 4472961 B2 JP4472961 B2 JP 4472961B2
Authority
JP
Japan
Prior art keywords
line
connection
scan
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003323269A
Other languages
English (en)
Other versions
JP2004110034A (ja
Inventor
源 規 李
営 倍 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004110034A publication Critical patent/JP2004110034A/ja
Application granted granted Critical
Publication of JP4472961B2 publication Critical patent/JP4472961B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は表示装置用基板、液晶表示装置及び液晶表示装置の製造方法に関し、さらに詳細には全体的な大きさ及び重さの減少を可能とする表示装置用基板、液晶表示装置及び液晶表示装置の製造方法に関する。
一般的に、液晶表示装置は第１基板、第２基板及び第１基板と第２基板との間に形成された液晶層で構成され映像を表示する液晶パネルを含む。液晶パネルを駆動するための駆動印刷回路基板はテープキャリアパッケージ(Tape Carrier Package; 以下、TCPと称す)を通じて液晶パネルと電気的に接続される。
駆動印刷回路基板は液晶パネルに形成された複数のデータラインを駆動するためのデータ印刷回路基板と複数のゲートライン(スキャンライン)を駆動するためのゲート印刷回路基板とで構成されている。一方、データ印刷回路基板はデータ側TCPによってデータラインに電気的に接続されており、ゲート印刷回路基板はゲート側TCPによってゲートラインと電気的に接続されている。この時、データ側TCP上にはデータ駆動チップが形成され、ゲート側TCP上にゲート駆動チップ(またはスキャン駆動チップ)が形成される。
最近では、液晶パネル上にゲート駆動回路(またはスキャン駆動回路)を直接的に形成することで組み立て工程の数を減少しようとする技術開発に力をつくしている。
具体的には、液晶パネルの第１及び第２基板のうちいずれか一方は表示領域と表示領域の周辺領域を備えている。周辺領域の中でゲートラインの一端部が配置される周辺領域にはスキャン駆動信号を発生するゲート駆動回路が形成される。ゲート駆動回路から出力されたスキャン駆動信号はゲートラインに印加される。
しかし、ゲート駆動回路がゲートラインの一端部側にだけ形成されることから液晶パネルの構造を左右対称形にすることができなくなる。このような液晶パネルの非対称現象を解決するためにゲートラインの他端部側に不必要な空間を形成する場合、液晶表示装置のサイズが増加する。
よって、本発明の第１の特徴は全体的な大きさ及び重さを減少させるための表示装置用基板を提供することにある。
また、本発明の第２の特徴は全体的な大きさ及び重さを減少させるための液晶表示装置を提供することにある。
また、本発明の第３の特徴は前記した液晶表示装置の製造方法を提供することにある。
本発明の第１の特徴による表示装置用基板は第１基板、駆動部及び第１連結部を含む。第１基板はデータライン、スキャンライン及び多数の画素が形成された表示領域と前記表示領域に接した周辺領域を有する。駆動部は前記周辺領域のうち前記データラインの一端部と接する第１周辺領域に形成されて前記スキャンラインにスキャン駆動信号を出力するためのスキャン駆動回路及び前記データラインにデータ信号を出力するためのデータ駆動回路を含む。第１連結部は前記周辺領域の中で前記スキャンラインの一端部と接する第２周辺領域に形成されて前記スキャンラインの一端部と結合されて前記スキャン駆動信号を印加し、互いに異なる層に配置された多数のグループで構成される第１連結部を含む。
本発明の第２の特徴による液晶表示装置は、液晶パネル、駆動部及び第１連結部を含む。液晶パネルはデータライン、スキャンライン、前記データラインとスキャンラインに接続されたスイッチング素子で構成される多数の画素が形成された表示領域と前記表示領域に接した周辺領域を持つ第１基板、前記第１基板と対向する第２基板、及び前記第１基板と第２基板との間に介在された液晶層を含む。駆動部は前記周辺領域の中で前記データラインの一端部と接する第１周辺領域に形成されて前記スキャンラインにスキャン駆動信号を出力するためのスキャン駆動回路及び前記データラインにデータ信号を出力するためのデータ駆動回路で成り立つ。第１連結部は前記周辺領域のうち前記スキャンラインの一端部と接する第２周辺領域で前記スキャンラインの一端部と結合されて前記スキャン駆動信号を印加し、互いに異なる層に配置された多数のグループで構成される第１連結部を含む。
また本発明の第３の特徴による液晶表示装置の製造方法は、先に表示領域にデータライン、スキャンライン、前記データラインとスキャンラインに接続されたスイッチング素子で構成された多数の画素を具備して、前記スキャンラインの一端部と接する周辺領域で前記スキャンラインと結合して互いに異なる層に配置される多数のグループで構成される連結部を含む第１基板を形成する。その次に、前記第１基板と第２基板を結合させて、前記第１基板と前記第２基板との間に液晶層を形成する。
このような表示装置用基板、液晶表示装置及び液晶表示装置の製造方法によれば、連結部は表示領域に形成されたゲートラインと同一の層に形成される第１連結ラインとデータラインと同一の層に形成される第２連結ラインで構成される。よって、表示装置用基板及び液晶表示装置の全体的な大きさ及び重さを減少させることができる。
以下、添付した図面を参照して、本発明の望ましい実施例をより詳細に説明する。
図１は本発明による液晶表示装置を示した断面図である。
図１に示すように、液晶表示装置(400)は薄膜トランジスター(Thin Film Transistor; 以下、TFTと称す)基板(100)、TFT基板(100)と対向して設けられるカラーフィルター(ColorFilter;以下C/Fと称す)基板(200)、及びTFT基板(100)とC/F基板(200)との間に形成された液晶層(300)を持つ液晶パネルを含む。液晶パネルは映像を表示する表示領域(D)と表示領域(D)の周辺に形成された第１及び第２周辺領域(S1、S2)に分けられる。
具体的に、TFT基板(100)は表示領域(D)と対応して第１基板(110)上には多数のゲートライン(スキャンライン;図示せず)及び多数のデータライン（図示せず）が形成される。多数のゲートラインと多数のデータラインによって定義された画素領域(または画素)には、TFT(120)及びTFT(120)に接続された画素電極(140)が設けられている。また、有機ELディスプレー(organic electroluminescence display) 装置の場合、前記画素領域には有機ELセル(cell)が形成されることとなる。有機ELセルは例えば、スイッチングトランジスター、保存キャパシタ(Cst)、駆動トランジスター、電源印加線及びEL素子を有する。また、TFT基板(100)は第２周辺領域(S2)に対応して形成されてゲートラインと接続されて外部から提供されるスキャン駆動信号を多数のゲートラインで順次に印加するための多数の連結ライン(CL)を具備する。多数の連結ライン(CL)はTFT(120)のゲート電極と同一の層に形成される第１連結ライン(CL1)及びソース及びドレーン電極と同一の層に形成される第２連結ライン(CL2)で構成される。このように多数の連結ライン(CL)が二重構造を持つことで、前記第２周辺領域(S2)の全体的な幅(W)を減少することができる。
一方、C/F基板(200)は、表示領域(D)に対応して第２基板(210)上に形成されたカラーフィルター(220)、前記第2周辺領域に対応して第２基板(210)上に形成された遮光膜(230)、及びカラーフィルター(220)と遮光膜(230)上に均一な厚さに形成された共通電極(240)を具備する。
遮光膜(230)は多数の連結ライン(CL)が液晶表示装置(400)の画面上に映らないようにTFT基板(100)の第２周辺領域(S2)から出射された光を遮断する。
この後、共通電極(240)と画素電極(140)とが互いに対向するようにTFT基板(100)とC/F基板(200)を配置した後、シーラント(350)によってTFT基板(100)とC/F基板(200)を堅固に固定させる。次に、TFT基板(100)とC/F基板(200)の間に液晶を入れ込んで液晶層(300)を形成することにより、液晶表示装置(400)を完成させる。
図２は本発明の一実施例によるTFT基板の平面図で、図３は図２に図示されたTFT基板の部分拡大図である。
図２及び図３に示すように、TFT基板(100)は表示領域(D)と表示領域(D)の周辺に形成された第１及び第２周辺領域(S1、S2)に分けられる。
表示領域(D)には第１方向に延設された多数のゲートライン(GL)、第１方向と直交する第２方向に延設された多数のデータライン(DL)が形成される。多数のゲートライン(GL)と多数のデータライン(DL)によって定義された画素領域にはTFT(120)及びTFT(120)のドレーン電極(126)と接続された画素電極(140)が形成される。
一方、第２周辺領域(S2)には多数のゲートライン(GL)の一端部が配置されて、第１周辺領域(S1)には多数のデータライン(DL)の一端部が配置される。第１周辺領域(S1)には駆動部(または駆動チップ)(150)が実装される。駆動チップ(150)は多数のゲートライン(GL)に順次に提供されてTFT(120)を駆動させるスキャン駆動信号を発生するゲート駆動回路(またはスキャン駆動回路)及び多数のデータライン(DL)に提供されてTFT(120)の駆動によって画素電極(140)に印加されるデータ信号を発生するデータ駆動回路を含む。
図４は図３をA-A'で切断した断面図で、図５は図３をB-B'で切断した断面図である。
図４及び図５に示すように、TFT(120)はゲート電極(121)、ソース電極(125)及びドレーン電極(126)を含む。ゲート電極(121)はゲート絶縁膜(122)によってソース電極(125)及びドレーン電極(126)と絶縁状態を維持する。ゲート絶縁膜(122)上にはゲート電極(121)にゲート信号が印加されるによってソース電極(125)からのデータ信号をドレーン電極(126)で提供するためのアクティブパターン(123)及びオーミックコンタクトパターン(124)が形成される。以下、アクティブパターン(123)及びオーミックコンタクトパターン(124)を半導体層とも言う。オーミックコンタクトパターン(124)上から所定の間隔で離隔されるソース及びドレーン電極(125、126)が形成される。
以後、TFT(120)上にはドレーン電極(126)を露出させる第１コンタクトホール(131)が形成された有機絶縁膜(130)が積層される。第１コンタクトホール(131)はドレーン電極(126)と有機絶縁膜(130)上に形成される画素電極(140)を電気的に接続させる。
一方、第２周辺領域(S2)にはゲート駆動回路から出力されたスキャン駆動信号を多数のゲートライン(GL)に提供するための連結ライン(CL)が形成される。連結ライン(CL)はゲートライン(GL)と一対一で対応する。すなわち、ゲートライン(GL)がｍ個であれば、連結ライン(CL)もｍ個形成される。
連結ライン(CL)はゲート電極(121)と同一の層に形成された第１連結ライン(CL1)と、ソース及びドレーン電極(125、126)と同一の層に形成された第２連結ライン(CL2)を具備する。第１連結ライン(CL1)と第２連結ライン(CL2)はゲート絶縁膜(122)を通じて電気的に絶縁状態を維持する。ここで、第１連結ライン(CL1)は奇数番目ゲートラインと接続されて、第２連結ライン(CL2)は偶数番目ゲートラインと接続される。
また、第２連結ライン(CL2)は二つの第１連結ライン(CL1)の間に配置されており、かつ二つの第１連結ライン(CL1)とオーバーラップしている。すなわち、二つの第１連結ライン(CL1)の離間距離(d)は前記第２連結ライン(CL2)の幅(w)より小さい。
図４には図示していないが、第２連結ライン(CL2)は二つの第１連結ライン(CL1)の離隔空間内に配置することができる。ただし、第２連結ライン(CL2)を二つの第１連結ライン(CL1)の離隔空間内に配置する場合、第１及び第２連結ライン(CL1、CL2)のエッジ間の第１水平離間距離は、二つの第１連結ライン(CL1)の間の第２水平離間距離から第２連結ライン(CL2)の幅(w)を減算した値の1/2より小さい。ここで、水平方向は第１基板(110)の主面に平行な方向であり、垂直は第１基板(110)の法線（ｎｏｒｍａｌｌｉｎｅ）方向とする。隣接する二つの第１連結ライン(CL1)の間、隣接する二つの第２連結ライン(CL2)の間、第１及び第２連結ライン(CL1、CL2)の間は所定の間隔で離間される。よって、連結ライン同士の電気的なショート現象を防止するとともに、連結ライン間の容量増加を防止することができる。
図示したように、第１連結ライン(CL1)同士は水平方向で離隔され、第２連結ライン(CL2)同士も水平方向で離隔される。第１及び第２連結ライン(CL1、CL2)は垂直方向で離隔される。これで、第１及び第２連結配線(CL1、CL2)が占める全体的な面積が減少し、第２周辺領域(S2)の全体的な幅も減少することができる。
第２連結ライン(CL2)とゲート絶縁膜(122)との間には層間絶縁膜(127)がさらに形成される。層間絶縁膜(127)はTFT(120)のアクティブパターン(123)及びオーミックコンタクトパターン(124)と同一の工程で形成される。この後、ゲート絶縁膜(122)と第２連結ライン(CL2)上には保護膜として有機絶縁膜(130)が形成される。
図３及び図５に示すように、第１連結ライン(CL1)はゲート電極(121)及びゲートライン(GL)と同一の層に形成されるから対応するゲートライン(GL)と直接的に接続される。第２連結ライン(CL2)は、ソース及びドレーン電極(125、126)と同一の層に形成されるから、対応するゲートライン(GL)と第２コンタクトホール(127a)を通じて電気的に接続される。第２連結ライン(CL2)の下部に形成された層間絶縁膜(127)とゲート絶縁膜(122)には偶数番目のゲートライン(GL)の一端部を露出させる第２コンタクトホール(127a)が形成される。この後、第２連結ライン(CL2)は第２コンタクトホール(127a)を通じて露出した偶数番目のゲートライン(GL)の一端部と電気的に接続される。
図６ないし図１０は図５に図示されたTFT基板の製造工程の一実施例を示した図面である。
図６に示すように、硝子またはセラミックスのような絶縁材料で構成される第1基板(110)上にアルミニウム(Al)、クロム(Cr)またはモリブデンタングステン(MoW)で構成される第１金属膜(111)をスパッタリングによって蒸着する。
図７に示すように、第１マスク（図示せず）を利用した写真食刻工程（フォトリソグラフィ）で第１金属膜(111)をパターニングし、表示領域(D)には第１方向に延設されたゲートライン(GL)、ゲートライン(GL)から分岐したゲート電極(121)を形成する。これと同時に、第２周辺領域(S2)にはそれぞれが所定の間隔で離隔された第１連結ライン(CL1)を形成する。
次に、図８に示すように、ゲートライン(GL)、ゲート電極(121)及び第１連結ライン(CL1)が形成された第１基板(110)上にはシリコーン窒化物をプラズマCVD(plasma-enhanced chemical vapor deposition; PECVD)方法により蒸着してゲート絶縁膜(122)を形成する。
図８に示すように、ゲート絶縁膜(122)上にアクティブ層(112)として、例えば非晶質シリコン膜をプラズマCVD方法によって蒸着して、その上にオーミックコンタクト層(113)として、例えばn+ドーピングされた非晶質シリコン膜をプラズマCVD方法によって蒸着する。この時、非晶質シリコン膜及びn+ドーピングされた非晶質シリコン膜をプラズマCVD設備の同一チャンバ内でイン-シチュー(in-situ)に蒸着する。
図９に示すように、第２マスク（図示せず）を利用した写真食刻工程を通じてオーミックコンタクト層(113)及びアクティブ層(112)を順にパターニングしてゲート電極(121)上部のゲート絶縁膜(122)上に非晶質シリコン膜で構成されるアクティブパターン(123)及びn+ドーピングされた非晶質シリコン膜で構成されるオーミックコンタクト層パターン(124)を形成する。
また、第１連結ライン(CL1)の間に対応するゲート絶縁膜(122)上にはオーミックコンタクト層(113)及びアクティブ層(112)で構成された層間絶縁膜(127)が形成される。層間絶縁膜(127)は第１連結ライン(CL1)の間の領域を平坦化するために形成される役目を遂行する。また、以後に形成される第２連結ライン(CL2)と第１連結ライン(CL1)の離間距離を確保して第１及び第２連結ライン(CL1、CL2)の間で発生する寄生キャパシタンスを減少させる役目を遂行する。
この時、第２マスク（図示せず）を利用した写真食刻工程により、層間絶縁膜(127)及びゲート絶縁膜(122)には偶数番目のゲートライン(GL)の一端部を露出させる第２コンタクトホール(127a)が形成される。よって、以後に形成される第２連結ライン(CL2)は対応する偶数番目のゲートライン(GL)と電気的に接続される。この後、図１０に示すように、ゲート絶縁膜(122)と層間絶縁膜(127)が形成された第１基板(110)上にはクロム(Cr)のような第２金属膜(114)をスパッタリング方法によって蒸着する。
図１１に示すように、第３マスクを利用した写真食刻工程で第２金属膜(114)をパターニングして、表示領域(D)にはソース電極(125)及び前記ソース電極(125)と所定の間隔で離間したドレーン電極(126)を形成する。
これと同時に、第２周辺領域(S2)には対応する偶数番目のゲートライン(GL)と接続されてそれぞれが所定の間隔で離間した第２連結ライン(CL2)を形成する。この時、第２連結ライン(CL2)は層間絶縁膜(127)上に形成されることが望ましい。また、第２連結ライン(CL2)それぞれは対応する偶数番目のゲートライン(GL)と第２コンタクトホール(127a)を通じて電気的に接続される。
続いて、ソース電極(125)とドレーン電極(126)の間の露出したオーミックコンタクトパターン(124)を反応性イオン食刻(reactive ion etching; RIE)方法によって除去する。このことにより、ソース/ドレーン電極(125、126)の間の露出したアクティブパターン領域がTFT(120)のチャンネル領域として提供される。
よって、表示領域(D)にはゲート電極(121)、アクティブパターン(123)、オーミックコンタクト層パターン(124)、ソース電極(125)及びドレーン電極(126)を含むTFT(120)が形成されて、第２周辺領域(S2)には第１及び第２連結ライン(CL1、CL2)が形成される。
この時、第２連結ライン(CL2)は二つの第１連結ライン(CL1)と部分的にオーバーラップするか、二つの第１連結ライン(CL1)の間に配置することができる。
次に、図１２に示すように、第１基板(110)の表示領域(D)と第２周辺領域(S2)の全面にアクリル樹脂のような感光性有機レジストをスピン-コーティング方法やスリット-コーティング方法により塗布する。
この後、第４マスク（図示せず）を利用して有機レジストを露光した後現像してTFT(120)のドレーン電極(126)を露出させる第１コンタクトホール(131)を有する有機絶縁膜(130)を形成する。
続いて、図５に示すように、有機絶縁膜(130)と、第1コンタクトホール(131)によって露出したドレーン電極(126)上にインジウムティンオキサイド(Indium Tin Oxide; ITO)またはインジウムジンクオキサイド(Induim Zinc Oxide; IZO)のような透明導電膜を蒸着する。
この後、第５マスク（図示せず）を通じて写真食刻工程により透明導電膜をパターニングし、表示領域(D)に対応する画素電極(140)を形成する。画素電極(140)は第１コンタクトホール(131)を通じて露出したTFT(120)のドレーン電極(126)と電気的に接続される。
図１３〜図１５は本発明の他の実施例によるTFT基板の製造工程を示した図面である。ただし、図１３に至る前の段階における工程は、図６〜図８に図示した工程と同じ工程で形成されるものとする。
図１３に示すように、オーミックコンタクト層(113)上にクロム(Cr)のような第２金属膜(114)をスパッタリング方法によって蒸着する。
図１４に示すように、第２マスク（図示せず）を利用した写真食刻工程で第２金属膜(114)、オーミックコンタクト層(113)及びアクティブ層(112)をパターニングし、表示領域(D)にはオーミックコンタクトパターン(124)、アクティブパターン(123)、ソース電極(125)及び前記ソース電極(125)と所定の間隔で離間したドレーン電極(126)を形成する。
これと同時に、第２周辺領域(S2)には対応する偶数番目のゲートライン(GL)と接続されてそれぞれが所定の間隔で離間した第２連結ライン(CL2)及び第２連結ライン(CL2)とゲート絶縁膜(122)との間に介在された層間絶縁膜(127)を形成する。
続いて、ソース電極(125)とドレーン電極(126)の間の露出したオーミックコンタクトパターン(124)を除去することで、ソース/ドレーン電極(125、126)の間の露出したアクティブパターン領域がTFT(120)のチャンネル領域として提供される。
次に、図１５に示すように、第１基板(110)の表示領域(D)と第2周辺領域(S2)の全面にアクリル係樹脂のような感光性有機レジストをスピン-コーティング方法やスリット-コーティング方法により塗布する。
この後、第３マスク（図示せず）を利用して有機レジストを露光した後現像してTFT(120)のドレーン電極(126)を露出させる第１コンタクトホール(131)を持つ有機絶縁膜(130)を形成する。
続いて、図５に示すように、有機絶縁膜(130)と第１コンタクトホール(131)によって露出したドレーン電極(126)上に（ITOまたはIZO)のような透明導電膜を蒸着する。
以後、第４マスクを通じて写真食刻工程により透明導電膜をパターニングし、表示領域(D)に対応する画素電極(140)を形成する。画素電極(140)は第１コンタクトホール(131)を通じて露出したTFT(120)のドレーン電極(126)と電気的に接続される。
図１６は本発明の他の実施例によるTFT基板の平面図で、図１７は図１８を部分的に拡大した図面である。
図１６及び図１７に示すように、TFT基板(100)は表示領域(D)と表示領域(D)の周辺に形成された第１〜第３周辺領域(S1、S2、S3)で構成される。表示領域(D)には第１方向に延設されたゲートライン(GL)及び第１方向と直交する第２方向に延設されたデータライン(DL)が形成される。多数のゲートライン(GL)と多数のデータライン(DL)によって定義された画素領域にはTFT(120)、TFT(120)のドレーン電極(126)と接続された画素電極(140)が形成される。
一方、第２周辺領域(S2)にはゲートライン(GL)の第１端部が配置され、第１周辺領域(S1)にはデータライン(DL)の一端部が配置されて、第３周辺領域(S3)にはゲートライン(GL)の第２端部が配置される。
第１周辺領域(S1)には奇数番目のゲートラインにより第１スキャン駆動信号を提供する第１ゲート駆動回路、偶数番目のゲートラインにより第２スキャン駆動信号を提供する第２ゲート駆動回路、及びデータライン(DL)によりデータ信号を提供するデータ駆動回路を内蔵している駆動部(または駆動チップ)(160)が装着される。
また、第２周辺領域(S2)には第１ゲート駆動回路から出力された第１スキャン駆動信号を奇数番目のゲートラインにそれぞれ提供するための左側連結ライン(CL)が形成される。左側連結ライン(CL)はゲート電極(121)と同一の層に形成された第１連結ライン(CL1)とドレーン電極(126)と同一の層に形成された第２連結ライン(CL2)で構成される。この時、第１連結ライン(CL1)と第２連結ライン(CL2)はゲート絶縁膜(122)を通じて電気的に絶縁状態を維持する。ここで、第１連結ライン(CL1)と第２連結ライン(LCL2)それぞれは奇数番目のゲートラインに交互に接続される。
一方、第３周辺領域(S3)には第２ゲート駆動回路から出力された第２スキャン駆動信号を偶数番目のゲートラインにそれぞれ提供するための右側連結ライン(CL’)が形成される。右側連結ライン(CL’)は左側連結ライン(CL)の第１連結ライン(CL1)と同一の層に形成された第３連結ライン(CL3)と左側連結ライン(CL)の第２連結ライン(CL2)と同一の層に形成された第４連結ライン(CL4)で構成される。ここで、第３及び第４連結ライン(CL3、CL4) はそれぞれ偶数番目のゲートラインに交互に接続される。
図１７に示すように、第２連結ライン(CL2)は二つの第１連結ライン(CL1)と部分的にオーバーラップするか、二つの第１連結ライン(CL1)の間に配置することができる。また、第３連結ライン(CL3)は二つの第４連結ライン(CL4)と部分的にオーバーラップするか、二つの第４連結ライン(CL4)の間に配置することができる。
よって、第１基板(100)上において左側連結ライン(CL)が形成された第２周辺領域(S2)と右側連結ライン(CL’)が形成された第３周辺領域(S3)の幅を減少することができ、液晶表示装置(400)の周辺領域の面積を全体的に減少することができる。
このような表示装置用基板、液晶表示装置及び液晶表示装置の製造方法によれば、連結ラインは表示領域に形成されたゲートラインと同一の層に形成される第１連結ラインとデータラインと同一の層に形成される第２連結ラインで構成される。
よって、連結ラインが形成される周辺領域の面積を減少することができ、液晶表示装置の全体的な大きさ及び重さを減少することができる。
また、第１及び第２連結ラインを互いに異なる層に形成しても第１及び第２連結ラインをゲートライン及びデータラインを形成する過程で同時に形成している。よって、液晶表示装置の製造工程数の増加を防止することができる。
前記では液晶表示装置に対して記述したが、本発明は有機ELディスプレー(organic electroluminescence display)装置にも適用することができることは勿論である。
以上実施例を参照して説明したが、該当の技術分野の熟練された当業者は特許請求の範囲に記載した本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更することができることは明白である。
本発明による液晶表示装置を示した図面である。 本発明の一実施例によるＴＦＴ基板を示した図面である。 図３は図２を部分的に拡大した図面である。 図４は図３をA-A'で切断した断面図である。 図５は図３をB-B'で切断した断面図である。 図６は図５に示されたＴＦＴ基板の製造工程の典型例を示す断面図である。 図７は図５に示されたＴＦＴ基板の製造工程の典型例を示す断面図である。 図８は図５に示されたＴＦＴ基板の製造工程の典型例を示す断面図である。 図９は図５に示されたＴＦＴ基板の製造工程の典型例を示す断面図である。 図１０は図５に示されたＴＦＴ基板の製造工程の典型例を示す断面図である。 図１１は図５に示されたＴＦＴ基板の製造工程の典型例を示す断面図である。 図１２は図５に示されたＴＦＴ基板の製造工程の典型例を示す断面図である。 図５に示されたＴＦＴ基板の製造工程の他の実施例を示した断面図である。 図５に示されたＴＦＴ基板の製造工程の他の実施例を示した断面図である。 図５に示されたＴＦＴ基板の製造工程の他の実施例を示した断面図である。 図１６は本発明の他の実施例によるＴＦＴ基板を示した平面図である。 図１７は図１６に図示された駆動部から出力される配線の位置関係を示した図面である。
符号の説明
１００ ＴＦＴ基板
１１０ 第１基板
１１１ 第１金属膜
１１２ アクティブ層
１１３ オーミックコンタクト層
１１４ 第２金属膜
１２０ ＴＦＴ
１２１ ゲート電極
１２２ ゲート絶縁膜
１２３ アクティブパターン
１２４ オーミックコンタクトパターン
１２５ ソース電極
１２６ ドレーン電極
１２７ 層間絶縁膜
１３０ 有機絶縁膜
１４０ 画素電極
１５０ 駆動部（または駆動チップ）
１６０ 駆動部（または駆動チップ）
２００ Ｃ/Ｆ基板
２１０ 第２基板
２２０ カラーフィルター
２３０ 遮光膜
２４０ 共通電極
３００ 液晶層
３５０ シーラント
４００ 液晶表示装置

Claims (24)

  1. データライン、スキャンライン及び多数の画素が形成された表示領域と前記表示領域に接した周辺領域を持つ第１基板と、
    前記周辺領域の中で前記データラインの一端部と接する第１周辺領域に形成されて前記スキャンラインにスキャン駆動信号を出力するためのスキャン駆動回路及び前記データラインにデータ信号を出力するためのデータ駆動回路を含む駆動部と、
    前記周辺領域の中で前記スキャンラインの一端部と接する第２周辺領域に形成され、前記スキャンラインの一端部と結合されて前記スキャン駆動信号が印加され、互いに異なる層に配置された多数のグループで構成される第１連結部と、
    を含み、前記第１連結部は、前記スキャンラインと同一の層に形成され奇数番目ゲートラインと接続される第１連結ラインで構成される第１グループと、前記データラインと同一の層に形成され偶数番目ゲートラインに接続される第２連結ラインで構成される第２グループとを含み、前記第２連結ラインが２つの第１連結ラインの離隔空間内に配置されていることを特徴とする表示装置用基板。
  2. 前記第１連結ラインと前記第２連結ラインとの間に介在されて前記第１連結ラインと前記第２連結ラインとを電気的に絶縁するための絶縁層をさらに含むことを特徴とする請求項１に記載の表示装置用基板。
  3. 前記各画素は前記データラインとスキャンラインとに接続されたスイッチング素子を含み、前記スイッチング素子はゲート電極、前記ゲート電極上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成された半導体層、前記半導体層上で互いに所定の間隔で離間するソース及びドレーン電極で構成されることを特徴とする請求項２に記載の表示装置用基板。
  4. 前記絶縁層は前記ゲート絶縁膜であることを特徴とする請求項３に記載の表示装置用基板。
  5. 前記絶縁層は前記ゲート絶縁膜及び半導体層を含むことを特徴とする請求項３に記載の表示装置用基板。
  6. 前記半導体層は前記第１連結ライン及び前記第２連結ラインにそれぞれ対応して設けられることを特徴とする請求項５に記載の表示装置用基板。
  7. 前記絶縁層には前記スキャンラインのうち一部の一端部を露出させるためのコンタクトホールが形成されて、
    前記第２連結ラインは前記コンタクトホールを通じて前記スキャンラインのうち一部の一端部と電気的に接続されることを特徴とする請求項２に記載の表示装置用基板。
  8. 前記周辺領域のうち前記スキャンラインの他端部と接する第３周辺領域で前記スキャンラインの他端部と結合されて前記ゲート駆動信号を印加し、互いに異なる層に形成された多数のグループで構成される第２連結部をさらに含むことを特徴とする請求項１に記載の表示装置用基板。
  9. 前記第１連結部は前記スキャンラインのうち奇数番目のスキャンラインと電気的に接続され、
    前記第２連結部は前記スキャンラインのうち偶数番目のスキャンラインと電気的に接続されることを特徴とする請求項８に記載の表示装置用基板。
  10. データライン、スキャンライン、前記データラインとスキャンラインに接続されたスイッチング素子を含む多数の画素が形成された表示領域と前記表示領域に接した周辺領域を持つ第１基板、前記第１基板と対向する第２基板、及び前記第１基板と第２基板との間に介在された液晶層で構成された液晶パネルと、
    前記周辺領域のうち前記データラインの一端部と接する第１周辺領域に形成されて前記スキャンラインにスキャン駆動信号を出力するためのスキャン駆動回路及び前記データラインにデータ信号を出力するためのデータ駆動回路で構成される駆動部と、
    前記周辺領域のうち前記スキャンラインの一端部と接する第２周辺領域で前記スキャンラインの一端部と結合されて前記スキャン駆動信号を印加し、互いに異なる層に配置された多数のグループで構成される第１連結部と、
    を含み、前記第１連結部は、前記スキャンラインと同一の層に形成され奇数番目のゲートラインと接続される第１連結ラインで構成される第１グループと、前記データラインと同一の層に形成され偶数番目のゲートラインと接続される第２連結ラインで構成される第２グループとを含み、前記第２連結ラインが２つの第１連結ラインの離隔空間内に配置されていることを特徴とする液晶表示装置。
  11. 前記第１連結ラインと前記第２連結ラインとの間に介在されて前記第１連結ラインと前記第２連結ラインを電気的に絶縁するための絶縁層をさらに含むことを特徴とする請求項１０に記載の液晶表示装置。
  12. 前記スイッチング素子はゲート電極、 前記ゲート電極上に形成されたゲート絶縁膜、 前記ゲート絶縁膜上に形成された半導体層、前記半導体層上で互いに所定の間隔で離間するソース及びドレーン電極で構成されることを特徴とする請求項１１に記載の液晶表示装置。
  13. 前記絶縁層は前記ゲート絶縁膜であることを特徴とする請求項１２に記載の液晶表示装置。
  14. 前記絶縁層は前記ゲート絶縁膜及び半導体層を含むことを特徴とする請求項１２に記載の液晶表示装置。
  15. 前記半導体層は前記第１連結ライン及び前記第２連結ラインにそれぞれ対応して設けられることを特徴とする請求項１４に記載の液晶表示装置。
  16. 前記絶縁層には前記スキャンラインのうち一部の一端部を露出させるためのコンタクトホールが形成され、
    前記第２連結ラインは前記コンタクトホールを通じて前記スキャンラインのうち一部の一端部と電気的に接続されることを特徴とする請求項１２に記載の液晶表示装置。
  17. 前記周辺領域のうち前記スキャンラインの他端部と接する第３周辺領域で前記スキャンラインの他端部と結合されて前記ゲート駆動信号を印加し、互いに異なる層に形成された多数のグループで構成される第２連結部をさらに含むことを特徴とする請求項１１に記載の液晶表示装置。
  18. 前記第１連結部は前記スキャンラインのうち奇数番目のスキャンラインと電気的に接続されて、
    前記第２連結部は前記スキャンラインのうち偶数番目のスキャンラインと電気的に接続されることを特徴とする請求項１７に記載の液晶表示装置。
  19. 表示領域にデータライン、スキャンライン、前記データラインとスキャンラインに接続されたスイッチング素子で構成される多数の画素を具備し、前記スキャンラインの一端部と接する周辺領域で前記スキャンラインと結合して互いに異なる層に配置される多数のグループで構成された連結部を含む第１基板を形成する段階と、
    前記第１基板と第２基板を結合させる段階と、
    前記第１基板と前記第２基板との間に液晶層を形成する段階と、
    を含み、前記第１連結部は、前記スキャンラインと同一の層に形成され奇数番目のゲートラインと接続される第１連結ラインで構成される第１グループと、前記データラインと同一の層に形成され偶数番目のゲートラインと接続される第２連結ラインで構成される第２グループとを含み、前記第２連結ラインが２つの第１連結ラインの離隔空間内に配置されていることを特徴にする液晶表示装置の製造方法。
  20. 前記第１基板を形成する段階は、
    前記表示領域及び周辺領域に第１金属膜を形成する段階と、
    前記第１金属膜をパターニングして前記表示領域にスキャンライン、前記スキャンラインから分岐したゲート電極を形成して、前記周辺領域に前記スキャンラインの第１ グループと電気的に接続される第１連結ラインを形成する段階と、
    前記スキャンライン、ゲート電極及び第１連結ラインが形成された前記第１基板上に絶縁層、アクティブ層及びコンタクト層を順次に形成する段階と、
    前記アクティブ層及びコンタクト層をパターニングして前記ゲート電極上にアクティブパターン及びコンタクトパターンを形成する段階と、
    前記絶縁層、アクティブパターン及びコンタクトパターンが形成された第１基板上に第２金属膜を形成する段階と、
    前記第２金属膜をパターニングして前記表示領域にデータライン、データラインから分岐したソース電極及び前記ソース電極と離間したドレーン電極を形成して、前記周辺領域に前記スキャンラインの第２グループと電気的に接続される第２連結ラインを形成する段階と、
    を含むことを特徴とする請求項１９に記載の液晶表示装置の製造方法。
  21. 前記アクティブ層及びコンタクト層をパターニングする段階で、
    前記周辺領域で前記絶縁層と前記第２連結ラインとの間に介在される二重絶縁膜をさらに形成することを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  22. 前記アクティブ層及びコンタクト層をパターニングする段階で、
    前記絶縁層、アクティブ層及びコンタクト層に前記スキャンラインの第２グループの一端部を露出させるためのコンタクトホールを形成することを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  23. 前記第２連結ラインは前記コンタクトホールを通じて対応する前記スキャンラインの第２グループと電気的に接続されることを特徴とする請求項２２に記載の液晶表示装置の製造方法。
  24. 前記第１基板を形成する段階は、
    前記表示領域及び周辺領域に第１金属膜を形成する段階と、
    前記第１金属膜をパターニングして前記表示領域にスキャンライン、前記スキャンラインから分岐したゲート電極を形成して、前記周辺領域に前記スキャンラインの一部と電気的に接続される第１連結ラインを形成する段階と、
    前記スキャンライン、ゲート電極及び第１連結ラインが形成された前記第１基板上に絶縁層、アクティブ層、コンタクト層及び第２金属膜を順次に形成する段階と、
    前記アクティブ層、コンタクト層及び第２金属膜をパターニングして前記ゲート電極上にアクティブパターン及びコンタクトパターンを形成して、前記表示領域にデータライン、データラインから分岐したソース電極及び前記ソース電極と離間したドレーン電極を形成して、前記周辺領域に前記スキャンラインの残りと電気的に接続される第２連結ラインを形成する段階と、
    を含むことを特徴とする請求項１９に記載の液晶表示装置の製造方法。

JP2003323269A 2002-09-16 2003-09-16 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 Expired - Fee Related JP4472961B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020056070A KR100923056B1 (ko) 2002-09-16 2002-09-16 표시 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2004110034A JP2004110034A (ja) 2004-04-08
JP4472961B2 true JP4472961B2 (ja) 2010-06-02

Family

ID=31987447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003323269A Expired - Fee Related JP4472961B2 (ja) 2002-09-16 2003-09-16 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法

Country Status (5)

Country Link
US (1) US7221425B2 (ja)
JP (1) JP4472961B2 (ja)
KR (1) KR100923056B1 (ja)
CN (1) CN100474043C (ja)
TW (1) TWI279611B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004163493A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 表示装置
TWI220045B (en) * 2003-08-06 2004-08-01 Au Optronics Corp LCD display of slim frame design
US20050174310A1 (en) * 2003-12-30 2005-08-11 Au Optronics Corporation Low power driving in a liquid crystal display
KR100554494B1 (ko) * 2003-12-30 2006-03-03 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US20060139551A1 (en) * 2004-12-27 2006-06-29 Yohei Kimura Display device
JP2006276287A (ja) * 2005-03-28 2006-10-12 Nec Corp 表示装置
KR101348757B1 (ko) * 2006-02-03 2014-01-07 주식회사 동진쎄미켐 유기 절연막용 수지 조성물 및 그 제조 방법, 상기 수지조성물을 포함하는 표시판
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
BRPI0912347A2 (pt) * 2008-05-16 2015-10-13 Sharp Kk substrato de matriz ativa, dispositivo de exibição, método para inspecionar substrato de matriz ativa, e método para inspecionar dispositivo de exibição
CN102099847B (zh) * 2008-07-23 2013-03-13 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法
JP5084698B2 (ja) * 2008-10-29 2012-11-28 京セラ株式会社 タッチパネルおよびタッチパネル型表示装置
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101065323B1 (ko) * 2010-05-24 2011-09-16 삼성모바일디스플레이주식회사 액정 표시 장치
CN102466931B (zh) * 2010-11-03 2015-01-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102798994B (zh) * 2011-05-25 2016-05-18 上海中航光电子有限公司 液晶显示器阵列基板配线结构
KR101586677B1 (ko) * 2011-11-24 2016-01-20 엘지디스플레이 주식회사 표시장치 및 그 제조방법
US9190421B2 (en) * 2011-08-18 2015-11-17 Lg Display Co., Ltd. Display device and fabrication method thereof
KR101885806B1 (ko) * 2012-05-01 2018-08-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN102890898B (zh) * 2012-10-10 2015-02-04 飞依诺科技(苏州)有限公司 单平面可任意旋转的外接电源供电显示装置
KR101400112B1 (ko) 2012-12-18 2014-05-27 엘지디스플레이 주식회사 이중 배선 구조의 링크 배선을 구비하는 액정표시소자 및 그 제조방법
CN103217845B (zh) * 2013-04-22 2015-07-15 京东方科技集团股份有限公司 下基板及其制造方法、液晶显示面板和液晶显示器
CN104777654B (zh) * 2015-05-08 2018-03-30 上海天马微电子有限公司 一种阵列基板及显示面板
KR20170028464A (ko) * 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
CN105158998B (zh) * 2015-09-14 2017-10-17 深圳市华星光电技术有限公司 一种液晶显示装置及其显示面板
US9857646B2 (en) * 2015-09-14 2018-01-02 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and display panel
KR20180041281A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106448542A (zh) * 2016-11-30 2017-02-22 厦门天马微电子有限公司 显示面板和显示装置
CN108254979A (zh) * 2016-12-29 2018-07-06 南京瀚宇彩欣科技有限责任公司 显示面板及其制作方法
CN107591145B (zh) * 2017-11-03 2019-11-26 武汉天马微电子有限公司 一种异形显示面板及其驱动方法、显示装置
CN108957885A (zh) * 2018-07-20 2018-12-07 深圳市华星光电技术有限公司 阵列基板
US10861881B2 (en) * 2018-07-20 2020-12-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate
KR102592957B1 (ko) 2018-10-31 2023-10-24 삼성디스플레이 주식회사 디스플레이 장치
CN109449169B (zh) * 2018-12-06 2021-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102082278B1 (ko) * 2019-02-01 2020-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965825A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 液晶表示素子
JPH05150263A (ja) * 1991-11-29 1993-06-18 Toshiba Corp アクテイブマトリツクス型液晶表示素子
JP3276557B2 (ja) * 1996-05-23 2002-04-22 三菱電機株式会社 液晶表示装置
US6323930B1 (en) * 1996-09-20 2001-11-27 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
JP2000276073A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
JP3578110B2 (ja) * 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP2002123228A (ja) * 2000-10-17 2002-04-26 Seiko Epson Corp 電気光学パネル、その駆動方法および電子機器
KR100390456B1 (ko) * 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
JP2002250936A (ja) * 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
KR100392603B1 (ko) * 2001-04-09 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시장치용 구동 아이씨 연결부
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US6806938B2 (en) * 2001-08-30 2004-10-19 Kyocera Corporation Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置

Also Published As

Publication number Publication date
CN1495477A (zh) 2004-05-12
US7221425B2 (en) 2007-05-22
CN100474043C (zh) 2009-04-01
KR100923056B1 (ko) 2009-10-22
TWI279611B (en) 2007-04-21
JP2004110034A (ja) 2004-04-08
TW200407608A (en) 2004-05-16
US20040051836A1 (en) 2004-03-18
KR20040024666A (ko) 2004-03-22

Similar Documents

Publication Publication Date Title
JP4472961B2 (ja) 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法
JP7314380B2 (ja) 表示装置
US11925066B2 (en) Display device
JP7139485B2 (ja) 表示装置
CN108206192B (zh) 用于显示装置的基板以及包括该基板的显示装置
JP7105847B2 (ja) 表示装置
JP6709274B2 (ja) 表示装置
CN111081732A (zh) 显示装置
JP5269402B2 (ja) 薄膜トランジスタ基板及びその製造方法
US7470950B2 (en) Thin film transistor substrate and display apparatus having the same
CN115701259A (zh) 透明显示装置
KR100605437B1 (ko) 어레이 기판 및 평면 표시 장치
KR20200077477A (ko) 표시 장치
KR102501143B1 (ko) 표시 장치의 제조방법
KR20220078163A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20200124642A (ko) 표시 장치
KR102113603B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4472961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees