JP5036865B2 - アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 - Google Patents

Description

本発明は、２層以上の層を有し、表示領域に互いに平行に形成された複数の第１配線と、端子配置領域に配置された複数の第１端子とをそれぞれ接続する複数の第１接続配線を、それぞれの層に形成したアクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法に関する。

近年、携帯電話、ＰＤＡ、カーナビゲーションシステム、パーソナルコンピュータ等の各種の電子機器において、液晶パネルが幅広く用いられている。液晶パネルは、薄くて軽量であり、消費電力が少ないという長所がある。このような液晶パネルに、ドライバを実装する方式として、液晶材料を挟んで対向する一対の基板の一方の基板（アクティブマトリクス基板）にドライバを直接実装する方式、いわゆるＣＯＧ（Chip On Glass）方式が知られている（例えば、特開２００３−１７２９４４号公報、特開２００５−３０１３０８号公報、特開２００３−２４１２１７号公報、特開２００４−３２５９５６号公報、特開２００５−２４１９８８号公報、国際公開第２００８／０１５８０８号パンフレット参照）。このＣＯＧ方式を用いることにより、液晶パネルの薄型化、小型化、軽量化、配線間および端子間の高精細化を実現することができる。

また、近年、携帯電話、ＰＤＡ等の小型の電子機器用に用いられる液晶パネルは、表示画面の縦横の画素数が１６０×１２０のＱＱＶＧＡ（Quarter Quarter Video Graphics Array）、および１７６×１４４のＱＣＩＦ（Quarter Common Intermediate Format）から３２０×２４０のＱＶＧＡ（Quarter Video Graphics Array）、さらには６４０×４８０のＶＧＡ（Video Graphics Array）へ移行しつつある。これに伴い、液晶パネルを構成するアクティブマトリクス基板上に形成されるべき配線や端子の数が増加することになる。しかしながら、近年、液晶パネルの小型化、高精細化の要請に応えるためには、アクティブマトリクス基板のサイズを大きくすることはできない。

そこで、表示領域に形成された複数の走査配線と、端子配置領域に配置された複数の走査端子とをそれぞれ接続する複数の接続配線を、２層以上の層（多層）にそれぞれ形成するアクティブマトリクス基板が知られている（例えば、特開２００４−５３７０２号公報、特開２００５−９１９６２号公報参照）。具体的には、複数の接続配線のうち所定数の接続配線を、走査配線が形成された層と同じ層（第１層）に形成するとともに、残余の接続配線を、走査配線が形成された層と異なる層（第２層）に形成する。なお、第１層に形成された接続配線と、第２層に形成された接続配線との間には、絶縁材料が介在される。これにより、例えば、第１層に形成された接続配線と第２層に形成された接続配線とを互いに重ねてアクティブマトリクス基板上に形成できるため、アクティブマトリクス基板のサイズを大きくすることなく、液晶パネルの小型化、高精細化を実現できる。

ところで、第１層に形成された接続配線と、第２層に形成された接続配線との間には、絶縁材料が介在しているので、第１層に形成された接続配線と、第２層に形成された接続配線との間で短絡（リーク）は生じ難い。しかしながら、同じ層に形成された隣接する接続配線間では、アクティブマトリクス基板の製造時等のフォトリソグラフィ工程におけるダストや、エッチング時の膜残り等が原因となって、短絡が生じる恐れがある。特に、近年では、上述したように、液晶パネルの小型化、高精細化が望まれており、配線間の間隔は近年益々狭くなりつつあるため、同じ層に形成された隣接する接続配線間の短絡も生じ易くなってきている。このため、アクティブマトリクス基板の製造時等の検査工程において、接続配線間の短絡の検査が重要となってきている。すなわち、実装工程において、配線の短絡が生じている不良なアクティブマトリクス基板上にドライバを実装することは、部材コストや作業コストのロスとなるからである。

しかしながら、接続配線間の短絡の検査が重要となってきているにも関わらず、２層以上の層を有するアクティブマトリクス基板において、同じ層に形成された隣接する接続配線間の短絡を、複数の層のそれぞれについて検出するしくみについては確立されていなかった。また、上述の特許文献（例えば、特開２００３−１７２９４４号公報、特開２００５−３０１３０８号公報、特開２００３−２４１２１７号公報、特開２００４−３２５９５６号公報、特開２００５−２４１９８８号公報、国際公開第２００８／０１５８０８号パンフレット、特開２００４−５３７０２号公報、特開２００５−９１９６２号公報参照）においても、２層以上の層を有するアクティブマトリクス基板において、同じ層に形成された隣接する接続配線間の短絡を、複数の層のそれぞれについて検出する構成については、開示されていない。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、複数の層のそれぞれについて、同じ層に形成された隣接する接続配線間の短絡を簡易な構成で確実に検出することができるアクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法を提供することにある。

上記目的を達成するために本発明におけるアクティブマトリクス基板は、表示領域に互いに平行に形成された複数の第１配線と、前記表示領域において前記複数の第１配線と交差するよう、かつ互いに平行に形成された複数の第２配線と、端子配置領域に配置された複数の第１端子および複数の第２端子と、前記複数の第１配線と前記複数の第１端子とをそれぞれ接続する複数の第１接続配線と、前記複数の第２配線と前記複数の第２端子とをそれぞれ接続する複数の第２接続配線とを備えたアクティブマトリクス基板において、前記複数の第１接続配線には、複数の第３接続配線と、複数の第４接続配線とを含み、前記第３接続配線は、前記第１配線が形成された層と同じ層に形成されており、前記第４接続配線の少なくとも一部分は、前記第１配線が形成された層と絶縁材料を挟んで異なる層に形成されており、前記アクティブマトリクス基板は、前記複数の第３接続配線のそれぞれに接続された複数の第１スイッチング素子と、前記複数の第４接続配線のそれぞれに接続された複数の第２スイッチング素子と、前記複数の第１スイッチング素子のうちで互いに隣接しない第１スイッチング素子と接続されており、かつ、前記複数の第２スイッチング素子のうちで互いに隣接しない第２スイッチング素子と接続されている第１共通配線と、前記複数の第１スイッチング素子のうち前記第１共通配線が接続されておらずかつ互いに隣接しない第１スイッチング素子と接続されており、かつ、前記複数の第２スイッチング素子のうち前記第１共通配線が接続されておらずかつ互いに隣接しない第２スイッチング素子と接続されている第２共通配線とを備える。

本発明のアクティブマトリクス基板によれば、アクティブマトリクス基板の製造時等の検査工程において、第１スイッチング素子をオン状態としつつ、第１共通配線および第２共通配線に互いに独立した検査信号を入力すれば、第１スイッチング素子を介して、第３接続配線へ検査信号を入力することが可能である。すなわち、隣接する第３接続配線へは、互いに独立した検査信号を入力することが可能である。これにより、隣接する第３接続配線間の短絡を検出することができる。なお、第３接続配線は、第１配線が形成された層と同じ層に形成された配線である。

また、第２スイッチング素子をオン状態としつつ、第１共通配線および第２共通配線に互いに独立した検査信号を入力すれば、第２スイッチング素子を介して、第４接続配線へ検査信号を入力することが可能である。すなわち、隣接する第４接続配線へは、互いに独立した検査信号を入力することが可能である。これにより、隣接する第４接続配線間の短絡を検出することができる。なお、第４接続配線は、当該第４接続配線の少なくとも一部分において、第１配線が形成された層と絶縁材料を挟んで異なる層に形成された配線である。

また、隣接する第３接続配線間の短絡を検査するための検査配線と、隣接する第４接続配線間の短絡を検査するための検査配線とは、共に、第１共通配線および第２共通配線である。このため、隣接する第３接続配線間の短絡を検査するための検査配線と、隣接する第４接続配線間の短絡を検査するための検査配線とを、それぞれ別個の検査配線として構成する態様と比較して、アクティブマトリクス基板上に形成すべき検査配線の数を減らすことが可能となる。さらに、検査配線の数を減らすことが可能であるため、検査信号の入力系統も減らすことが可能となり、簡易な検査装置で検査を実施することが可能となる。

この結果、複数の層のそれぞれについて、同じ層に形成された隣接する接続配線間の短絡を簡易な構成で確実に検出することができるアクティブマトリクス基板を実現することができる。

上記目的を達成するために本発明における表示装置は、本発明に係るアクティブマトリクス基板を備える。なお、前記表示装置は、液晶表示装置であることが好ましい。

上記目的を達成するために本発明におけるアクティブマトリクス基板または表示装置の検査方法は、請求項１に記載のアクティブマトリクス基板、または、請求項１に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、前記第１スイッチング素子をオン状態としながら、前記第１共通配線および前記第２共通配線に互いに独立した検査信号を入力することにより、前記第３接続配線の検査を行う工程と、前記第２スイッチング素子をオン状態としながら、前記第１共通配線および前記第２共通配線に互いに独立した検査信号を入力することにより、前記第４接続配線の検査を行う工程とを含む。

本発明のアクティブマトリクス基板または表示装置の検査方法によれば、第１スイッチング素子をオン状態としながら、第１共通配線および第２共通配線に互いに独立した検査信号を入力することにより、第１配線が形成された層と同じ層に形成された第３接続配線の短絡が検出できる。また、第２スイッチング素子をオン状態としながら、第１共通配線および第２共通配線に互いに独立した検査信号を入力することにより、少なくとも一部分において第１配線が形成された層と異なる層に形成された第４接続配線の短絡が検出できる。なお、第３接続配線の検査を行う工程は、第４接続配線の検査を行う工程の前であってもよいし、後であってもよい。

以上のように、本発明のアクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の検査方法は、複数の層のそれぞれについて、同じ層に形成された隣接する接続配線間の短絡を簡易な構成で確実に検出することができるという効果を奏する。

図１は、本実施形態に係る液晶パネルの概略構成を示す平面図である。 図２は、図１中に示した切断線ａ−ａ´に沿って切断した断面図である。 図３は、本実施形態に係る他の液晶パネルの概略構成を示す断面図であり、図２に示す箇所と同じ箇所を示す断面図である。 図４は、本実施形態に係る他の液晶パネルの概略構成を示す平面図である。 図５は、図１中に示したＥの部分を拡大して示した説明図である。 図６は、本実施形態に係る他のアクティブマトリクス基板の一部分を示しており、図５に示す箇所と同じ箇所を示す説明図である。 図７は、本実施形態に係る他のアクティブマトリクス基板の一部分を示しており、図５に示す箇所と同じ箇所を示す説明図である。 図８は、本実施形態に係る他のアクティブマトリクス基板の一部分を示しており、図５に示す箇所と同じ箇所を示す説明図である。 図９は、本実施形態に係る他のアクティブマトリクス基板の一部分を示しており、図５に示す箇所と同じ箇所を示す説明図である。

本発明の実施形態において、前記複数の第１配線には、一端側に信号の入力端を有する複数の第３配線と、他端側に信号の入力端を有する複数の第４配線とを含み、かつ、前記表示領域には、前記第３配線と前記第４配線とが、１本毎に交互に形成されており、前記複数の第３接続配線には、前記複数の第３配線のうちで互いに隣接しない第３配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第５接続配線と、前記複数の第４配線のうちで互いに隣接しない第４配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第６接続配線とを含み、前記複数の第４接続配線には、前記複数の第３配線のうち前記第５接続配線が接続されておらずかつ互いに隣接しない第３配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第７接続配線と、前記複数の第４配線のうち前記第６接続配線が接続されておらずかつ互いに隣接しない第４配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第８接続配線とを含み、前記第１スイッチング素子には、前記複数の第５接続配線のそれぞれに接続された複数の第３スイッチング素子と、前記複数の第６接続配線のそれぞれに接続された複数の第４スイッチング素子とを含み、前記第２スイッチング素子には、前記複数の第７接続配線のそれぞれに接続された複数の第５スイッチング素子と、前記複数の第８接続配線のそれぞれに接続された複数の第６スイッチング素子とを含み、前記第１共通配線には、前記複数の第３スイッチング素子のうちで互いに隣接しない第３スイッチング素子と接続されており、かつ、前記複数の第５スイッチング素子のうちで互いに隣接しない第５スイッチング素子と接続されている第３共通配線と、前記複数の第４スイッチング素子のうちで互いに隣接しない第４スイッチング素子と接続されており、かつ、前記複数の第６スイッチング素子のうちで互いに隣接しない第６スイッチング素子と接続されている第４共通配線とを含み、前記第２共通配線には、前記複数の第３スイッチング素子のうち前記第３共通配線が接続されておらずかつ互いに隣接しない第３スイッチング素子と接続されており、かつ、前記複数の第５スイッチング素子のうち前記第３共通配線が接続されておらずかつ互いに隣接しない第５スイッチング素子と接続されている第５共通配線と、前記複数の第４スイッチング素子のうち前記第４共通配線が接続されておらずかつ互いに隣接しない第４スイッチング素子と接続されており、かつ、前記複数の第６スイッチング素子のうち前記第４共通配線が接続されておらずかつ互いに隣接しない第６スイッチング素子と接続されている第６共通配線とを含む態様とするのが好ましい。

本発明の実施形態において、前記複数の第３スイッチング素子および前記複数の第５スイッチング素子は、前記第３配線の入力端の近傍の額縁配線領域に形成されており、前記複数の第４スイッチング素子および前記複数の第６スイッチング素子は、前記第４配線の入力端の近傍の額縁配線領域に形成されている態様とするのが好ましい。

本発明の実施形態において、前記第３共通配線は、前記複数の第５接続配線のそれぞれと交差するよう、かつ、前記複数の第７接続配線のそれぞれと交差するよう、額縁配線領域に形成されており、前記第５共通配線は、前記複数の第５接続配線のそれぞれと交差するよう、かつ、前記複数の第７接続配線のそれぞれと交差するよう、額縁配線領域に形成されており、前記第４共通配線は、前記複数の第６接続配線のそれぞれと交差するよう、かつ、前記複数の第８接続配線のそれぞれと交差するよう、額縁配線領域に形成されており、前記第６共通配線は、前記複数の第６接続配線のそれぞれと交差するよう、かつ、前記複数の第８接続配線のそれぞれと交差するよう、額縁配線領域に形成されている態様とするのが好ましい。

本発明の実施形態において、前記第３共通配線と前記第５共通配線とは互いに隣接しており、前記第４共通配線と前記第６共通配線とは互いに隣接しており、前記複数の第３スイッチング素子のうち少なくとも１つが、前記第３共通配線と前記第５共通配線との間に形成されており、前記複数の第５スイッチング素子のうち少なくとも１つが、前記第３共通配線と前記第５共通配線との間に形成されており、前記複数の第４スイッチング素子のうち少なくとも１つが、前記第４共通配線と前記第６共通配線との間に形成されており、前記複数の第６スイッチング素子のうち少なくとも１つが、前記第４共通配線と前記第６共通配線との間に形成されている態様とするのが好ましい。

本発明の実施形態において、前記複数の第３スイッチング素子の全てが、前記第３共通配線と前記第５共通配線との間に形成されており、前記複数の第５スイッチング素子の全てが、前記第３共通配線と前記第５共通配線との間に形成されており、前記複数の第４スイッチング素子の全てが、前記第４共通配線と前記第６共通配線との間に形成されており、前記複数の第６スイッチング素子の全てが、前記第４共通配線と前記第６共通配線との間に形成されている態様とするのが好ましい。

本発明の実施形態において、前記第３共通配線と前記第５共通配線との間には、前記第３スイッチング素子および前記第５スイッチング素子のゲート電極に接続された第１ゲート共通配線が形成されており、前記第３スイッチング素子は、前記第１ゲート共通配線を挟んで両側に形成され、前記第５スイッチング素子は、前記第１ゲート共通配線を挟んで両側に形成され、前記第４共通配線と前記第６共通配線との間には、前記第４スイッチング素子および前記第６スイッチング素子のゲート電極に接続された第２ゲート共通配線が形成されており、前記第４スイッチング素子は、前記第２ゲート共通配線を挟んで両側に形成され、前記第６スイッチング素子は、前記第２ゲート共通配線を挟んで両側に形成されている態様とするのが好ましい。

本発明の実施形態において、前記複数の第５接続配線がそれぞれ接続された複数の第１端子および前記複数の第７接続配線がそれぞれ接続された複数の第１端子から個々に延長する複数の第１延長配線と、前記複数の第１延長配線のそれぞれと接続された第７共通配線と、前記複数の第６接続配線がそれぞれ接続された複数の第１端子および前記複数の第８接続配線がそれぞれ接続された複数の第１端子から個々に延長する複数の第２延長配線と、前記複数の第２延長配線のそれぞれと接続された第８共通配線とをさらに備える態様とするのが好ましい。

本発明の実施形態において、前記複数の第２配線は、一端側に信号の入力端を有し、前記第２配線の他端側に接続された複数の第７スイッチング素子と、前記複数の第７スイッチング素子のうちで互いに隣接しない第７スイッチング素子と接続されている第９共通配線と、前記複数の第７スイッチング素子のうち前記第９共通配線が接続されておらずかつ互いに隣接しない第７スイッチング素子と接続されている第１０共通配線とをさらに備える態様とするのが好ましい。

本発明の実施形態において、前記複数の第１配線には、互いに隣接し一端側に信号の入力端を有する第１群の第１配線と、互いに隣接し他端側に信号の入力端を有する第２群の第１配線とを含み、前記複数の第１接続配線は、前記第１群の第１配線の入力端と前記複数の第１端子とをそれぞれ接続し、かつ、前記第２群の第１配線の入力端と前記複数の第１端子とをそれぞれ接続する態様とするのが好ましい。

本発明の実施形態において、前記第１配線は、走査配線であり、前記第２配線は、データ配線である態様とするのが好ましい。

本発明の実施形態において、本実施形態に係るアクティブマトリクス基板、または、本実施形態に係るアクティブマトリクス基板を備えた表示装置の検査方法であって、前記第３スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第５接続配線の検査を行う工程と、前記第５スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第７接続配線の検査を行う工程と、前記第４スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第６接続配線の検査を行う工程と、前記第６スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第８接続配線の検査を行う工程とを含む態様とするのが好ましい。

本発明の実施形態において、本実施形態に係るアクティブマトリクス基板、または、本実施形態に係るアクティブマトリクス基板を備えた表示装置の検査方法であって、前記第７共通配線から検査信号を入力することにより、前記第３配線の検査を行う工程と、前記第８共通配線から検査信号を入力することにより、前記第４配線の検査を行う工程と、前記複数の第１延長配線および前記複数の第２延長配線を切断する工程と、前記第３スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第５接続配線の検査を行う工程と、前記第５スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第７接続配線の検査を行う工程と、前記第４スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第６接続配線の検査を行う工程と、前記第６スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第８接続配線の検査を行う工程とを含む態様とするのが好ましい。

本発明の実施形態において、本実施形態に係るアクティブマトリクス基板、または、本実施形態に係るアクティブマトリクス基板を備えた表示装置の検査方法であって、前記第７共通配線から検査信号を入力することにより、前記第３配線の検査を行う工程と、前記第８共通配線から検査信号を入力することにより、前記第４配線の検査を行う工程と、前記第７スイッチング素子をオン状態としながら、前記第９共通配線および前記第１０共通配線に互いに独立した検査信号を入力することにより、前記第２配線の検査を行う工程と、前記複数の第１延長配線および前記複数の第２延長配線を切断する工程と、前記第３スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第５接続配線の検査を行う工程と、前記第５スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第７接続配線の検査を行う工程と、前記第４スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第６接続配線の検査を行う工程と、前記第６スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第８接続配線の検査を行う工程とを含む態様とするのが好ましい。

以下、本発明の実施形態について、図面を参照しながら説明する。

ただし、以下で参照する各図は、説明の便宜上、本発明の一実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係るアクティブマトリクス基板は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。

また、上記第１共通配線〜第１０共通配線は、本実施形態においては第１検査配線〜第１０検査配線として説明する。さらに、上記第１ゲート共通配線および第２ゲート共通配線は、本実施形態においては、第１制御配線および第２制御配線として説明する。

図１は、本実施形態に係る液晶パネル１の概略構成を示す平面図である。図１に示すように、液晶パネル１は、アクティブマトリクス基板２と、アクティブマトリクス基板２に対向する対向基板３とを備えている。アクティブマトリクス基板２と対向基板３との間には、図示しない液晶材料が狭持されている。なお、本実施形態に係る対向基板３には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタと、これらのカラーフィルタ間の光漏れを防止するブラックマトリクスとを含むカラーフィルタ層が形成されている。また、カラーフィルタ層の上には、共通電極が形成されている。

ここで、本実施形態に係る液晶パネル１は、例えば、携帯電話、ＰＤＡ（Personal Digital Assistant）、ＰＨＳ（Personal Handy-phone System）、ＨＨＴ（Hand Held Terminal）等の携帯端末用の電子機器に用いられる。また、本実施形態に係る液晶パネル１は、携帯端末用の電子機器以外に、ゲーム端末、カーナビゲーションシステム、パーソナルコンピュータ、テレビ、ビデオカメラ、デジタルカメラ等の電子機器にも用いられる。ここで、液晶パネル１を備えた電子機器が、本発明に係る液晶表示装置の一実施形態となる。なお、本実施形態に係るアクティブマトリクス基板２を電界放出ディスプレイ、プラズマディスプレイ、有機ＥＬディスプレイ等の、液晶パネル１以外のパネル（表示装置）に設けるようにしてもよい。

アクティブマトリクス基板２は、表示領域４と、端子配置領域５と、表示領域４の外側にあって、かつ表示領域４を囲む額縁配線領域６とを有している。なお、以下では、液晶パネル１の１辺を第１辺Ｓ_１（図１では、下辺）とし、この第１辺Ｓ_１を挟んで左右の辺を各々第２辺Ｓ_２、第３辺Ｓ_３とし、第１辺Ｓ_１に対向する辺を第４辺Ｓ_４とする。

ここで、図１に示すように、アクティブマトリクス基板２の第２辺Ｓ_２（第３辺Ｓ_３）の長さＨは、対向基板３の第２辺Ｓ_２（第３辺Ｓ_３）の長さＬよりも長い。このため、アクティブマトリクス基板２と対向基板３とが図示しない液晶材料を介して互いに貼り合わされた場合に、アクティブマトリクス基板２の端子配置領域５は、対向基板３よりも第１辺Ｓ_１側に位置することとなる。

表示領域４には、第１走査配線（第１配線、第３配線）４０_１〜４０_７と、第２走査配線（第１配線、第４配線）４１_１〜４１_６と、データ配線（第２配線）４２_１、４２_２、４２_３、・・・４２_ｉとが形成されている。ここで、第１走査配線４０_１〜４０_７には、一端側に走査信号の入力端４３_１〜４３_７をそれぞれ有している。また、第２走査配線４１_１〜４１_６には、他端側に走査信号の入力端４４_１〜４４_６をそれぞれ有している。さらに、データ配線４２_１、４２_２、４２_３、・・・４２_ｉには、一端側にデータ信号の入力端４５_１、４５_２、４５_３、・・・４５_ｉをそれぞれ有している。なお、図１では、データ配線４２_１、４２_２、４２_３、・・・４２_ｉを単に４２とし、かつデータ信号の入力端４５_１、４５_２、４５_３、・・・４５_ｉを単に４５として表している。

図１では、説明の簡略化のために、第１走査配線４０_１〜４０_７を７本、第２走査配線４１_１〜４１_６を６本図示したが、表示領域４に形成されるべき第１走査配線および第２走査配線の数は、実際にはこれよりも多い。但し、第１走査配線および第２走査配線の数については、任意であり、ここでは特に限定されない。

なお、以下では、個々の配線やスイッチング素子を区別する必要のある場合にのみ、例えば、データ配線４２_１のように、それぞれを区別するための小数字を付して説明し、特に区別する必要がない場合、あるいは、総称する場合には、例えば、データ配線４２のように、小数字を付さずに説明する。また、以下では、第１走査配線４０_１〜４０_７および第２走査配線４１_１〜４１_６を区別する必要がない場合、あるいは、総称する場合には、単に、走査配線４０，４１と称して説明する。

ここで、本実施形態においては、第１走査配線４０_１〜４０_７と、第２走査配線４１_１〜４１_６とは、１本毎に交互に、かつ互いに平行となるように表示領域４に形成されている。すなわち、表示領域４には、第４辺Ｓ_４側から第１辺Ｓ_１側に向かって、第１走査配線４０_１、第２走査配線４１_１、第１走査配線４０_２、第２走査配線４１_２、第１走査配線４０_３、第２走査配線４１_３・・・となるように、走査配線４０，４１が形成されている。また、データ配線４２_１、４２_２、４２_３、・・・４２_ｉは、走査配線４０，４１と交差するよう、かつ互いに平行に表示領域４に形成されている。本実施形態においては、データ配線４２は、ＲＧＢ毎に表示領域４に形成されている。つまり、表示領域４には、Ｒ用のデータ配線４２、Ｇ用のデータ配線４２、Ｂ用のデータ配線４２が形成されている。但し、モノクロ用の液晶パネル１の場合には、これに限定されない。さらに、表示領域４には、走査配線４０，４１およびデータ配線４２以外に、図示しない蓄積容量配線が形成されている。蓄積容量配線は、走査配線４０，４１に平行となるように、表示領域４に形成されている。

なお、走査配線４０，４１とデータ配線４２との交差部分には、図示しないＴＦＴ（Thin Film Transistor）やＭＩＭ（Metal Insulator Metal）等のスイッチング素子、および、このスイッチング素子に接続される図示しない絵素電極（Ｒ、Ｇ、またはＢ）等が形成されている。

端子配置領域５は、アクティブマトリクス基板２において、複数の走査端子（第１端子）５１および複数のデータ端子（第２端子）５２が配置された領域である。ドライバ、またはドライバが設けられたフレキシブル配線基板が、端子配置領域５において走査端子５１およびデータ端子５２と電気的に接続される。このため、走査端子５１は、ドライバから走査信号が入力可能な端子となる。また、データ端子５２は、ドライバからデータ信号が入力可能な端子となる。なお、ドライバは、ＣＯＧ（Chip On Glass）方式にて端子配置領域５に接続することが可能である。また、ドライバが設けられたフレキシブル配線基板は、ＴＣＰ（Tape Carrier Package）方式にて端子配置領域５に接続することが可能である。なお、接続する方式については、ここでは特に限定されない。

なお、図１では、端子配置領域５に、１個のドライバを配置することが可能な例を示しているが、これに限定されない。例えば、アクティブマトリクス基板２上に端子配置領域５を複数設けることにより、複数の端子配置領域５のそれぞれに、複数のドライバをそれぞれ配置することが可能なようにしてもよい。

額縁配線領域６には、第１走査配線４０_１〜４０_７の一端側に有する走査信号の入力端４３_１〜４３_７と、走査端子５１とをそれぞれ接続する右側走査接続配線（第１接続配線）６１_１〜６１_７が形成されている。すなわち、右側走査接続配線６１_１〜６１_７は、走査信号の入力端４３_１〜４３_７から第３辺Ｓ_３側に引き出され、第３辺Ｓ_３に沿って額縁配線領域６に形成され、そして走査端子５１へ接続される。

ここで、右側走査接続配線６１_１〜６１_７には、第１右側走査接続配線（第３接続配線、第５接続配線）６１_１、６１_３、６１_５、６１_７と、第２右側走査接続配線（第４接続配線、第７接続配線）６１_２、６１_４、６１_６とを含む。第１右側走査接続配線６１_１、６１_３、６１_５、６１_７は、第１走査配線４０_１〜４０_７が形成された層と同じ層に形成された配線である。なお、以下では、走査配線４０，４１が形成された層を「第１層」と称する。また、第２右側走査接続配線６１_２、６１_４、６１_６は、当該第２右側走査接続配線６１_２、６１_４、６１_６の少なくとも一部分において、第１走査配線４０_１〜４０_７が形成された層（第１層）と絶縁材料を挟んで異なる層に形成された配線である。なお、以下では、走査配線４０，４１が形成された層と異なる層を「第２層」と称する。つまり、第２層には、データ配線４２が形成されている。

ここで、第２右側走査接続配線６１_２、６１_４、６１_６には接続部分６２_２、６２_４、６２_６をそれぞれ有している。本実施形態においては、第２右側走査接続配線６１_２、６１_４、６１_６のうち、第１走査配線４０_２、４０_４、４０_６の入力端４３_２、４３_４、４３_６と接続部分６２_２、６２_４、６２_６との間の配線は第１層に形成されており、接続部分６２_２、６２_４、６２_６と走査端子５１との間の配線は第２層に形成されている。すなわち、接続部分６２_２、６２_４、６２_６において、第１層に形成された配線と第２層に形成された配線とが電気的に接続されることになる。なお、電気的に接続する方法として、第１層に形成された配線と第２層に形成された配線とを絶縁材料に形成されたコンタクトホールを介して直接接触させるようにしてもよいし、第１層に形成された配線と第２層に形成された配線とをさらに別の層に形成された電極を介して電気的に接続させるようにしてもよい。すなわち、電気的に接続する方法として、様々な任意の方法を用いることが可能であり、ここでは特に限定されない。また、接続部分６２_２、６２_４、６２_６の位置についても図１に示す位置に限定されるものではなく、任意である。

図２は、図１中に示した切断線ａ−ａ´に沿って切断した断面図である。図２に示すように、アクティブマトリクス基板２上には、第１層として、第１右側走査接続配線６１_１、６１_３、６１_５、６１_７が形成されている。また、絶縁膜（絶縁材料）７が、第１右側走査接続配線６１_１、６１_３、６１_５、６１_７を覆うように、アクティブマトリクス基板２上に形成されている。また、絶縁膜７上には、第２層として、第２右側走査接続配線６１_２、６１_４、６１_６が形成されている。さらに、保護膜８が、第２右側走査接続配線６１_２、６１_４、６１_６を覆うように、絶縁膜７上に形成されている。すなわち、第１右側走査接続配線６１_１、６１_３、６１_５、６１_７と、第２右側走査接続配線６１_２、６１_４、６１_６との間には、絶縁膜７が介在している。

このように、本実施形態においては、第１右側走査接続配線６１_１、６１_３、６１_５、６１_７は第１層に形成され、第２右側走査接続配線６１_２、６１_４、６１_６の少なくとも一部分は第２層に形成されている。このため、１つの層に全ての右側走査接続配線６１_１〜６１_７が形成される態様と比較して、アクティブマトリクス基板の小型化、高精細化を実現できる。

なお、上記では、図１中に示した切断線ａ−ａ´の箇所において、第３辺Ｓ_３側から第２辺Ｓ_２側に向かって、右側走査接続配線６１_１〜６１_７の順に、第１層または第２層に形成されている例について説明したが、これに限定されない。例えば、図３に示すように、第１右側走査接続配線６１_１および第２右側走査接続配線６１_２、第１右側走査接続配線６１_３および第２右側走査接続配線６１_４、第１右側走査接続配線６１_５および第２右側走査接続配線６１_６が互いに重なるように、第１層または第２層に形成されるようにしてもよい。この場合、図２に示す態様と比較して、よりアクティブマトリクス基板２の小型化、高精細化を実現できる。

図１に戻り、右側走査接続配線６１_１〜６１_７が接続された複数の走査端子５１には、当該複数の走査端子５１のそれぞれから第１辺Ｓ_１側へ延長する複数の第１延長配線５３が接続されている。また、複数の第１延長配線５３には、走査配線用第１検査配線（第７検査配線）６３が接続されている。すなわち、走査配線用第１検査配線６３は、複数の第１延長配線５３のそれぞれと接続されている。また、走査配線用第１検査配線６３には、走査配線用第１検査パッド６４がさらに接続されている。走査配線用第１検査パッド６４は、走査検査信号が入力可能なパッドである。なお、走査検査信号は、走査信号として機能する検査信号である。

本実施形態においては、走査配線用第１検査配線６３は、複数の第１延長配線５３のそれぞれと接続されているので、第１走査配線４０_１〜４０_７には、走査配線用第１検査パッド６４から走査検査信号を一括して入力することが可能となる。また、走査配線用第１検査配線６３は、複数の第１延長配線５３のそれぞれと接続されているので、アクティブマトリクス基板２にて発生した静電気を、走査配線用第１検査配線６３および走査配線用第１検査パッド６４から除去または分散することが可能となる。アクティブマトリクス基板２にて発生した静電気を除去または分散することができるので、当該静電気による配線の短絡や断線、ＴＦＴやＭＩＭの特性の変化等を抑制することができる。

また、額縁配線領域６には、第２走査配線４１_１〜４１_６の他端側に有する走査信号の入力端４４_１〜４４_６と、走査端子５１とをそれぞれ接続する左側走査接続配線（第１接続配線）６５_１〜６５_６が形成されている。すなわち、左側走査接続配線６５_１〜６５_６は、走査信号の入力端４４_１〜４４_６から第２辺Ｓ_２側に引き出され、第２辺Ｓ_２に沿って額縁配線領域６に形成され、そして走査端子５１へ接続される。

ここで、左側走査接続配線６５_１〜６５_６には、第１左側走査接続配線（第３接続配線、第６接続配線）６５_１、６５_３、６５_５と、第２左側走査接続配線（第４接続配線、第８接続配線）６５_２、６５_４、６５_６とを含む。第１左側走査接続配線６５_１、６５_３、６５_５は、第１層に形成された配線である。第２左側走査接続配線６５_２、６５_４、６５_６は、当該第２左側走査接続配線６５_２、６５_４、６５_６の少なくとも一部分において、第２層に形成された配線である。

ここで、第２左側走査接続配線６５_２、６５_４、６５_６には、第２右側走査接続配線６１_２、６１_４、６１_６と同様、接続部分６６_２、６６_４、６６_６をそれぞれ有している。本実施形態においては、第２左側走査接続配線６５_２、６５_４、６５_６のうち、第２走査配線４１_２、４１_４、４１_６の入力端４４_２、４４_４、４４_６と接続部分６６_２、６６_４、６６_６との間の配線は第１層に形成されており、接続部分６６_２、６６_４、６６_６と走査端子５１との間の配線は第２層に形成されている。すなわち、接続部分６６_２、６６_４、６６_６において、第１層に形成された配線と第２層に形成された配線とが電気的に接続されることになる。なお、第２右側走査接続配線６１_２、６１_４、６１_６の箇所にて説明したものと同様、電気的に接続する方法は任意であり、接続部分６６_２、６６_４、６６_６の位置についても特に限定されない。

左側走査接続配線６４が接続された複数の走査端子５１には、当該複数の走査端子５１のそれぞれから第１辺Ｓ_１側へ延長する複数の第２延長配線５４が接続されている。また、複数の第２延長配線５４には、走査配線用第２検査配線（第８検査配線）６７が接続されている。すなわち、走査配線用第２検査配線６７は、複数の第２延長配線５４のそれぞれと接続されている。また、走査配線用第２検査配線６７には、走査配線用第２検査パッド６８がさらに接続されている。走査配線用第２検査パッド６８は、走査検査信号が入力可能なパッドである。

本実施形態においては、走査配線用第２検査配線６７は、複数の第２延長配線５４のそれぞれと接続されているので、第２走査配線４１_１〜４１_６には、走査配線用第２検査パッド６８から走査検査信号を一括して入力することが可能となる。また、走査配線用第２検査配線６７は、複数の第２延長配線５４のそれぞれと接続されているので、アクティブマトリクス基板２にて発生した静電気を、走査配線用第２検査配線６７および走査配線用第２検査パッド６８から除去または分散することが可能となる。

また、額縁配線領域６には、右側走査接続配線６１_１〜６１_７のそれぞれに接続された右側走査スイッチング素子６９_１〜６９_７が形成されている。具体的には、右側走査スイッチング素子６９_１〜６９_７は、走査信号の入力端４３_１〜４３_７の近傍の額縁配線領域６に形成されている。ここで、右側走査スイッチング素子６９_１〜６９_７には、第１右側走査接続配線６１_１、６１_３、６１_５、６１_７のそれぞれに接続された第１右側走査スイッチング素子（第１スイッチング素子、第３スイッチング素子）６９_１、６９_３、６９_５、６９_７と、第２右側走査接続配線６１_２、６１_４、６１_６のそれぞれに接続された第２右側走査スイッチング素子（第２スイッチング素子、第５スイッチング素子）６９_２、６９_４、６９_６とを含む。

ここで、第１右側走査スイッチング素子６９_１、第２右側走査スイッチング素子６９_４、および第１右側走査スイッチング素子６９_５には、右側走査接続配線用第１検査配線（第１検査配線、第３検査配線）７０がさらに接続されている。すなわち、右側走査接続配線用第１検査配線７０は、第１右側走査スイッチング素子６９_１、６９_３、６９_５、６９_７のうちで互いに隣接しない第１右側走査スイッチング素子６９_１、６９_５へ走査検査信号を入力可能であり、かつ、第２右側走査スイッチング素子６９_２、６９_４、６９_６のうちで互いに隣接しない第２右側走査スイッチング素子６９_４へ走査検査信号を入力可能な検査配線である。なお、右側走査接続配線用第１検査配線７０は、右側走査接続配線６１_１〜６１_７のそれぞれと交差して額縁配線領域６に形成されている。

また、右側走査接続配線用第１検査配線７０には、右側走査接続配線用第１検査パッド７１がさらに接続されている。右側走査接続配線用第１検査パッド７１は、走査検査信号が入力可能なパッドである。これにより、第１右側走査接続配線６１_１、第２右側走査接続配線６１_４、および第１右側走査接続配線６１_５には、右側走査接続配線用第１検査パッド７１から走査検査信号を入力することが可能となる。

また、第２右側走査スイッチング素子６９_２、第１右側走査スイッチング素子６９_３、第２右側走査スイッチング素子６９_６、および第１右側走査スイッチング素子６９_７には、右側走査接続配線用第２検査配線（第２検査配線、第５検査配線）７２がさらに接続されている。すなわち、右側走査接続配線用第２検査配線７２は、第１右側走査スイッチング素子６９_１、６９_３、６９_５、６９_７のうち右側走査接続配線用第１検査配線７０が接続されておらずかつ互いに隣接しない第１右側走査スイッチング素子６９_３、６９_７へ走査検査信号を入力可能であり、かつ、第２右側走査スイッチング素子６９_２、６９_４、６９_６のうち右側走査接続配線用第１検査配線７０が接続されておらずかつ互いに隣接しない第２右側走査スイッチング素子６９_２、６９_６へ走査検査信号を入力可能な検査配線である。なお、右側走査接続配線用第２検査配線７２は、右側走査接続配線６１_１〜６１_７のそれぞれと交差して額縁配線領域６に形成されている。

また、右側走査接続配線用第２検査配線７２には、右側走査接続配線用第２検査パッド７３がさらに接続されている。右側走査接続配線用第２検査パッド７３は、走査検査信号が入力可能なパッドである。これにより、第２右側走査接続配線６１_２、第１右側走査接続配線６１_３、第２右側走査接続配線６１_６、および第１右側走査接続配線６１_７には、右側走査接続配線用第２検査パッド７３から走査検査信号を入力することが可能となる。

すなわち、額縁配線領域６には、上記のように、右側走査接続配線用第１検査配線７０、右側走査接続配線用第１検査パッド７１、右側走査接続配線用第２検査配線７２、および右側走査接続配線用第２検査パッド７３が形成されているので、隣接する第１右側走査接続配線６１_１、６１_３、６１_５、６１_７の各々には異なる走査検査信号を入力することが可能となる。これにより、第１層に形成された隣接する第１右側走査接続配線６１_１、６１_３、６１_５、６１_７間の短絡を検出することができる。また、隣接する第２右側走査接続配線６１_２、６１_４、６１_６の各々にも異なる走査検査信号を入力することが可能となる。これにより、第２層に形成された隣接する第２右側走査接続配線６１_２、６１_４、６１_６間の短絡も検出することもできる。

また、額縁配線領域６には、左側走査接続配線６５_１〜６５_６のそれぞれに接続された左側走査スイッチング素子７４_１〜７４_６が形成されている。具体的には、左側走査スイッチング素子７４_１〜７４_６は、走査信号の入力端４４_１〜４４_６の近傍の額縁配線領域６に形成されている。ここで、左側走査スイッチング素子７４_１〜７４_６には、第１左側走査接続配線６５_１、６５_３、６５_５のそれぞれに接続された第１左側走査スイッチング素子（第１スイッチング素子、第４スイッチング素子）７４_１、７４_３、７４_５と、第２左側走査接続配線６５_２、６５_４、６５_６のそれぞれに接続された第２左側走査スイッチング素子（第２スイッチング素子、第６スイッチング素子）７４_２、７４_４、７４_６とを含む。

ここで、第１左側走査スイッチング素子７４_１、第２左側走査スイッチング素子７４_４、および第１左側走査スイッチング素子７４_５には、左側走査接続配線用第１検査配線（第１検査配線、第４検査配線）７５がさらに接続されている。すなわち、左側走査接続配線用第１検査配線７５は、第１左側走査スイッチング素子７４_１、７４_３、７４_５のうちで互いに隣接しない第１左側走査スイッチング素子７４_１、７４_５へ検査信号を入力可能であり、かつ、第２左側走査スイッチング素子７４_２、７４_４、７４_６のうちで互いに隣接しない第２左側走査スイッチング素子７４_４へ走査検査信号を入力可能な検査配線である。なお、左側走査接続配線用第１検査配線７５は、左側走査接続配線６５_１〜６５_６のそれぞれと交差して額縁配線領域６に形成されている。

また、左側走査接続配線用第１検査配線７５には、左側走査接続配線用第１検査パッド７６がさらに接続されている。左側走査接続配線用第１検査パッド７６は、走査検査信号が入力可能なパッドである。これにより、第１左側走査接続配線６５_１、第２左側走査接続配線６５_４、および第１左側走査接続配線６５_５には、左側走査接続配線用第１検査パッド７６から走査検査信号を入力することが可能となる。

また、第２左側走査スイッチング素子７４_２、第１左側走査スイッチング素子７４_３、および第２左側走査スイッチング素子７４_６には、左側走査接続配線用第２検査配線（第２検査配線、第６検査配線）７７がさらに接続されている。すなわち、左側走査接続配線用第２検査配線７７は、第１左側走査スイッチング素子７４_１、７４_３、７４_５のうち左側走査接続配線用第１検査配線７５が接続されておらずかつ互いに隣接しない第１左側走査スイッチング素子７４_３へ検査信号を入力可能であり、かつ、第２左側走査スイッチング素子７４_２、７４_４、７４_６のうち左側走査接続配線用第１検査配線７５が接続されておらずかつ互いに隣接しない第２左側走査スイッチング素子７４_２、７４_６へ検査信号を入力可能な検査配線である。なお、左側走査接続配線用第２検査配線７７は、左側走査接続配線６５_１〜６５_６のそれぞれと交差して額縁配線領域６に形成されている。

また、左側走査接続配線用第２検査配線７７には、左側走査接続配線用第２検査パッド７８がさらに接続されている。左側走査接続配線用第２検査パッド７８は、走査検査信号が入力可能なパッドである。これにより、第２左側走査接続配線６５_２、第１左側走査接続配線６５_３、および第２左側走査接続配線６１_６には、左側走査接続配線用第２検査パッド７８から走査検査信号を入力することが可能となる。

すなわち、額縁配線領域６には、上記のように、左側走査接続配線用第１検査配線７５、左側走査接続配線用第１検査パッド７６、左側走査接続配線用第２検査配線７７、および左側走査接続配線用第２検査パッド７８が形成されているので、隣接する第１左側走査接続配線６５_１、６５_３、６５_５の各々には異なる走査検査信号を入力することが可能となる。これにより、第１層に形成された隣接する第１左側走査接続配線６５_１、６５_３、６５_５間の短絡を検出することができる。また、隣接する第２左側走査接続配線６５_２、６５_４、６５_６の各々にも異なる走査検査信号を入力することが可能となる。これにより、第２層に形成された隣接する第２左側走査接続配線６５_２、６５_４、６５_６間の短絡も検出することもできる。

ここで、額縁配線領域６には、上記のように、右側走査接続配線用第１検査配線７０および右側走査接続配線用第２検査配線７２が、右側走査接続配線６１_１〜６１_７のそれぞれと交差して形成されている。また、額縁配線領域６には、上記のように、左側走査接続配線用第１検査配線７５および左側走査接続配線用第２検査配線７７が、左側走査接続配線６５_１〜６５_６のそれぞれと交差して形成されている。このように、右側走査接続配線６１_１〜６１_７および左側走査接続配線６５_１〜６５_６ともに、同じ本数の検査配線が交差しているので、右側走査接続配線６１_１〜６１_７にかかる負荷と、左側走査接続配線６５_１〜６５_６にかかる負荷とは等しくなる。このため、右側走査接続配線６１_１〜６１_７に接続された第１走査配線４０_１〜４０_７の到達電位と、左側走査接続配線６５_１〜６５_６に接続された第２走査配線４１_１〜４１_６の到達電位とは同一となる。そのため、本実施形態に係るアクティブマトリクス基板２が表示装置に組み込まれた場合に、当該表示装置の表示画面には、輝度が均一な画像が表示されることになる。

また、額縁配線領域６には、各検査配線７０，７２，７５，７７よりも表示領域４側に、蓄積容量幹配線７９が形成されている。蓄積容量幹配線７９は、表示領域４を左右から挟むように、第２辺Ｓ_２および第３辺Ｓ_３に沿って額縁配線領域６に形成されている。蓄積容量幹配線７９には、表示領域４に形成された図示しない蓄積容量配線が接続されている。また、蓄積容量幹配線７９には、端子配置領域５を介して、蓄積容量配線用検査パッド８０がさらに接続されている。蓄積容量配線用検査パッド８０は、蓄積容量検査信号が入力可能なパッドである。これにより、蓄積容量配線には、蓄積容量配線用検査パッド８０から蓄積容量検査信号を入力することが可能となる。なお、蓄積容量検査信号は、蓄積容量配線の断線や走査配線４０，４１とのリークを検出するための検査信号である。

ところで、本実施形態においては、上述したように、右側走査スイッチング素子６９_１〜６９_７は、走査信号の入力端４３_１〜４３_７の近傍の額縁配線領域６に形成されており、かつ、左側走査スイッチング素子７４_１〜７４_６は、走査信号の入力端４４_１〜４４_６の近傍の額縁配線領域６に形成されている。ここで、仮に、これとは逆に、右側走査スイッチング素子６９_１〜６９_７が、走査信号の末端側（すなわち、第１走査配線４０_１〜４０_７の他端側）の額縁配線領域６に形成されており、かつ、左側走査スイッチング素子７４_１〜７４_６が、走査信号の末端側（すなわち、第２走査配線４１_１〜４１_６の一端側）の額縁配線領域６に形成されている場合を考える。

図４は、右側走査スイッチング素子６９_１〜６９_７および左側走査スイッチング素子７４_１〜７４_６が走査信号の末端側の額縁配線領域６に形成された場合の液晶パネル１ａの概略構成を示す平面図である。なお、図４では、説明の簡略化のために、主要な部材のみ図面番号を付している。図４に示すように、右側走査スイッチング素子６９_１〜６９_７が走査信号の末端側の額縁配線領域６に形成されているので、第１走査配線４０_１〜４０_７の他端側から第２辺Ｓ_２側へ引き出される第１引出配線４０ａが額縁配線領域６に新たに形成されることになる。つまり、第１引出配線４０ａは、第１走査配線４０_１〜４０_７の他端側と右側走査スイッチング素子６９_１〜６９_７とを接続する。また、左側走査スイッチング素子７４_１〜７４_６が走査信号の末端側の額縁配線領域６に形成されているので、第２走査配線４１_１〜４１_６の他端側から第３辺Ｓ_３側へ引き出される第２引出配線４１ａが額縁配線領域６に新たに形成されることになる。つまり、第２引出配線４１ａは、第２走査配線４１_１〜４１_６の他端側と左側走査スイッチング素子７４_１〜７４_６とを接続する。

すなわち、図４に示すＤ_１の部分において、蓄積容量幹配線７９と第１引出配線４０ａとが交差することになる。蓄積容量幹配線７９と第１引出配線４０ａとが交差するので、第１走査配線４０_１〜４０_７には大きな負荷がかかる。また、図４に示すＤ_２の部分において、蓄積容量幹配線７９と第２引出配線４１ａとが交差することになる。蓄積容量幹配線７９と第２引出配線４１ａとが交差するので、第２走査配線４１_１〜４１_６には大きな負荷がかかる。つまり、走査配線４０，４１に大きな負荷がかかるので、走査配線４０，４１に入力される走査信号が遅延する。走査信号が遅延するので、データ配線４２からのデータ信号が蓄積容量に充電され難くなる。この結果、図４に示す液晶パネル１ａが電子機器に組み込まれた場合に、当該電子機器の表示画面では、例えば、所望の輝度が得られない画像が表示されることになる。つまり、液晶パネル１ａの表示品質が低下する。

これに対して、本実施形態に係る液晶パネル１では、図１に示すように、右側走査スイッチング素子６９_１〜６９_７および左側走査スイッチング素子７４_１〜７４_６が走査信号の入力端の近傍の額縁配線領域６に形成されているので、上記の第１引出配線４０ａおよび第２引出配線４１ａを額縁配線領域６に形成しなくともよい。このため、蓄積容量幹配線７９と第１引出配線４０ａ、および、蓄積容量幹配線７９と第２引出配線４１ａとが交差することはない。この結果、本実施形態に係る液晶パネル１では、上述したような問題は生じない。

また、図４に示す液晶パネル１ａでは、第１引出配線４０ａが額縁配線領域６に新たに形成されるので、第１引出配線４０ａと左側走査接続配線６５_１〜６５_６との間で短絡が生じ易くなる。また、第２引出配線４１ａが額縁配線領域６に新たに形成されるので、第２引出配線４１ａと右側走査接続配線６１_１〜６１_７との間で短絡が生じ易くなる。さらに、第１引出配線４０ａおよび第２引出配線４１ａが額縁配線領域６に新たに形成されるので、他の配線やスイッチング素子を額縁配線領域６に形成するためのスペースが狭くなる。そのため、配線やスイッチング素子の短絡不良が増加する。

これに対して、本実施形態に係る液晶パネル１では、図１に示すように、右側走査スイッチング素子６９_１〜６９_７および左側走査スイッチング素子７４_１〜７４_６が走査信号の入力端の近傍の額縁配線領域６に形成されているので、上記の第１引出配線４０ａおよび第２引出配線４１ａを額縁配線領域６に形成しなくともよい。この結果、本実施形態に係る液晶パネル１では、上述したような問題は生じない。

以上より、右側走査スイッチング素子６９_１〜６９_７および左側走査スイッチング素子７４_１〜７４_６を走査信号の末端側の額縁配線領域６に形成する態様（図４参照）よりも、右側走査スイッチング素子６９_１〜６９_７および左側走査スイッチング素子７４_１〜７４_６を走査信号の入力端の近傍の額縁配線領域６に形成する態様（図１参照）の方が好ましい。すなわち、図１に示す液晶パネル１は、図４に示す液晶パネル１ａと比較して、表示品質が向上するとともに、歩留まりも向上する。

図１に戻り、額縁配線領域６には、データ配線４２_１、４２_２、４２_３、・・・４２_ｉの一端側に有するデータ信号の入力端４５_１、４５_２、４５_３、・・・４５_ｉと、データ端子５２とをそれぞれ接続するデータ接続配線（第２接続配線）８１_１、８１_２、８１_３、・・・８１_ｉが形成されている。すなわち、データ接続配線８１は、データ信号の入力端４４から第１辺Ｓ_１側に引き出され、そしてデータ端子５２へ接続される。なお、図１では、データ接続配線８１_１、８１_２、８１_３、・・・８１_ｉを単に８１として表している。

また、額縁配線領域６には、データ配線４２_１、４２_２、４２_３、・・・４２_ｉの他端側に接続されたデータ配線用スイッチング素子（第７スイッチング素子）８２_１、８２_２、８２_３、・・・８２_ｉが形成されている。なお、図１では、データ配線用スイッチング素子８２_１、８２_２、８２_３、・・・８２_ｉを単に８２として表している。

ここで、データ配線用スイッチング素子８２_１、８２_４、８２_７、・・・８２_ｉ−２には、データ配線用第１検査配線（第９検査配線）８３がさらに接続されている。すなわち、データ配線用第１検査配線８３は、データ配線用スイッチング素子８２のうちで互いに隣接しないデータ配線用スイッチング素子８２_１、８２_４、８２_７、・・・８２_ｉ−２へデータ検査信号を入力可能な検査配線である。なお、データ配線用第１検査配線８３は、第４辺Ｓ_４側および第２辺側Ｓ_２の額縁配線領域６に形成されている。また、データ配線用第１検査配線８３には、データ配線用第１検査パッド８４がさらに接続されている。データ配線用第１検査パッド８４は、データ検査信号が入力可能なパッドである。なお、データ検査信号は、データ信号として機能する検査信号である。これにより、データ配線４２_１、４２_４、４２_７、・・・４２_ｉ−２には、データ配線用第１検査パッド８４からデータ検査信号を入力することが可能となる。

また、データ配線用スイッチング素子８２_２、８２_５、８２_８、・・・８２_ｉ−１には、データ配線用第２検査配線（第１０検査配線）８５がさらに接続されている。すなわち、データ配線用第２検査配線８５は、データ配線用スイッチング素子８２のうちデータ配線用第１検査配線８３が接続されておらずかつ互いに隣接しないデータ配線用スイッチング素子８２_２、８２_５、８２_８、・・・８２_ｉ−１へデータ検査信号を入力可能な検査配線である。なお、データ配線用第２検査配線８５は、データ配線用第１検査配線８３と同様に、第４辺Ｓ_４側および第２辺Ｓ_２側の額縁配線領域６に形成されている。また、データ配線用第２検査配線８５には、データ配線用第２検査パッド８６がさらに接続されている。データ配線用第２検査パッド８６は、データ検査信号が入力可能なパッドである。これにより、データ配線４２_２、４２_５、４２_８、・・・４２_ｉ−１には、データ配線用第２検査パッド８６からデータ検査信号を入力することが可能となる。

さらに、データ配線用スイッチング素子８２_３、８２_６、８２_９、・・・８２_ｉには、データ配線用第３検査配線（第１０検査配線）８７がさらに接続されている。すなわち、データ配線用第３検査配線８７は、データ配線用スイッチング素子８２のうちデータ配線用第１検査配線８３およびデータ配線用第２検査配線８５が接続されておらずかつ互いに隣接しないデータ配線用スイッチング素子８２_３、８２_６、８２_９、・・・８２_ｉへデータ検査信号を入力可能な検査配線である。なお、データ配線用第３検査配線８７は、データ配線用第１検査配線８３およびデータ配線用第２検査配線８５と同様に、第４辺Ｓ_４側および第２辺Ｓ_２側の額縁配線領域６に形成されている。データ配線用第３検査配線８７には、データ配線用第３検査パッド８８がさらに接続されている。データ配線用第３検査パッド８８は、データ検査信号が入力可能なパッドである。これにより、データ配線４２_３、４２_６、４２_９、・・・４２_ｉには、データ配線用第３検査パッド８８からデータ検査信号を入力することが可能となる。

すなわち、額縁配線領域６には、上記のように、データ配線用第１検査配線８３、データ配線用第１検査パッド８４、データ配線用第２検査配線８５、データ配線用第２検査パッド８６、データ配線用第３検査配線８７、およびデータ配線用第３検査パッド８８が形成されているので、隣接するデータ配線４２および隣接するデータ接続配線８１の各々には異なるデータ検査信号を入力することが可能となる。これにより、データ配線４２およびデータ接続配線８１の短絡を検出することができる。

さらに、額縁配線領域６には、右側走査スイッチング素子６９_１〜６９_７、左側走査スイッチング素子７４_１〜７４_６、およびデータ配線用スイッチング素子８２_１、８２_２、８２_３、・・・８２_ｉに接続されたスイッチング素子制御配線（第１制御配線、第２制御配線）８９が形成されている。スイッチング素子制御配線８９は、右側走査接続配線用第１検査配線７０、右側走査接続配線用第２検査配線７２、左側走査接続配線用第１検査配線７５、および左側走査接続配線用第２検査配線７７よりも表示領域４側に形成されている。スイッチング素子制御配線８９には、制御パッド９０が接続されている。制御パッド９０は、スイッチング素子をオン／オフするための制御信号が入力可能なパッドである。これにより、右側走査スイッチング素子６９_１〜６９_７、左側走査スイッチング素子７４_１〜７４_６、およびデータ配線用スイッチング素子８２_１、８２_２、８２_３、・・・８２_ｉには、制御パッド９０から制御信号を入力することが可能となる。

ところで、本実施形態においては、図1に示すように、右側走査接続配線用第１検査配線７０と右側走査接続配線用第２検査配線７２とは互いに隣接しており、右側走査スイッチング素子６９_１〜６９_７の全てが、右側走査接続配線用第１検査配線７０と右側走査接続配線用第２検査配線７２との間に形成されている。また、左側走査接続配線用第１検査配線７５と左側走査接続配線用第２検査配線７７とは互いに隣接しており、左側走査スイッチング素子７４_１〜７４_６の全てが、左側走査接続配線用第１検査配線７５と左側走査接続配線用第２検査配線７７との間に形成されている。このようにすると、詳細は後述するように、第１層に形成された配線と第２層に形成された配線とを電気的に接続するための接続部分の数を減らすことが可能となる。つまり、接続部分を形成すると、接続部分の不良等により第１層に形成された配線と第２層に形成された配線とが電気的に導通しないことが起こり得る。また、接続部分により抵抗が大きくなることもある。このような場合には、走査配線４０，４１の検査を正しく行うことができない。さらに、接続部分を形成するためのスペースが必要となるため、隣接する配線と短絡し易くなるとともに、アクティブマトリクス基板２のサイズが大きくなる。このため、接続部分の数は、できるだけ少ないことが好ましい。

図５は、図１中に示したＥの部分を拡大して示した説明図である。なお、図５では、説明の便宜上、絶縁膜７や保護膜８等は省略している。ここで、以下では、図５に示す箇所を中心に、左側走査接続配線用第１検査配線７５、左側走査接続配線用第２検査配線７７、スイッチング素子制御配線８９、および左側走査スイッチング素子７４_１〜７４_６の配置関係について説明する。なお、右側走査接続配線用第１検査配線７０、右側走査接続配線用第２検査配線７２、スイッチング素子制御配線８９、および右側走査スイッチング素子６９_１〜６９_７の配置関係についてもこれと同様であるので、ここではその詳細な説明は省略する。

本実施形態においては、左側走査接続配線用第１検査配線７５、左側走査接続配線用第２検査配線７７、およびスイッチング素子制御配線８９は、第２層に形成されている。また、第１左側走査接続配線６５_１、６５_３、６５_５は、第１層に形成されている。また、第２走査配線４１_２、４１_４、４１_６の入力端４４_２、４４_４、４４_６と接続部分６６_２、６６_４、６６_６との間の第２左側走査接続配線６５_２、６５_４、６５_６は、第１層に形成されている。さらに、左側走査スイッチング素子７４_１〜７４_６のゲート電極Ｇは、第１層に形成されている。また、左側走査スイッチング素子７４_１〜７４_６のソース電極Ｓおよびドレイン電極Ｄは、第２層に形成されている。

このような場合において、図５に示すように、第１左側走査スイッチング素子７４_１のゲート電極Ｇと、スイッチング素子制御配線８９とを電気的に接続するための接続部分Ｊ_１が必要となる。また、第１左側走査スイッチング素子７４_１のソース電極Ｓと、左側走査接続配線６５_１とを電気的に接続するための接続部分Ｊ_２が必要となる。また、同様に、第２左側走査スイッチング素子７４_２のゲート電極Ｇと、スイッチング素子制御配線８９とを電気的に接続するための接続部分Ｊ_３、および、第２左側走査スイッチング素子７４_２のソース電極Ｓと、左側走査接続配線６５_２とを電気的に接続するための接続部分Ｊ_４が必要となる。すなわち、第１左側走査スイッチング素子７４_１および第２左側走査スイッチング素子７４_２を額縁配線領域６に形成する場合、第１層に形成された配線と第２層に形成された配線とを電気的に接続するための接続部分の数は、接続部分Ｊ_１〜Ｊ_４の４個となる。

ここで、仮に、左側走査スイッチング素子７４_１〜７４_６の全てが、左側走査接続配線用第２検査配線７７とスイッチング素子制御配線８９との間に形成されている場合を考える。この場合、図６に示すように、接続部分の数は、接続部分Ｊ_１〜Ｊ_６の６個となる。また、仮に、左側走査スイッチング素子７４_１〜７４_６の全てが、左側走査接続配線用第１検査配線７５、左側走査接続配線用第２検査配線７７、およびスイッチング素子制御配線８９よりも表示領域４側に形成されている場合を考える。この場合、図７に示すように、接続部分の数は、接続部分Ｊ_１〜Ｊ_８の８個となる。

以上より、本実施形態のように、右側走査スイッチング素子６９_１〜６９_７の全てが、右側走査接続配線用第１検査配線７０と右側走査接続配線用第２検査配線７２との間に形成されており、かつ、左側走査スイッチング素子７４_１〜７４_６の全てが、左側走査接続配線用第１検査配線７５と左側走査接続配線用第２検査配線７７との間に形成されていれば、その他の態様（図６，図７）と比較して、接続部分の数を少なくすることが可能となる。この結果、本実施形態に係るアクティブマトリクス基板２は、液晶パネル１の歩留まりの向上に貢献できるとともに、サイズも小さくすることができる。

なお、左側走査接続配線用第１検査配線７５に接続された左側走査スイッチング素子が、左側走査接続配線用第１検査配線７５とスイッチング素子制御配線８９との間に形成されており、かつ、左側走査接続配線用第２検査配線７７に接続された左側走査スイッチング素子が、左側走査接続配線用第２検査配線７７とスイッチング素子制御配線８９との間に形成されている態様であっても、図５に示す場合と同様、接続部分の数を少なくすることが可能となる。すなわち、図８に示すように、スイッチング素子制御配線８９の左側に第１左側走査スイッチング素子７４_１が形成されており、スイッチング素子制御配線８９の右側に第２左側走査スイッチング素子７４_２が形成されている。この場合、接続部分の数は、図５に示す場合と同様、接続部分Ｊ_１〜Ｊ_４の４個となる。

また、左側走査接続配線用第１検査配線７５に接続された左側走査スイッチング素子が、左側走査接続配線用第１検査配線７５およびスイッチング素子制御配線８９の左側に形成されており、かつ、左側走査接続配線用第２検査配線７７に接続された左側走査スイッチング素子が、左側走査接続配線用第２検査配線７７およびスイッチング素子制御配線８９の右側に形成されている態様であっても、図５に示す場合と同様、接続部分の数を少なくすることが可能となる。すなわち、図９に示すように、左側走査接続配線用第１検査配線７５およびスイッチング素子制御配線８９の左側に第１左側走査スイッチング素子７４_１が形成されており、左側走査接続配線用第２検査配線７７およびスイッチング素子制御配線８９の右側に第２左側走査スイッチング素子７４_２が形成されている。この場合、接続部分の数は、図５に示す場合と同様、接続部分Ｊ_１〜Ｊ_４の４個となる。

図１に戻り、第２辺Ｓ_２側の額縁配線領域６には、共通検査配線９１が形成されている。共通検査配線９１には、共通電極パッド９２が接続されている。また、共通検査配線９１には、トランスファーパッド９３がさらに接続されている。トランスファーパッド９３は、対向基板３に形成されている図示しない共通電極に接続されている。これにより、対向基板３に形成されている共通電極には、共通電極パッド９２から共通電圧を印加することが可能となる。

次に、本実施形態に係る液晶パネル１の製造方法について説明する。なお、以下では、特に液晶パネル１の電気的な接続状態を検査する検査工程について、詳細に説明する。

すなわち、透明なガラス基板上に、導電膜、絶縁膜、保護膜、配向膜等の薄膜を積層し、アクティブマトリクス基板２として切り出されるべきアクティブマトリクス基板領域が複数形成されるアクティブマトリクス基板用のベース基板を製造する。また、透明なガラス基板上に、ブラックマトリクス、カラーフィルタ、導電膜、配向膜等の薄膜を積層し、対向基板３として切り出されるべき対向基板領域が複数形成される対向基板用のベース基板を製造する。両ベース基板のうちの一方のベース基板にシール剤を塗布する。そして、シール剤を塗布した後、両ベース基板を貼り合わせる。貼り合わされた両ベース基板は、アクティブマトリクス基板２と対向基板３とを有する液晶パネル１が所定の枚数形成されるマザー基板として切断する。マザー基板として切断された液晶パネル１の個々に、アクティブマトリクス基板２と対向基板３との間に形成される注入口を介して、例えば、真空注入方式を用いることにより液晶材料を注入する。なお、真空注入方式に代えて、滴下注入方式を用いることにより液晶材料を注入してもよい。この場合、前記注入口は不要であり、注入口部分を封止する工程も不要である。また、図１に示す液晶パネル１は、液晶材料を注入した後のマザー基板として切断した液晶パネルの１つを示している。したがって、図示は省略したが、図１の液晶パネル１の例えば上下左右には他の液晶パネルが存在している。

そして、端子配置領域５にドライバを取り付ける前に、液晶パネル１の電気的な接続状態を検査する検査工程が行われる。すなわち、検査工程は、液晶パネル１のアクティブマトリクス基板２における配線の断線・短絡や絵素の欠陥を検査する。また、検査工程として、詳細は後述するように、第１検査工程と、第２検査工程とに分けて行われる。

検査方法として、第１検査工程では、走査配線用第１検査パッド６４、走査配線用第２検査パッド６８、蓄積容量配線用検査パッド８０、データ配線用第１検査パッド８４、データ配線用第２検査パッド８６、データ配線用第３検査パッド８８、制御パッド９０、および共通電極パッド９２に、例えば、検査用プローブを接触させ、電圧を印加する。また、第２検査工程では、右側走査接続配線用第１検査パッド７１、右側走査接続配線用第２検査パッド７３、左側走査接続配線用第１検査パッド７６、左側走査接続配線用第２検査パッド７８、蓄積容量配線用検査パッド８０、データ配線用第１検査パッド８４、データ配線用第２検査パッド８６、データ配線用第３検査パッド８８、制御パッド９０、および共通電極パッド９２に、例えば、検査用プローブを接触させ、電圧を印加する。なお、検査用プローブを各パッドに接触させる順番については、ここでは特に限定されない。

これにより、走査配線４０，４１に、走査信号として機能する走査検査信号が入力される。ここで、走査検査信号は、例えば、各絵素が有するスイッチング素子を少なくとも一定期間、オンさせるような信号である。また、データ配線４２に、データ信号として機能するデータ検査信号が入力される。ここで、データ検査信号は、例えば、各絵素領域の液晶を所望の方向に配向させるような信号である。このため、各絵素のスイッチング素子がオン状態になり、各絵素電極にデータ信号が印加されることで、液晶の分子配列方向が制御され、例えば、液晶パネル１の背面からバックライトのような照射手段にて照射すると、アクティブマトリクス基板２の表示領域４に対応する液晶パネル１の表示画面（以下、「液晶パネル１の表示画面」と称する）に画像が表示されるようになる。したがって、液晶パネル１の表示画面上で、例えば、検査員の目視検査により、液晶パネル１のアクティブマトリクス基板２における配線の断線・短絡を検査することが可能となる。なお、検査員の目視検査に代えてまたは加えて、画像認識処理装置を用いてもよいし、配線の断線・短絡を電気的に検出する検出装置等を用いて検査してもよい。

ここで、第１検査工程について、詳述する。

以下では、まず、走査配線４０，４１、右側走査接続配線６１_１〜６１_７、および左側走査接続配線６５_１〜６５_６の断線の検出方法について説明する。

すなわち、データ配線４２にデータ検査信号が入力され、かつ、走査配線４０，４１、右側走査接続配線６１_１〜６１_７、および左側走査接続配線６５_１〜６５_６には、走査配線用第１検査パッド６４および走査配線用第２検査パッド６８から走査検査信号が入力される。このため、走査配線４０，４１が断線していた場合には、液晶パネル１の表示画面において、断線していた箇所以降の走査配線４０，４１に対応するラインの絵素が表示しなくなる。そのため、検査員は、走査配線４０，４１が断線していることを検出することができる。

また、右側走査接続配線６１_１〜６１_７が断線していた場合には、液晶パネル１の表示画面において、断線した右側走査接続配線６１_１〜６１_７に接続された第１走査配線４０_１〜４０_７に対応する１ライン全てが表示しなくなる。そのため、検査員は、右側走査接続配線６１_１〜６１_７が断線していることを検出することができる。さらに、左側走査接続配線６５_１〜６５_６が断線していた場合には、液晶パネル１の表示画面において、断線した左側走査接続配線６５_１〜６５_６に接続された第２走査配線４１_１〜４１_６に対応する１ライン全てが表示しなくなる。そのため、検査員は、左側走査接続配線６５_１〜６５_６が断線していることを検出することができる。

次に、走査配線４０，４１間の短絡の検出方法について説明する。

すなわち、第２走査配線４１_１〜４１_６には走査検査信号を入力せずに、走査配線用第１検査パッド６４から第１走査配線４０_１〜４０_７へ走査検査信号を入力する。このとき、第１走査配線４０_１〜４０_７と第２走査配線４１_１〜４１_６とが短絡していた場合、液晶パネル１の表示画面において、第１走査配線４０_１〜４０_７に対応するラインだけでなく、短絡している第２走査配線に対応するラインも表示するようになる。そのため、検査員は、第１走査配線４０_１〜４０_７と第２走査配線４１_１〜４１_６との間が短絡していることを検出することができる。なお、第１走査配線４０_１〜４０_７には走査検査信号を入力せずに、走査配線用第２検査パッド６８から第２走査配線４１_１〜４１_６へ走査検査信号を入力するようにしてもよい。

ところで、上記では、右側走査接続配線６１_１〜６１_７には、走査配線用第１検査パッド６４から走査検査信号が一括して入力される。すなわち、第１層に形成された隣接する第１右側走査接続配線６１_１、６１_３、６１_５、６１_７の各々には、同一の走査検査信号が入力される。つまり、隣接する第１右側走査接続配線６１_１、６１_３、６１_５、６１_７の各々は同電位となっている。また、第２層に形成された隣接する第２右側走査接続配線６１_２、６１_４、６１_６の各々には、同一の走査検査信号が入力される。つまり、隣接する第２右側走査接続配線６１_２、６１_４、６１_６の各々は同電位となっている。このため、上記の第１検査工程では、第１層に形成された隣接する第１右側走査接続配線６１_１、６１_３、６１_５、６１_７間の短絡、および、第２層に形成された隣接する第２右側走査接続配線６１_２、６１_４、６１_６間の短絡を検出することができない。そのため、後述する第２検査工程において、これらの短絡の有無を検査する。

また、これと同様に、上記の第１検査工程では、第１層に形成された隣接する第１左側走査接続配線６５_１、６５_３、６５_５間の短絡、および、第２層に形成された隣接する第２左側走査接続配線６５_２、６５_４、６５_６間の短絡を検出することができない。そのため、後述する第２検査工程において、これらの短絡の有無を検査する。

次に、データ配線４２の断線の検出方法について説明する。

すなわち、走査配線４０，４１に走査検査信号が入力され、データ配線４２には、データ配線用第１検査パッド８４、データ配線用第２検査パッド８６、データ配線用第３検査パッド８８からデータ検査信号が入力される。このため、データ配線４２が断線していた場合には、液晶パネル１の表示画面において、断線していた箇所以降のデータ配線４２に対応するラインの絵素が正常なラインの絵素と異なる表示をする。そのため、検査員は、データ配線４２が断線していることを検出することができる。

次に、データ配線４２およびデータ接続配線８１の短絡の検出方法について説明する。

すなわち、データ配線用スイッチング素子８２には、制御パッド９０から当該データ配線用スイッチング素子８２をオンする制御信号が入力される。これにより、データ配線用スイッチング素子８２はオンする。ここで、例えば、複数のデータ配線４２のうちデータ配線４２_１、４２_４、４２_７、・・・４２_ｉ−２のみにデータ検査信号が入力されるようにし、当該データ配線４２_１、４２_４、４２_７、・・・４２_ｉ−２以外のデータ配線４２_２、４２_３、４２_５、・・・４２_ｉ−１、４２_ｉにはデータ検査信号が入力されないようにする。例えば、データ配線用第１検査パッド８４のみに検査用プローブを接触させ、データ配線用第２検査パッド８６およびデータ配線用第３検査パッド８８には検査用プローブを接触させないようにする。

このようにすると、データ配線４２_１、４２_４、４２_７、・・・４２_ｉ−２が短絡していた場合には、当該データ配線４２_１、４２_４、４２_７、・・・４２_ｉ−２に対応しているラインだけでなく、短絡しているデータ配線に対応するラインも表示することになる。そのため、検査員は、データ配線４２_１、４２_４、４２_７、・・・４２_ｉ−２が短絡していることを検出することができる。また、データ接続配線８１_１、８１_４、８１_７、・・・８１_ｉ−２が短絡していた場合には、当該データ接続配線８１_１、８１_４、８１_７、・・・８１_ｉ−２に接続されたデータ配線４２_１、４２_４、４２_７、・・・４２_ｉ−２に対応するラインだけでなく、短絡しているデータ接続配線に接続されたデータ配線に対応するラインも表示することになる。そのため、検査員は、データ接続配線８１_１、８１_４、８１_７、・・・８１_ｉ−２が短絡していることを検出することができる。

これと同様に、データ配線用第２検査パッド８６のみに検査用プローブを接触させ、データ配線用第１検査パッド８４およびデータ配線用第３検査パッド８８には検査用プローブを接触させないようにすると、検査員は、データ配線４２_２、４２_５、４２_８、・・・４２_ｉ−１およびデータ接続配線８１_２、８１_５、８１_８、・・・８１_ｉ−１の短絡を検出することができる。また、データ配線用第３検査パッド８８のみに検査用プローブを接触させ、データ配線用第１検査パッド８４およびデータ配線用第２検査パッド８６には検査用プローブを接触させないようにすると、検査員は、データ配線４２_３、４２_６、４２_９、・・・４２_ｉおよびデータ接続配線８１_３、８１_６、８１_９、・・・８１_ｉの短絡を検出することができる。

以上のように、第１検査工程では、右側走査接続配線６１_１〜６１_７および左側走査接続配線６５_１〜６５_６の短絡を検出することができない。このため、右側走査接続配線６１_１〜６１_７および左側走査接続配線６５_１〜６５_６の短絡の有無を検査するために、引き続き第２検査工程が行われる。

ここで、第２検査工程の前に、第１延長配線５３および第２延長配線５４を切断する切断工程が行われる。具体的には、第１延長配線５３および第２延長配線５４を例えば図１に示すカットラインＣに沿って切断する。切断方法として、例えば、レーザーを用いて切断する。これにより、右側走査接続配線６１_１〜６１_７が接続された走査端子５１間が電気的に切断される。また、左側走査接続配線６５_１〜６５_６が接続された走査端子５１間が電気的に切断される。なお、複数の走査端子５１間が電気的に切断されれば、カットラインＣに代えて、他のラインに沿って切断してもよい。

次に、第２検査工程について、詳述する。

以下では、右側走査接続配線６１_１〜６１_７および左側走査接続配線６５_１〜６５_６の短絡の検出方法について説明する。なお、走査配線４０，４１の短絡の検出方法、データ配線４２の断線の検出方法、データ配線４２およびデータ接続配線８１の短絡の検出方法については、第１検査工程にて説明したものと同様であるため、ここではその詳細な説明は省略する。また、走査配線４０，４１の断線の検出方法は、第１検査工程における走査配線用第１検査パッド６４および走査配線用第２検査パッド６８の代わりに、右側走査接続配線用第１検査パッド７１、右側走査接続配線用第２検査パッド７３、左側走査接続配線用第１検査パッド７６、および左側走査接続配線用第２検査パッド７８を用いることで、第１検査工程と同様に実施できる。

すなわち、右側走査スイッチング素子６９_１〜６９_７には、制御パッド９０から当該右側走査スイッチング素子６９_１〜６９_７をオンする制御信号が入力される。これにより、右側走査スイッチング素子６９_１〜６９_７はオンする。ここで、例えば、第１右側走査接続配線６１_１、６１_３、６１_５、６１_７のうち、第１右側走査接続配線６１_１、６１_５のみに走査検査信号が入力されるようにし、当該第１右側走査接続配線６１_１、６１_５以外の第１右側走査接続配線６１_３、６１_７には走査検査信号が入力されないようにする。また、第２右側走査接続配線６１_２、６１_４、６１_６のうち、第２右側走査接続配線６１_４のみに走査検査信号が入力されるようにし、当該第２右側走査接続配線６１_４以外の第２右側走査接続配線６１_２、６１_６には走査検査信号が入力されないようにする。例えば、右側走査接続配線用第１検査パッド７１のみに検査用プローブを接触させ、右側走査接続配線用第２検査パッド７３には検査用プローブを接触させないようにする。

このようにすると、第１層に形成された第１右側走査接続配線６１_１、６１_５が短絡していた場合には、当該第１右側走査接続配線６１_１、６１_５に接続された第１走査配線４０_１、４０_５に対応するラインだけでなく、短絡している第１右側走査接続配線に接続された第１走査配線に対応するラインも表示することになる。そのため、検査員は、第１層に形成された第１右側走査接続配線６１_１、６１_５が短絡していることを検出することができる。また、第２層に形成された第２右側走査接続配線６１_４が短絡していた場合には、当該第２右側走査接続配線６１_４に接続された第１走査配線４０_４に対応するラインだけでなく、短絡している第２右側走査接続配線に接続された第１走査配線に対応するラインも表示することになる。そのため、検査員は、第２層に形成された第２右側走査接続配線６１_４が短絡していることを検出することができる。

これと同様に、例えば、右側走査接続配線用第２検査パッド７３のみに検査用プローブを接触させ、右側走査接続配線用第１検査パッド７１には検査用プローブを接触させないようにすると、検査員は、第１層に形成された第１右側走査接続配線６１_３、６１_７の短絡、および、第２層に形成された第２右側走査接続配線６１_２、６１_６の短絡を検出することができる。

また、左側走査スイッチング素子７４_１〜７４_６には、制御パッド９０から当該左側走査スイッチング素子７４_１〜７４_６をオンする制御信号が入力される。これにより、左側走査スイッチング素子７４_１〜７４_６はオンする。ここで、例えば、第１左側走査スイッチング素子７４_１、７４_３、７４_５のうち、第１左側走査スイッチング素子７４_１、７４_５のみに走査検査信号が入力されるようにし、当該第１左側走査スイッチング素子７４_１、７４_５以外の第１左側走査スイッチング素子７４_３には走査検査信号が入力されないようにする。また、第２左側走査スイッチング素子７４_２、７４_４、７４_６のうち、第２左側走査スイッチング素子７４_４のみに走査検査信号が入力されるようにし、当該第２左側走査スイッチング素子７４_４以外の第２左側走査スイッチング素子７４_２、７４_６には走査検査信号が入力されないようにする。例えば、左側走査接続配線用第１検査パッド７６のみに検査用プローブを接触させ、左側走査接続配線用第２検査パッド７８には検査用プローブを接触させないようにする。

このようにすると、第１層に形成された第１左側走査接続配線６５_１、６５_５が短絡していた場合には、当該第１左側走査接続配線６５_１、６５_５に接続された第２走査配線４１_１、４１_５に対応するラインだけでなく、短絡している第１左側走査接続配線に接続された第２走査配線に対応するラインも表示することになる。そのため、検査員は、第１層に形成された第１左側走査接続配線６５_１、６５_５が短絡していることを検出することができる。また、第２層に形成された第２左側走査接続配線６５_４が短絡していた場合には、当該第２左側走査接続配線６５_４に接続された第２走査配線４１_４に対応するラインだけでなく、短絡している第２左側走査接続配線に接続された第２走査配線に対応するラインも表示することになる。そのため、検査員は、第２層に形成された第２左側走査接続配線６５_４が短絡していることを検出することができる。

これと同様に、例えば、左側走査接続配線用第２検査パッド７８のみに検査用プローブを接触させ、左側走査接続配線用第１検査パッド７６には検査用プローブを接触させないようにすると、検査員は、第１層に形成された第１左側走査接続配線６５_３の短絡、および、第２層に形成された第２左側走査接続配線６５_２、６５_６の短絡を検出することができる。

ところで、上記の切断工程にて、第１延長配線５３および第２延長配線５４を切断する際、当該延長配線５３，５４の一部が除去されずに残ってしまうことがある。また、切断くずが端子配置領域５上に飛び散ることで走査端子５１と延長配線５３，５４とが短絡することもある。このため、右側走査接続配線６１_１〜６１_７および左側走査接続配線６５_１〜６５_６が接続された走査端子５１間が電気的に切断されているか否かの検査を行うことが好ましい。すなわち、右側走査接続配線６１_１〜６１_７および左側走査接続配線６５_１〜６５_６に、走査配線用第１検査パッド６４および走査配線用第２検査パッド６８から走査検査信号を入力させる。したがって、第１延長配線５３および第２延長配線５４の一部が除去されずに残っていたり、走査端子５１と延長配線５３，５４とが短絡していたりすると、液晶パネル１の表示画面に画像が表示されることとなる。それゆえ、上記の切断工程で生じる不具合を検出できる。

そして、上記の第１検査工程または第２検査工程において、配線の断線や短絡を検出すると、配線の断線や短絡を検出した液晶パネル１を不良品として除去する。これにより、液晶パネル１の不良品にドライバを実装する必要がなくなるため、ドライバ実装工程における歩留まりを向上でき、コストダウンを図ることができる。なお、配線の断線や短絡を検出した液晶パネル１を除去する代わりに、配線の断線や短絡が生じている箇所にレーザー等を照射することで断線や短絡を修復してもよい。

次に、上記の検査工程（第１検査工程、第２検査工程）の後に、実装工程が行われる。実装工程は、例えばアクティブマトリクス基板２の端子配置領域５に、走査配線４０，４１およびデータ配線４２を駆動制御するドライバを実装する工程である。そして、マザー基板から個々の液晶パネル１を切り出す。そして、切り出した液晶パネル１に偏光板などの光学フィルムを貼り付ける。これにより、液晶パネル１が製造される。なお、液晶パネル１を製造する方法は、上記の方法に限定されるものではない。例えば、モノクロ用の液晶パネルでは、対向基板にはカラーフィルタを積層しなくともよい。また、個々の液晶パネルを切り出した後に検査工程、実装工程を行ってもよい。

以上に述べたように、本実施形態におけるアクティブマトリクス基板２によれば、複数の層のそれぞれについて、同じ層に形成された隣接する接続配線間（第１右側走査接続配線間、第２右側走査接続配線間、第１左側走査接続配線間、第２左側走査接続配線間）の短絡を簡易な構成で確実に検出することができるアクティブマトリクス基板を実現することができる。

なお、本実施形態においては、第１走査配線と第２走査配線とが、１本毎に交互に、かつ互いに平行となるように表示領域に形成されたアクティブマトリクス基板について説明したが、これに限定されない。例えば、表示領域に、互いに隣接し一端側に走査信号の入力端を有する第１群の走査配線と、互いに隣接し他端側に走査信号の入力端を有する第２群の走査配線とが形成されたアクティブマトリクス基板（例えば、背景技術において説明した国際公開第２００８／０１５８０８号パンフレットに記載のアクティブマトリクス基板）においても本発明を適用できることは勿論である。このようなアクティブマトリクス基板においては、右側走査接続配線は、第１群の走査配線の入力端と走査端子とをそれぞれ接続し、左側走査接続配線は、第２群の走査配線の入力端と走査端子とをそれぞれ接続することになる。また、例えば、走査配線として、一端側に走査信号の入力端を有する走査配線のみが形成されたアクティブマトリクス基板、あるいは、走査配線として、他端側に走査信号の入力端を有する走査配線のみが形成されたアクティブマトリクス基板においても本発明を適用できることは勿論である。

また、本実施形態においては、対向基板に共通電極を形成し、対向基板の共通電極に共通電圧を印加する例について説明したが、これに限定されない。例えば、共通電極がアクティブマトリクス基板に形成されるＩＰＳ（In Plane Switching）モードの液晶パネルにも本発明を適用できることは勿論である。ここで、ＩＰＳモードの液晶パネルのアクティブマトリクス基板には、トランスファーパッドを形成しなくともよい。また、ＭＶＡ（Multi-Domain Vertical Aligned）モードの液晶パネル、ＯＣＢ（Optically Compensated Bend）モードの液晶パネル等にも本発明を適用できることは勿論である。

また、本実施形態においては、独立した蓄積容量配線を表示領域に形成し、当該蓄積容量配線を利用して蓄積容量を形成したＣｓｏｎＣｏｍｍｏｎタイプの液晶パネルの例について説明したが、これに限定されない。すなわち、隣接する走査配線を利用して蓄積容量を形成したＣｓｏｎＧａｔｅタイプの液晶パネルにも本発明を適用できることは勿論である。ここで、ＣｓｏｎＧａｔｅタイプの液晶パネルでは、独立した蓄積容量配線を表示領域に形成する必要はない。このため、ＣｓｏｎＧａｔｅタイプの液晶パネルは、高開口率を実現できる。

また、本実施形態においては、Ｒ用のデータ配線、Ｇ用のデータ配線、Ｂ用のデータ配線が表示領域に形成されている例について説明したが、これに限定されない。すなわち、Ｒ用の走査配線、Ｇ用の走査配線、Ｂ用の走査配線が表示領域に形成されるようにしてもよい。この場合、データ配線は、ＲＧＢ毎に設ける必要はない。

また、本実施形態においては、額縁配線領域には、右側走査スイッチング素子、左側走査スイッチング素子、およびデータ配線用スイッチング素子にそれぞれ共通のスイッチング素子制御配線が形成されている例について説明したが、これに限定されない。例えば、額縁配線領域には、右側走査スイッチング素子、左側走査スイッチング素子、およびデータ配線用スイッチング素子にそれぞれ個別のスイッチング素子制御配線が形成されていてもよい。

また、本実施形態においては、アクティブマトリクス基板上に形成された各検査パッドは、他のアクティブマトリクス基板上に形成された各検査パッドと接続されていない例について説明したが、これに限定されない。すなわち、アクティブマトリクス基板上に形成された各検査パッドは、他のアクティブマトリクス基板上に形成された各検査パッドと接続されていてもよい。特に、走査配線用第１検査パッドおよび走査配線用第２検査パッドが、他のアクティブマトリクス基板上に形成された検査パッドと接続されていれば、アクティブマトリクス基板上にて発生した静電気の除去および分散効果はより大きくなる。

さらに、本実施形態においては、各検査パッドがアクティブマトリクス基板上に形成されている例について説明したが、これに限定されない。例えば、アクティブマトリクス基板とは異なる基板上に各検査パッドを形成し、当該アクティブマトリクス基板上には、各検査パッドから供給される検査信号が入力可能な検査配線のみが形成されていてもよい。

すなわち、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

以上のように、本発明は、複数の層のそれぞれについて、同じ層に形成された隣接する接続配線同士の短絡を簡易な構成で確実に検出することができるアクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法として有用である。

Claims (17)

1. 表示領域に互いに平行に形成された複数の第１配線と、
   前記表示領域において前記複数の第１配線と交差するよう、かつ互いに平行に形成された複数の第２配線と、
   端子配置領域に配置された複数の第１端子および複数の第２端子と、
   前記複数の第１配線と前記複数の第１端子とをそれぞれ接続する複数の第１接続配線と、
   前記複数の第２配線と前記複数の第２端子とをそれぞれ接続する複数の第２接続配線とを備えたアクティブマトリクス基板において、
   前記複数の第１接続配線には、複数の第３接続配線と、複数の第４接続配線とを含み、前記第３接続配線は、前記第１配線が形成された層と同じ層に形成されており、前記第４接続配線の少なくとも一部分は、前記第１配線が形成された層と絶縁材料を挟んで異なる層に形成されており、
   前記アクティブマトリクス基板は、
   前記複数の第３接続配線のそれぞれに接続された複数の第１スイッチング素子と、
   前記複数の第４接続配線のそれぞれに接続された複数の第２スイッチング素子と、
   前記複数の第１スイッチング素子のうちで互いに隣接しない第１スイッチング素子と接続されており、かつ、前記複数の第２スイッチング素子のうちで互いに隣接しない第２スイッチング素子と接続されている第１共通配線と、
   前記複数の第１スイッチング素子のうち前記第１共通配線が接続されておらずかつ互いに隣接しない第１スイッチング素子と接続されており、かつ、前記複数の第２スイッチング素子のうち前記第１共通配線が接続されておらずかつ互いに隣接しない第２スイッチング素子と接続されている第２共通配線とを備えた、アクティブマトリクス基板。
2. 前記複数の第１配線には、一端側に信号の入力端を有する複数の第３配線と、他端側に信号の入力端を有する複数の第４配線とを含み、かつ、前記表示領域には、前記第３配線と前記第４配線とが、１本毎に交互に形成されており、
   前記複数の第３接続配線には、前記複数の第３配線のうちで互いに隣接しない第３配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第５接続配線と、前記複数の第４配線のうちで互いに隣接しない第４配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第６接続配線とを含み、
   前記複数の第４接続配線には、前記複数の第３配線のうち前記第５接続配線が接続されておらずかつ互いに隣接しない第３配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第７接続配線と、前記複数の第４配線のうち前記第６接続配線が接続されておらずかつ互いに隣接しない第４配線の入力端と前記複数の第１端子とをそれぞれ接続する複数の第８接続配線とを含み、
   前記第１スイッチング素子には、前記複数の第５接続配線のそれぞれに接続された複数の第３スイッチング素子と、前記複数の第６接続配線のそれぞれに接続された複数の第４スイッチング素子とを含み、
   前記第２スイッチング素子には、前記複数の第７接続配線のそれぞれに接続された複数の第５スイッチング素子と、前記複数の第８接続配線のそれぞれに接続された複数の第６スイッチング素子とを含み、
   前記第１共通配線には、
   前記複数の第３スイッチング素子のうちで互いに隣接しない第３スイッチング素子と接続されており、かつ、前記複数の第５スイッチング素子のうちで互いに隣接しない第５スイッチング素子と接続されている第３共通配線と、
   前記複数の第４スイッチング素子のうちで互いに隣接しない第４スイッチング素子と接続されており、かつ、前記複数の第６スイッチング素子のうちで互いに隣接しない第６スイッチング素子と接続されている第４共通配線とを含み、
   前記第２共通配線には、
   前記複数の第３スイッチング素子のうち前記第３共通配線が接続されておらずかつ互いに隣接しない第３スイッチング素子と接続されており、かつ、前記複数の第５スイッチング素子のうち前記第３共通配線が接続されておらずかつ互いに隣接しない第５スイッチング素子と接続されている第５共通配線と、
   前記複数の第４スイッチング素子のうち前記第４共通配線が接続されておらずかつ互いに隣接しない第４スイッチング素子と接続されており、かつ、前記複数の第６スイッチング素子のうち前記第４共通配線が接続されておらずかつ互いに隣接しない第６スイッチング素子と接続されている第６共通配線とを含む、請求項１に記載のアクティブマトリクス基板。
3. 前記複数の第３スイッチング素子および前記複数の第５スイッチング素子は、前記第３配線の入力端の近傍の額縁配線領域に形成されており、
   前記複数の第４スイッチング素子および前記複数の第６スイッチング素子は、前記第４配線の入力端の近傍の額縁配線領域に形成されている、請求項２に記載のアクティブマトリクス基板。
4. 前記第３共通配線は、前記複数の第５接続配線のそれぞれと交差するよう、かつ、前記複数の第７接続配線のそれぞれと交差するよう、額縁配線領域に形成されており、
   前記第５共通配線は、前記複数の第５接続配線のそれぞれと交差するよう、かつ、前記複数の第７接続配線のそれぞれと交差するよう、額縁配線領域に形成されており、
   前記第４共通配線は、前記複数の第６接続配線のそれぞれと交差するよう、かつ、前記複数の第８接続配線のそれぞれと交差するよう、額縁配線領域に形成されており、
   前記第６共通配線は、前記複数の第６接続配線のそれぞれと交差するよう、かつ、前記複数の第８接続配線のそれぞれと交差するよう、額縁配線領域に形成されている、請求項２または３に記載のアクティブマトリクス基板。
5. 前記第３共通配線と前記第５共通配線とは互いに隣接しており、
   前記第４共通配線と前記第６共通配線とは互いに隣接しており、
   前記複数の第３スイッチング素子のうち少なくとも１つが、前記第３共通配線と前記第５共通配線との間に形成されており、
   前記複数の第５スイッチング素子のうち少なくとも１つが、前記第３共通配線と前記第５共通配線との間に形成されており、
   前記複数の第４スイッチング素子のうち少なくとも１つが、前記第４共通配線と前記第６共通配線との間に形成されており、
   前記複数の第６スイッチング素子のうち少なくとも１つが、前記第４共通配線と前記第６共通配線との間に形成されている、請求項２〜４のいずれか一項に記載のアクティブマトリクス基板。
6. 前記複数の第３スイッチング素子の全てが、前記第３共通配線と前記第５共通配線との間に形成されており、
   前記複数の第５スイッチング素子の全てが、前記第３共通配線と前記第５共通配線との間に形成されており、
   前記複数の第４スイッチング素子の全てが、前記第４共通配線と前記第６共通配線との間に形成されており、
   前記複数の第６スイッチング素子の全てが、前記第４共通配線と前記第６共通配線との間に形成されている、請求項５に記載のアクティブマトリクス基板。
7. 前記第３共通配線と前記第５共通配線との間には、前記第３スイッチング素子および前記第５スイッチング素子のゲート電極に接続された第１ゲート共通配線が形成されており、
   前記第３スイッチング素子は、前記第１ゲート共通配線を挟んで両側に形成され、
   前記第５スイッチング素子は、前記第１ゲート共通配線を挟んで両側に形成され、
   前記第４共通配線と前記第６共通配線との間には、前記第４スイッチング素子および前記第６スイッチング素子のゲート電極に接続された第２ゲート共通配線が形成されており、
   前記第４スイッチング素子は、前記第２ゲート共通配線を挟んで両側に形成され、
   前記第６スイッチング素子は、前記第２ゲート共通配線を挟んで両側に形成されている、請求項２〜４のいずれか一項に記載のアクティブマトリクス基板。
8. 前記複数の第５接続配線がそれぞれ接続された複数の第１端子および前記複数の第７接続配線がそれぞれ接続された複数の第１端子から個々に延長する複数の第１延長配線と、
   前記複数の第１延長配線のそれぞれと接続された第７共通配線と、
   前記複数の第６接続配線がそれぞれ接続された複数の第１端子および前記複数の第８接続配線がそれぞれ接続された複数の第１端子から個々に延長する複数の第２延長配線と、
   前記複数の第２延長配線のそれぞれと接続された第８共通配線とをさらに備える、請求項２〜７のいずれか一項に記載のアクティブマトリクス基板。
9. 前記複数の第２配線は、一端側に信号の入力端を有し、
   前記第２配線の他端側に接続された複数の第７スイッチング素子と、
   前記複数の第７スイッチング素子のうちで互いに隣接しない第７スイッチング素子と接続されている第９共通配線と、
   前記複数の第７スイッチング素子のうち前記第９共通配線が接続されておらずかつ互いに隣接しない第７スイッチング素子と接続されている第１０共通配線とをさらに備える、請求項８に記載のアクティブマトリクス基板。
10. 前記複数の第１配線には、互いに隣接し一端側に信号の入力端を有する第１群の第１配線と、互いに隣接し他端側に信号の入力端を有する第２群の第１配線とを含み、
    前記複数の第１接続配線は、前記第１群の第１配線の入力端と前記複数の第１端子とをそれぞれ接続し、かつ、前記第２群の第１配線の入力端と前記複数の第１端子とをそれぞれ接続する、請求項１に記載のアクティブマトリクス基板。
11. 前記第１配線は、走査配線であり、前記第２配線は、データ配線である、請求項１〜１０のいずれか一項に記載のアクティブマトリクス基板。
12. 請求項１〜１１のいずれか一項に記載のアクティブマトリクス基板を備える、表示装置。
13. 前記表示装置は、液晶表示装置である、請求項１２に記載の表示装置。
14. 請求項１に記載のアクティブマトリクス基板、または、請求項１に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、
    前記第１スイッチング素子をオン状態としながら、前記第１共通配線および前記第２共通配線に互いに独立した検査信号を入力することにより、前記第３接続配線の検査を行う工程と、
    前記第２スイッチング素子をオン状態としながら、前記第１共通配線および前記第２共通配線に互いに独立した検査信号を入力することにより、前記第４接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。
15. 請求項２〜７のいずれか一項に記載のアクティブマトリクス基板、または、請求項２〜７のいずれか一項に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、
    前記第３スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第５接続配線の検査を行う工程と、
    前記第５スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第７接続配線の検査を行う工程と、
    前記第４スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第６接続配線の検査を行う工程と、
    前記第６スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第８接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。
16. 請求項８に記載のアクティブマトリクス基板、または、請求項８に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、
    前記第７共通配線から検査信号を入力することにより、前記第３配線の検査を行う工程と、
    前記第８共通配線から検査信号を入力することにより、前記第４配線の検査を行う工程と、
    前記複数の第１延長配線および前記複数の第２延長配線を切断する工程と、
    前記第３スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第５接続配線の検査を行う工程と、
    前記第５スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第７接続配線の検査を行う工程と、
    前記第４スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第６接続配線の検査を行う工程と、
    前記第６スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第８接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。
17. 請求項９に記載のアクティブマトリクス基板、または、請求項９に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、
    前記第７共通配線から検査信号を入力することにより、前記第３配線の検査を行う工程と、
    前記第８共通配線から検査信号を入力することにより、前記第４配線の検査を行う工程と、
    前記第７スイッチング素子をオン状態としながら、前記第９共通配線および前記第１０共通配線に互いに独立した検査信号を入力することにより、前記第２配線の検査を行う工程と、
    前記複数の第１延長配線および前記複数の第２延長配線を切断する工程と、
    前記第３スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第５接続配線の検査を行う工程と、
    前記第５スイッチング素子をオン状態としながら、前記第３共通配線および前記第５共通配線に互いに独立した検査信号を入力することにより、前記第７接続配線の検査を行う工程と、
    前記第４スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第６接続配線の検査を行う工程と、
    前記第６スイッチング素子をオン状態としながら、前記第４共通配線および前記第６共通配線に互いに独立した検査信号を入力することにより、前記第８接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。

Images