JP2004325956A - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004325956A JP2004325956A JP2003122654A JP2003122654A JP2004325956A JP 2004325956 A JP2004325956 A JP 2004325956A JP 2003122654 A JP2003122654 A JP 2003122654A JP 2003122654 A JP2003122654 A JP 2003122654A JP 2004325956 A JP2004325956 A JP 2004325956A
- Authority
- JP
- Japan
- Prior art keywords
- individual
- terminal
- terminals
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
【課題】ソース配線１０１及びゲート配線１０２等の各配線間のリークを容易に検出できるようにすると共に、検査後におけるリークの発生と表示品質の低下とを防止する。
【解決手段】表示装置１０のＴＦＴ基板１００に対し、ゲートチップ端子１０３にゲート個別端子１１０を個別に設ける一方、ソースチップ端子２０３にソース個別端子２１０を個別に設ける。さらに、ゲート全体端子１２０を、ゲート個別端子１１０に対して電気的に分離した状態で設ける一方、ソース全体端子２２０を、ソース個別端子２１０に対して電気的に分離した状態で設ける。そして、リーク検査時に、ゲート全体端子１２０を各ゲート個別端子１１０に導通した状態で、該ゲート全体端子１２０に検査信号を供給する一方、ソース全体端子２２０を各ソース個別端子２１０に導通した状態で、該ソース全体端子２２０に検査信号を供給するように構成する。
【選択図】 図１
【解決手段】表示装置１０のＴＦＴ基板１００に対し、ゲートチップ端子１０３にゲート個別端子１１０を個別に設ける一方、ソースチップ端子２０３にソース個別端子２１０を個別に設ける。さらに、ゲート全体端子１２０を、ゲート個別端子１１０に対して電気的に分離した状態で設ける一方、ソース全体端子２２０を、ソース個別端子２１０に対して電気的に分離した状態で設ける。そして、リーク検査時に、ゲート全体端子１２０を各ゲート個別端子１１０に導通した状態で、該ゲート全体端子１２０に検査信号を供給する一方、ソース全体端子２２０を各ソース個別端子２１０に導通した状態で、該ソース全体端子２２０に検査信号を供給するように構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子に接続されているゲート配線及びソース配線が複数設けられた表示装置、及びその製造方法に関し、特に、各配線間のリーク検査を容易に行うための対策に係るものである。
【０００２】
【従来の技術】
従来の表示装置として、液晶表示装置を例に挙げて説明する。液晶表示装置は、ＴＦＴ（薄膜トランジスタ）等の複数のスイッチング素子がマトリクス状に設けられたスイッチング素子基板（以降、単に素子基板と略称する）と、該素子基板に対向して設けられ、カラーフィルタを備える対向基板と、上記素子基板と対向基板との間に設けられた液晶層とを備えている。
【０００３】
上記素子基板には、図３７に示すように、行方向（同図で左右方向）に延びる複数のゲート配線５０１と、列方向（同図で上下方向）に延びる複数のソース配線５０４とが形成されている。これらゲート配線５０１及びソース配線５０４は、その交点位置近傍でスイッチング素子（図示省略）にそれぞれ接続されている。
【０００４】
ゲート配線５０１には、引出配線部であるゲート引出配線５０２及びゲートチップ端子５０３が接続される一方、ソース配線５０４には、引出配線部であるソース引出配線５０５及びソースチップ端子５０６が接続されている。
【０００５】
上記ゲートチップ端子５０３及びソースチップ端子５０６は、表示装置の狭額縁化を図るために、素子基板５００の一辺側にまとめて形成されている。上記各ゲートチップ端子５０３は、ゲート引出配線５０２を介して上記各ゲート配線５０１に接続される一方、上記各ソースチップ端子５０６は、ソース引出配線５０５を介して各ソース配線５０４に接続されている。各ゲートチップ端子５０３には、駆動用端子５１０がそれぞれ形成される一方、各ソースチップ端子５０６には、駆動用端子５１１がそれぞれ形成されている。そして、各駆動用端子５１０，５１１においてドライバ（図示省略）の入力端子が接続されるようになっている。
【０００６】
上記表示装置では、素子基板５００に形成された各配線にリークが生じていると、表示が著しく悪化する。そこで、各配線の異常の有無を判別するためのリーク検査が行われる。
【０００７】
従来より、リーク検査として、ゲートチップ端子５０３及びソースチップ端子５０６の各駆動用端子５１０，５１１に対して検査用プローブ電極をそれぞれ接触させ、ゲート配線５０１及びソース配線５０４に検査信号を順次入力することが知られている。
【０００８】
ところで、上記表示装置には、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ ：駆動用のＩＣチップがガラス基板上に直接実装される方式）が適用されており、表示品位の向上を図るために、その精細化が進められている。
【０００９】
しかし、表示の詳細化を図るに連れて上記素子基板５００の各配線の間隔が狭くなるため、隣り合う駆動用端子５１０，５１１同士の間隔が狭くなると共に、駆動用端子５１０，５１１自体の数が増加する。その結果、各電極バッド５１０，５１１に対し、検査用プローブ電極の先端をそれぞれ正確に接触させることは、極めて難しくなる。
【００１０】
そこで、従来より、図３８に示すように、複数のゲート配線５０１又は複数のソース配線５０４に対し、一括して検査信号を入力するための共通バス配線５１２，５１３を設けることが知られている（例えば、特許文献１参照）。
【００１１】
ゲート配線５０１には、該ゲート配線５０１の端部を１つおきに繋ぐ共通バス配線５１２が２本接続されている。一方、ソース配線５０４には、該ソース配線５０４の端部を、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の各表示色毎に繋ぐ共通バス配線５１３が３本接続されている。上記共通バス配線５１２，５１３の端部には、比較的大きい検査用入力端子５１５がそれぞれ形成されている。そして、上記検査用入力端子５１５に検査用プローブ電極を接触させ、複数のゲート配線５０１及びソース配線５０４に対し、検査信号を一括して入力するようになっている。このことにより、素子基板５００の各配線のリーク検査が比較的容易に行われる。
【００１２】
【特許文献１】
特開平９−１８５０７２号公報
【００１３】
【発明が解決しようとする課題】
ところで、上記従来の表示装置では、リーク検査の終了後に各配線同士を電気的に分離させるために、共通バス配線を、図３８で破線に示すように、素子基板と共にレーザ等により切断して除去する必要がある。しかし、実際に、共通バス配線を、素子基板と共にレーザにより切断しようとすると、該共通バス配線を正確に除去することが難しいため、共通バス配線の一部が除去されずに残ってしまう虞れがある。また、レーザ切断時に素子基板上へ飛散して付着した切断くずが、リークの原因となる虞れもある。その結果、リーク検査の段階でリーク無しと判定されたにも拘わらず、その検査以降の切断の段階で、新たにリークが発生してしまうという問題がある。
【００１４】
また、共通バス配線を、検査の終了後にレーザにより切断すると、各配線の切断面が剥き出しになる。すなわち、該切断面は、検査工程後に行う洗浄工程で薬剤等が付着したり、表示装置の使用時に外気に触れることによって、腐食することが避けられない。その結果、上記各配線の切断面が腐食することにより、該各配線の抵抗値にばらつきが生じるため、表示にムラが生じて表示品質が低下する虞れもある。
【００１５】
本発明は斯かる諸点に鑑みてなされたものであり、その目的とするところは、ソース配線及びゲート配線等の各配線間のリークを容易に検出できるようにすると共に、検査用の配線の切断除去を不要とすることにより、検査後におけるリークの発生と表示品質の低下とを未然に防止しようとすることにある。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、この発明では、ゲート配線及びソース配線の各引出配線部に対して個別端子をそれぞれ形成すると共に、外部から検査信号を入力する全体端子を、該各個別端子に対して電気的に分離して設けるようにした。そして、検査時に、上記各個別端子と全体端子とを導通させた状態で上記検査信号を入力するようにした。
【００１７】
具体的に、本発明は、マトリクス状に設けられた複数の絵素領域と、該各絵素領域毎に設けられたスイッチング素子とを有する素子基板と、上記素子基板において互いに平行に並んで設けられ、上記スイッチング素子に接続された複数のゲート配線と、上記素子基板において上記ゲート配線に直交して設けられ、上記スイッチング素子に接続された複数のソース配線と、上記素子基板に設けられ、上記各ゲート配線及び各ソース配線にそれぞれ接続された引出配線部とを備える表示装置が対象である。そして、上記各引出配線部に個別に設けられた個別端子と、上記各個別端子に対して電気的に分離した状態で上記素子基板に設けられた全体端子とを備え、上記全体端子は、複数の個別端子に導通された状態で、外部から入力された検査信号を、該各個別端子へ供給するように構成されている。
【００１８】
また、上記素子基板に設けられ、スイッチング素子を駆動するための駆動回路部と、各引出配線部にそれぞれ形成され、上記駆動回路部が接続される駆動用端子とを備え、上記駆動用端子及び個別端子は、上記駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けられるようにしてもよい。
【００１９】
また、上記素子基板に設けられ、スイッチング素子を駆動するための駆動回路部と、各引出配線部にそれぞれ形成され、上記駆動回路部が接続される駆動用端子とを備え、上記駆動用端子は、上記駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けられる一方、個別端子は、駆動回路部に対し、素子基板の基板面の法線方向に重ならない位置に設けられるようにしてもよい。
【００２０】
上記個別端子は、引出配線部に交差する方向に延びる列を構成していることが好ましい。
【００２１】
また、上記全体端子は、個別端子に導通される出力部を備え、上記出力部は、上記個別端子と同じ列を構成するように配置されるようにしてもよい。
【００２２】
上記個別端子は、千鳥状に配置され、引出配線部に交差する方向に１つおきに設けられている個別端子が、それぞれ個別の列を構成することが好ましい。
【００２３】
上記ソース配線の引出配線部に設けられている個別端子は、各表示色毎に、引出配線部に交差する方向に並んで個別の列を構成するようにしてもよい。
【００２４】
また、上記素子基板に対向して設けられた対向基板を備え、上記対向基板には、複数の個別端子と全体端子とを導通させるための導通部材が設けられ、上記導通部材と、個別端子及び全体端子との間には、所定の隙間が設けられるようにしてもよい。
【００２５】
上記個別端子は、引出配線部に交差する方向に延びる列を構成し、上記列を構成する各個別端子は、導通部材を介して互いに導通するように構成されていてもよい。
【００２６】
上記全体端子は、個別端子と同じ列を構成するように配置された出力部を備え、上記出力部は、上記列の各個別端子に導通部材を介して導通するように構成されていることが好ましい。
【００２７】
上記個別端子は、千鳥状に配置され、引出配線部に交差する方向に１つおきに設けられている個別端子が、それぞれ個別の列を構成し、出力部は、上記個別の列毎に設けられ、該列の各個別端子に導通部材を介して導通するように構成されていてもよい。
【００２８】
上記ソース配線の引出配線部に設けられている個別端子は、各表示色毎に、引出配線部に交差する方向に並んで個別の列を構成し、出力部は、上記個別の列毎に設けられ、該列の各個別端子に導通部材を介して導通するように構成することが好ましい。
【００２９】
また、本発明に係る表示装置の製造方法は、上記素子基板と、該素子基板に対向する対向基板とを、表示媒体層を介して接合する接合工程と、上記接合工程の後に、ゲート配線の引出配線部に設けられている個別端子に導通した全体端子に対し、ゲート検査信号を供給すると共に、ソース配線の引出配線部に設けられている個別端子に導通した全体端子に対し、ソース検査信号を供給することによって、上記各配線間のリーク検査を行う検査工程と、上記検査工程の後に、各個別端子及び全体端子の導通状態を解除する導通解除工程とを備えている。
【００３０】
上記検査工程では、ソース検査信号を、各表示色のソース配線毎に供給することが好ましい。
【００３１】
上記検査工程では、各個別端子及び全体端子に対し、対向基板に形成された導通部材を接触させることにより、該各個別端子及び全体端子を導通させる一方、上記導通解除工程では、上記導通部材を各個別端子及び全体端子から離脱させることにより導通状態を解除するようにしてもよい。
【００３２】
上記検査工程の後に、導通部材を、該導通部材が設けられている対向基板の一部と共に除去する除去工程と、上記除去工程の後に、スイッチング素子を駆動する駆動回路部を、個別端子に重なるように素子基板に組み付ける組付工程とを備えることが好ましい。
【００３３】
上記導通部材は、対向基板にカラーフィルタ層と透明電極層とを積層して構成することが好ましい。
【００３４】
次に、本発明の作用について説明する。
【００３５】
本発明に係る表示装置のゲート配線、ソース配線及び引出配線部に対し、各配線間のリーク検査を行う場合には、まず、所定の複数の個別端子と、全体端子とを導通させた状態で、該全体端子に検査信号を外部から入力する。このことにより、検査信号は、全体端子から上記複数の個別端子へそれぞれ供給される。各個別端子へ供給された検査信号は、引出配線を介して、所定の複数のゲート配線と、所定の複数のソース配線とにそれぞれ送られる。その結果、所定の複数のスイッチング素子には、ゲート配線及びソース配線の双方から検査信号が供給される。
【００３６】
こうして、所定の絵素で検査用の表示を行い、その表示が正常に行われているか否かを判定する。そして、検査終了後には、個別端子と全体端子との導通状態を解除する。すなわち、本発明に係る表示装置では、リーク検査の終了後に、検査用の配線を素子基板と共に切断する必要がない。
【００３７】
上記各個別端子が引出配線部に交差する方向に延びる列を構成していれば、該列に沿って導通部材を接触させることにより、各個別端子同士を容易に導通させることが可能となる。このとき、全体端子の出力部を、上記各個別端子と同じ列を構成するように配置することにより、互いに導通している各個別端子に対して全体端子を容易に導通させることが可能となる。すなわち、全体端子に一括して入力した検査信号は、各個別端子を介してゲート配線及びソース配線へ供給される。
【００３８】
上記導通部材を対向基板に設けておけば、該導通部材を、各個別端子に容易に接触させることが可能となる。
【００３９】
また、各個別端子を千鳥状に配置し、引出配線部に交差する方向に１つおきに並ぶ個別端子が、それぞれ個別の列を構成することにより、多数のゲート配線及びソース配線の一部に対して選択的に検査信号を供給させることが可能となる。
【００４０】
特に、ソース配線の引出配線部に設けられている個別端子が、各表示色毎に個別の列を構成することにより、該個別端子を各列毎に導通させると共に、全体端子にそれぞれ導通させることが可能となる。その結果、各ソース配線に対し、表示色毎に検査信号を供給することができる。すなわち、表示色の違いによりリーク検査が容易且つ確実に行われる。
【００４１】
さらに、個別端子を、駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けることにより、該個別端子を、リーク検査の終了後に、駆動回路部と、素子基板の基板面との間で気密状に閉塞させることが可能となる。
【００４２】
すなわち、導通部材が対向基板に設けられている場合には、導通部材は、該導通部材が設けられている対向基板の一部と共に除去される。その後、駆動回路部は、導通部材が除去された位置で素子基板に組み付けられるため、個別端子は、該駆動回路部と重ねられる。つまり、リーク検査を行うための個別端子は、駆動回路部を設けるスペースを有効に利用して設けられている。
【００４３】
一方、個別端子を、駆動回路部に対し、素子基板の基板面の法線方向に重ならない位置に設けることにより、対向基板に設けた導通部材を除去しないで、導通を解除した状態で残しておくことが可能となる。すなわち、駆動回路基板は、個別端子に重ならない位置で、素子基板に組み付けられる。
【００４４】
本発明に係る表示装置の製造方法では、上記素子基板と対向基板とを、表示媒体層を介して接合し、その後、ゲート配線やソース配線等のリーク検査を行う。すなわち、複数の個別端子と全体端子とを導通させ、該全体端子に検査信号を入力してリーク検査を行う。さらに、各個別端子と全体端子との導通状態を解除することにより、表示装置の製造を行う。
【００４５】
また、導通部材を、対向基板に対し、カラーフィルタ層と透明電極層とを積層して構成することにより、該導通部材を、対向基板の絵素領域に形成されるカラーフィルタ層及び透明電極と同じ工程で形成することが可能となる。
【００４６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の各実施形態に限定されるものではない。また、例えば図１の上下方向を「上下方向」とし、同図の左右方向を「左右方向」とする。
【００４７】
（実施形態１）
図１〜図２０は、本発明に係る表示装置の実施形態１を示している。表示装置は、例えば、表示媒体層が液晶層である半透過型の液晶表示装置に構成されている。
【００４８】
液晶表示装置１０は、平面図である図１と、図１のＩＩ−ＩＩ線断面である図２とに示すように、複数のスイッチング素子（図示省略）を有する素子基板１００（以下、ＴＦＴ基板と称する）と、該ＴＦＴ基板１００に対向する対向基板４００と、該対向基板４００とＴＦＴ基板１００との間に介装された液晶層（図示省略）とを備えている。
【００４９】
上記ＴＦＴ基板１００は、図１に示すように、長方形の絶縁性基板であるガラス基板３００に、マトリクス状に設けられた複数の絵素領域２０と、該各絵素領域２０毎に設けられたスイッチング素子である図示省略のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ）と、該ＴＦＴに接続された複数のゲート配線１０１及びソース配線２０１と、該各ゲート配線１０１及び各ソース配線２０１にそれぞれ接続された引出配線部５０と、上記ＴＦＴを駆動するための駆動回路部であるドライバ７０１とを備えている。
【００５０】
対向基板４００の接合前であり且つ液晶層の注入前のＴＦＴ基板１００の平面図である図４に示すように、上記ゲート配線１０１は、ＴＦＴ基板１００において、行方向（図４で左右方向）に延びるように、互いに平行に並んで設けられている。一方、上記ソース配線２０１は、ＴＦＴ基板１００において、列方向（図４で上下方向）に延びるように、互いに平行に並んで設けられている。つまり、ソース配線２０１は、上記ゲート配線１０１に直交して設けられている。ゲート配線１０１とソース配線２０１とは、例えばＴａやＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の導電膜により形成され、ＳｉＮｘ等の絶縁膜を介して交差している。
【００５１】
また、ソース配線２０１は、Ｒ（赤）表示を行うためのＲ用ソース配線２０１ｒと、Ｇ（緑）表示を行うためのＧ用ソース配線２０１ｇと、Ｂ（青）表示を行うためのＢ用ソース配線２０１ｂとにより構成され、各ソース配線２０１ｒ，２０１ｇ，２０１ｂが左右方向に順に並んで設けられている。
【００５２】
上記ＴＦＴは、格子状に形成された上記ゲート配線１０１とソース配線２０１との交点の近傍位置に設けられている。上記絵素領域２０は、ゲート配線１０１とソース配線２０１とにより囲まれた領域によって構成されている。各絵素領域２０には、ＩＴＯにより構成された絵素電極（図示省略）が設けられており、該絵素電極は、上記ＴＦＴにそれぞれ接続されている。
【００５３】
そして、図４に示すように、ＴＦＴ基板１００における左右方向の略中央の領域は、上記各絵素領域２０が設けられている有効表示領域３０に構成される一方、該有効表示領域３０以外のＴＦＴ基板１００の左右両辺の領域と下辺の領域とは、額縁領域４０に構成されている。
【００５４】
上記引出配線部５０は、図４に示すように、上記額縁領域４０に形成されている。引出配線部５０は、ゲート配線１０１に接続されたゲート引出配線１０２と、該各ゲート引出配線１０２に接続されたゲートチップ端子１０３と、ソース配線２０１に接続されたソース引出配線２０２と、該ソース引出配線２０２に接続されたソースチップ端子２０３とにより構成されている。これらゲート引出配線１０２、ゲートチップ端子１０３、ソース引出配線２０２、及びソースチップ端子２０３は、例えばＴａ膜により形成され、図２に示すように、絶縁膜３０２によりそれぞれ被覆されている。
【００５５】
上記ゲート引出配線１０２は、図４に示すように、一端がゲート配線１０１の左端部又は右端部に接続されて側方の額縁領域４０に引き出されている。そして、各ゲート引出配線１０２は、額縁領域４０の左辺領域及び右辺領域において、集まって形成されている。
【００５６】
上記ゲートチップ端子１０３は、図４に示すように、額縁領域４０の下辺領域における左右両側にそれぞれ複数設けられており、図４の部分拡大図である図５に示すように、上下方向に互いに平行に延びるように形成されている。そして、各ゲートチップ端子１０３の上端には、上記各ゲート引出配線１０２の他端がそれぞれ接続されている。すなわち、ゲート配線１０１は、ゲート引出配線１０２を介してゲートチップ端子１０３に接続されている。
【００５７】
上記ソース引出配線２０２は、一端がソース配線２０１の下端部に接続され、下方の額縁領域４０に引き出されている。ソース引出配線２０２は、額縁領域４０の下辺領域に複数設けられている。そして、各ソース引出配線２０２の他端は、額縁領域４０の下辺領域における左右中央部に集められている。
【００５８】
上記ソースチップ端子２０３は、額縁領域４０の下辺領域における左右中央部に複数設けられており、図４の部分拡大図である図６に示すように、上下方向に互いに平行に延びるように形成されている。そして、各ソースチップ端子２０３の上端には、上記各ソース引出配線２０２の他端がそれぞれ接続されている。すなわち、ソース配線２０１は、ソース引出配線２０２を介してソースチップ端子２０３に接続されている。
【００５９】
上記各ゲートチップ端子１０３及び各ソースチップ端子２０３には、図５及び図６に示すように、上記ドライバ７０１が接続される電極パッドである駆動用端子１０５，２０５と、検査信号が入力される電極パッドである個別端子１１０，２１０とが、それぞれ個別に設けられている。
【００６０】
駆動用端子１０５，２０５は、ゲートチップ端子１０３に設けられるゲート駆動用端子１０５と、ソースチップ端子２０３に設けられるソース駆動用端子２０５とにより構成されている。一方、個別端子１１０，２１０は、ゲートチップ端子１０３に設けられるゲート個別端子１１０と、ソースチップ端子２０３に設けられるソース個別端子２１０とにより構成されている。
【００６１】
上記ゲート駆動用端子１０５は、図５に示すように、各ゲートチップ端子１０３に亘って千鳥状に配置されている。ゲート駆動用端子１０５は、図５のＶＩＩ−ＶＩＩ線断面図である図７に示すように、絶縁膜３０２に設けられたコンタクトホール１０７を介して外部に露出しているゲートチップ端子１０３の一部により構成されている。
【００６２】
上記ゲート個別端子１１０は、図５に示すように、ゲートチップ端子１０３に交差する方向である左右方向に延びる列を構成している。つまり、各ゲート個別端子１１０は、各ゲートチップ端子１０３を左右に横切る直線上にそれぞれ配置されている。ゲート個別端子１１０は、図７と、図５のＶＩＩＩ−ＶＩＩＩ線断面図である図８とに示すように、絶縁膜３０２に設けられたコンタクトホール１０８を介して外部に露出しているゲートチップ端子１０３の一部により構成されている。
【００６３】
本実施形態では、ゲート個別端子１１０は、ゲート駆動用端子１０５よりも図３で下側に配置されている。言い換えれば、上記ゲート駆動用端子１０５は、ゲートチップ端子１０３とゲート引出配線１０２との接続部と、ゲート個別端子１１０との間に配置されている。
【００６４】
上記ソース駆動用端子２０５は、図６に示すように、各ソースチップ端子２０３に亘って千鳥状に配置されている。ソース駆動用端子２０５は、図６のＸ−Ｘ線断面図である図１０に示すように、絶縁膜３０２に設けられたコンタクトホール２０７を介して外部に露出しているソースチップ端子２０３の一部により構成されている。
【００６５】
上記ソース個別端子２１０は、図６に示すように、ソースチップ端子２０３に交差する方向である左右方向に延びる列を構成している。さらに、ソース個別端子２１０は、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各表示色毎に個別の列を構成しており、該表示色毎の各列が、それぞれソースチップ端子２０３に交差するようになっている。ソース個別端子２１０は、図１０と、図６のＸＩ−ＸＩ線断面図である図１１とに示すように、絶縁膜３０２に設けられたコンタクトホール２０８を介して外部に露出しているソースチップ端子２０３の一部により構成されている。
【００６６】
すなわち、図６に示すように、Ｒ用の各ソースチップ端子２０３には、Ｒ用個別端子２１０ｒがそれぞれ設けられており、各Ｒ用個別端子２１０ｒが個別の列を構成している。同様に、Ｇ用の各ソースチップ端子２０３には、Ｇ用個別端子２１０ｇがそれぞれ設けられており、各Ｇ用個別端子２１０ｇが個別の列を構成している。また、Ｂ用の各ソースチップ端子２０３には、Ｂ用個別端子２１０ｂがそれぞれ設けられており、各Ｂ用個別端子２１０ｂが個別の列を構成している。
【００６７】
上記Ｒ用個別端子２１０ｒの列、Ｇ用個別端子２１０ｇの列、及びＢ用個別端子２１０ｂの列は、図６に示すように、下側（ＴＦＴ基板１００の外側）から上側（ＴＦＴ基板１００の内側）へ向かって順に並んでいる。
【００６８】
そして、図５及び図６に示すように、本発明に係る表示装置１０のＴＦＴ基板１００には、図１７に示す検査用プローブ電極８０２により外部から検査信号が入力される全体端子１２０，２２０が、上記各個別端子１１０，２１０に対して電気的に分離した状態で設けられている。そして、全体端子１２０，２２０は、複数の個別端子１１０，２１０に導通された状態で、外部から入力された検査信号を、一括して各個別端子１１０，２１０へ供給するように構成されている。
【００６９】
上記全体端子１２０，２２０は、ゲート個別端子１１０に導通されるゲート全体端子１２０と、ソース個別端子２１０に導通されるソース全体端子２２０とにより構成されている。
【００７０】
ゲート全体端子１２０及びソース全体端子２２０は、同様の構造を有しており、ＴＦＴ基板１００上の配置が異なっている。すなわち、図５及び図６に示すように、各全体端子１２０，２２０は、検査用プローブ電極８０２が接触する入力部１２１，２２１と、該入力部１２１，２２１から鉤状に延びる配線部１２２，２２２と、該配線部１２２，２２２の先端に設けられ、個別端子１１０，２１０に導通される出力部１２３，２２３とを備えている。
【００７１】
上記入力部１２１，２２１は、比較的大きい電極パッドに形成されており、図１７及び図２０に示す検査用プローブ電極８０２が接触し易いように構成されている。また、上記出力部１２３，２２３は、上記入力部１２１，２２１よりも小さい電極パッドに形成されており、上記各個別端子１１０，２１０と同じ列を構成するように配置されている。そして、出力部１２３，２２３は、個別端子１１０，２１０の列における端に位置している個別端子１１０，２１０に対し、近接して設けられている。
【００７２】
より詳しくは、ゲート全体端子１２０の入力部１２１は、図５のＩＸ−ＩＸ線断面図である図９に示すように、絶縁膜３０２に設けられたコンタクトホール１１７を介して外部に露出しているゲート全体端子１２０の一部により構成されている。一方、ゲート全体端子１２０の出力部１２３は、図８及び図９に示すように、絶縁膜３０２に設けられたコンタクトホール１１８を介して外部に露出しているゲート全体端子１２０の一部により構成されている。
【００７３】
また、ソース全体端子２２０の入力部２２１は、図６のＸＩＩ−ＸＩＩ線断面図である図１２に示すように、絶縁膜３０２に設けられたコンタクトホール２１７を介して外部に露出しているソース全体端子２２０の一部により構成されている。一方、ソース全体端子２２０の出力部２２３は、図１１及び図１２に示すように、絶縁膜３０２に設けられたコンタクトホール２１８を介して外部に露出しているソース全体端子２２０の一部により構成されている。
【００７４】
上記ドライバ７０１は、図１及び図２に示すように、ＴＦＴ基板１００の額縁領域４０の下辺領域に設けられている。ドライバ７０１は、ゲートドライバ及びソースドライバがワンチップ化して構成されており、ゲート配線１０１及びソース配線２０１に対して、駆動信号を供給するための出力端子７０３を備えている。すなわち、出力端子７０３は、上記ゲート駆動用端子１０５及びソース駆動用端子２０５にそれぞれ接続されるようになっている。
【００７５】
そして、ドライバ７０１がＴＦＴ基板１００に組み付けられた状態で、上記ゲート駆動用端子１０５及びソース駆動用端子２０５と、ゲート個別端子１１０及びソース個別端子２１０とは、該ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重なるようになっている。
【００７６】
上記ドライバ７０１とＴＦＴ基板１００との間には、所定の隙間が設けられており、該隙間は、リング状のシール部材７０２により気密状に閉塞されている。つまり、上記各駆動用端子１０５，２０５、個別端子１１０，２１０、及び全体端子１２０，２２０の出力部１２３，２２３は、ドライバ７０１の後面と、ＴＦＴ基板１００の前面と、シール部材７０２の内周面とによって、気密状に覆われている。上記シール部材７０２は、例えば、ポリイミド等が適用されている。
【００７７】
上記対向基板４００は、カラーフィルタ（図示省略）や、ＩＴＯにより構成された透明電極（図示省略）等を備えている。対向基板４００は、図１及び図２に示すように、ＴＦＴ基板１００における有効表示領域３０と、額縁領域４０の側辺領域とに対して重なるように設けられている。
【００７８】
−表示装置の製造方法−
次に、本発明の表示装置の製造方法について説明する。
【００７９】
ＴＦＴ基板１００の製造工程では、例えば図４に示すように、ガラス基板３００に対し、まず、ゲート配線１０１、ゲート引出配線１０２、ゲートチップ端子１０３、ソースチップ端子２０３、ゲート全体端子１２０、及びソース全体端子２２０を、パターン形成する。すなわち、ガラス基板３００上に、Ｔａ膜を、スパッタリングにより約５０００Åの厚さに形成した後に、フォト工程を行い、レジストパターンを所定の形状に形成する。続いて、ドライエッチングを行った後に、レジスト剥離工程を行うことにより、上記各配線１０１，１０２，…等のパターン形成を行う。
【００８０】
その後、ガラス基板３００上に形成された上記各配線１０１，１０２，…等の上に、ＳｉＮｘからなる絶縁膜３０２を、ＣＶＤ法により約３０００Åの厚さに形成して被覆する。
【００８１】
次に、ゲートチップ端子１０３、ソースチップ端子２０３、及び各全体端子１２０，２２０に対し、コンタクトホールを形成する。すなわち、ゲートチップ端子１０３、ソースチップ端子２０３、及び各全体端子１２０，２２０を覆っている絶縁層３０２に対し、フォト工程において所定の形状にパターニングした後に、ドライエッチングすることにより絶縁層のみを選択的に除去する。続いて、レジスト剥離工程においてレジストを剥離する。
【００８２】
その結果、ゲートチップ端子１０３については、図７〜図９に示すように、コンタクトホール１０７を形成することによりゲート駆動用端子１０５が形成され、コンタクトホール１０８を形成することによりゲート個別端子１１０が形成される。
【００８３】
また、ソースチップ端子２０３については、図１０〜図１２に示すように、コンタクトホール２０７を形成することによりソース駆動用端子２０５が形成され、コンタクトホール２０８を形成することによりソース個別端子２１０が形成され、さらに、ソースチップ端子２０３とソース引出配線２０２とを接続するためのコンタクトホール２０９が形成される。
【００８４】
また、ゲート全体端子１２０については、図８及び図９に示すように、コンタクトホール１１８を形成することにより出力部１２３が形成され、コンタクトホール１１７を形成することにより入力部１２１が形成される。同様に、ソース全体端子２２０については、図１１及び図１２に示すように、コンタクトホール２１８を形成することにより出力部２２３が形成され、コンタクトホール２１７を形成することにより入力部２２１が形成される。
【００８５】
このように、各駆動用端子１０５，２０５、各個別端子１１０，２１０、及び各全体端子１２０，２２０は、同じ工程で形成される。
【００８６】
その後、ソース配線２０１及びソース引出配線２０２を形成する。すなわち、上記絶縁層３０２の上に、ＴａやＩＴＯ等の導電膜をスパッタリングにより約３０００Åの厚さに形成する。このとき、図１０に示すように、上記コンタクトホール２０９内にも導電膜を形成しておく。その後に、フォト工程において所定の形状にパターニングし、続いてドライエッチングを行った後に、レジスト剥離工程でレジストを剥離することにより、ソース配線２０１及びソース引出配線２０２を形成する。
【００８７】
一方、対向基板４００の製造工程では、ガラス基板３５０に対し、後述のようにして、Ｒ、Ｇ及びＢの各色のカラーフィルタ（図示省略）と、輝度を向上させるための透明なホワイト層とをパターン形成すると共に、透明電極（ＩＴＯ）を形成する。
【００８８】
本発明の特徴として、対向基板４００に対し、リーク検査を行うときに複数の個別端子１１０，２１０と全体端子１２０，２２０とを導通させるための導通部材４１０を予め形成しておく。導通部材４１０は、図３、図１３及び図１４に示すように、対向基板４００がＴＦＴ基板１００に液晶層を介して接合されたときに、１つの列を構成する各個別端子１１０，２１０と、全体端子１２０，２２０の出力部１２３，２２３とのそれぞれに対向する位置に形成される。
【００８９】
すなわち、対向基板４００には、図１３に示すように、各ゲート個別端子１１０及びゲート全体端子１２０により構成される列に対応するゲート導通部材４１０ａが形成されている。さらに、対向基板４００には、図３及び図１４に示すように、各表示色毎に、各ソース個別端子２１０及びソース全体端子２２０により構成される列に対応するソース導通部材４１０ｒ，４１０ｇ，４１０ｂが、互いに平行に並んで形成されている。各導通部材４１０ａ，４１０ｒ，４１０ｇ，４１０ｂは、接合前の段階で、ＴＦＴ基板１００と対向基板４００との間隔よりも僅かに大きい高さを有している。
【００９０】
各導通部材４１０ａ，４１０ｒ，４１０ｇ，４１０ｂは、ゲート導通部材４１０ａの断面図である図１５〜図１７と、ソース導通部材４１０ｇの断面図である図１８〜図２０に示すように、対向基板４００に対し、各色のカラーフィルタ層４０１，４０２，４０３、ホワイト層４０４、及び透明電極層４０５が順に積層して構成されている。つまり、導通部材４１０は、対向基板４００の絵素領域に形成されるカラーフィルタ層、ホワイト層、及び透明電極層とそれぞれ同じ工程で形成される。
【００９１】
ここで、カラーフィルタ層、ホワイト層及び透明電極層の形成方法について説明する。まず、ネガ型アクリル樹脂系の感光膜をガラス基板３５０に形成し、該感光膜を活性光により所定形状にパターン露光する。続いて、アルカリ現像液により現像し、未露光部分を水洗して除去した後に、熱処理を行う。これらの各工程を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、及びＷ（ホワイト）の各色のレイヤー毎に順番に行う。その結果、対向基板４００における各絵素領域２０に所定の色のカラーフィルタが形成される。このとき、上記各工程において、導通部材４１０を形成する領域に、カラーフィルタ層４０１，４０２，４０３、及びホワイト層４０４を、それぞれパターン形成すると共に、除去しないで積層していく。導通部材４１０の高さは、ホワイト層４０４の積層高さを調整することにより制御することができる。
【００９２】
その後、上記絵素領域２０と、導通部材４１０を形成する領域との双方に対し、ＩＴＯ等の透明電極層４０５を、スパッタリングにより約１０００Åの厚さに形成する。続いて、フォト工程において所定形状のレジストをパターン形成し、ウェットエッチング後に、レジスト剥離工程でレジストを除去する。このことにより、上記導通部材４１０の透明電極４０５を、絵素領域２０における透明電極と共に形成する。尚、カラーフィルタ層４０１，４０２，４０３やホワイト層４０４は、エッチングによるパターニングや、印刷法及び転写法によっても形成することができる。
【００９３】
続いて、接合工程では、上記ＴＦＴ基板１００と対向基板４００とを、液晶層を介して接合する。このとき、上記各導通部材４１０は、ＴＦＴ基板１００と対向基板４００とにより圧縮して狭持される。その結果、図１５〜図２０に示すように、導通部材４１０が、対向基板４００の基板面に押し付けられて弾性変形するため、複数のゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３とが導通部材４１０ａの透明電極層４０５を介して導通する一方、複数のソース個別端子２１０ｒ，２１０ｇ，２１０ｂと、ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの出力部２２３とが導通部材４１０ｒ，４１０ｇ，４１０ｂを介して導通する。
【００９４】
上記接合工程の後に、上記各配線１０１，２０１，…間のリーク検査を行う検査工程が行われる。検査工程では、まず、図３、図１３及び図１４に示すように、スクライブカッター等により、対向基板４００を、短辺方向に延びる第１分断ラインＬに沿って切断する。第１分断ラインＬは、前側（図３で紙面手前側）から見て、全体端子１２０，２２０の入力部１２１，２２１と、個別端子１１０，２１０との間を通る直線である。こうして、対向基板４００の下端部を除去して、各入力部１２１，２２１を露出させる。
【００９５】
続いて、検査用プローブ電極８０２により、例えば図３で左側のゲート全体端子１２０に対して、入力部１２１からゲート検査信号を供給すると共に、ソース全体端子２２０に対して、入力部２２１からソース検査信号を供給する。ソース全体端子２２０ｒ，２２０ｇ，２２０ｂには、各表示色毎にソース検査信号を供給する。
【００９６】
詳しくは、ゲート全体端子１２０の入力部１２１にゲート検査信号を供給した状態で、Ｒ用全体端子２２０ｒ、Ｇ用全体端子２２０ｇ及びＢ用全体端子２２０ｂの各入力部２２１に対してソース検査信号をそれぞれ順番に入力する。各全体端子２２０ｒ，２２０ｇ，２２０ｂに入力された検査信号は、Ｒ用個別端子２１０ｒ、Ｇ用個別端子２１０ｇ及びＢ用個別端子２１０ｂをそれぞれ介して、Ｒ用ソース配線２０１ｒ、Ｇ用ソース配線２０１ｇ及びＢ用ソース配線２０１ｂへそれぞれ送られ、所定の絵素領域２０が所定の色（Ｒ、Ｇ、及びＢ）に点灯する。
【００９７】
次に、図３で右側のゲート全体端子１２０の入力部１２３についても、同様に、ゲート検査信号を供給すると共に、各ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの入力部２２１にソース検査信号を供給することにより所定の絵素領域２０を所定の色に点灯させる。こうして、各表示色毎に検査表示を行い、表示されていない絵素の有無や、異なる色の表示が生じているか否かを確認することにより、リーク検査を行う。
【００９８】
上記検査工程の後に、各個別端子１１０，２１０と全体端子１２０，２２０との導通状態を解除する導通解除工程を行う。導通解除工程では、導通部材４１０を各個別端子１１０，２１０及び全体端子１２０，２２０から離脱させることにより導通状態を解除する。
【００９９】
すなわち、導通解除工程では、除去工程を行う。この除去工程では、図３、図１３及び図１４に示すように、スクライブカッター等により、対向基板４００を、第１分断ラインＬに平行な第２分断ラインＭに沿って切断する。第２分断ラインＭは、前側（図３で紙面手前側）から見て、各チップ端子１０３，２０３と各引出配線１０２，２０２との接続部と、駆動用端子１０５，２０５との間を通る直線である。このことにより、上記各導通部材４１０は、該導通部材４１０が設けられている対向基板４００の一部と共に除去される。その結果、個別端子１１０，２１０と全体端子１２０，２２０とは、電気的に絶縁状態となる。
【０１００】
上記導通解除工程の後に、組付工程を行う。組付工程では、図１及び図２に示すように、ドライバ７０１を、各個別端子１１０，２１０に重なるように、シール部材７０２を介してＴＦＴ基板１００に組み付ける。このとき、ドライバ７０１の各出力端子７０３は、上記ゲート駆動用端子１０５及びソース駆動用端子２０５に接続される。そして、ゲート個別端子１１０及びソース個別端子２１０は、ドライバ７０１とＴＦＴ基板１００との間で気密状に閉塞される。
【０１０１】
−実施形態１の効果−
したがって、この実施形態１によると、検査信号を、全体端子１２０，２２０から各個別端子１１０，２１０へ一括して供給できるため、リーク検査を容易に行うことができる。そのことに加え、各個別端子１１０，２１０と全体端子１２０，２２０とが予め分離しているため、個別端子１１０，２１０と全体端子１２０，２２０との導通状態を解除することにより、検査終了後に検査用配線を切断して分離する必要がない。その結果、検査用配線の切断に伴う新たなリークの発生を防止できると共に、該検査用配線の切断面の腐食による配線の抵抗値のばらつきを防止して、表示品質の低下を防止することができる。
【０１０２】
さらに、複数の個別端子１１０，２１０と、全体端子１２０，２２０の出力部１２３，２２３とが、１つの列を構成するように配置したので、簡単な形状の導通部材４１０により、各個別端子１１０，２１０と全体端子１２０，２２０とを容易且つ確実に導通させることができる。
【０１０３】
また、対向基板４００のカラーフィルタ層４０１，４０２，４０３、ホワイト層４０４及び透明電極層４０５の一部を除去せずに残し、導通部材４１０を形成するために有効に利用することにより、該導通部材４１０を形成するための部材を別途設ける必要がないため、コストの低減を図ることができる。
【０１０４】
さらに、ソース個別端子２１０が、各表示色毎に個別の列を構成するように配置されているので、該ソース個別端子２１０を各表示色毎に導通させることができる。その結果、各絵素に対し、表示色毎にソース検査信号を供給することができるため、表示色の違いによるリーク検査を容易且つ確実に行うことができる。
【０１０５】
ところで、ＴＦＴ基板１００に対し、捨て基板領域を予め設けると、１枚のマザーガラスから製造できるＴＦＴ基板１００の枚数が少なくなってしまうため、コストが嵩んでしまう。
【０１０６】
これに対して、本実施形態では、各個別端子１１０，２１０を、ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重なる位置に設けるようにしたので、ドライバ７０１を設けるスペースを、リーク検査を行う領域として有効に利用することができる。したがって、１枚のマザーガラスから製造できるＴＦＴ基板１００の枚数を多くして、コストの低減を図ることができる。
【０１０７】
また、個別端子１１０，２１０を、ドライバ７０１の後面と、ＴＦＴ基板１００の前面と、シール部材７０２の内周面とによって、気密状に覆うようにしたので、該個別端子１１０，２１０の水分等による腐食を防止することができる。
【０１０８】
（実施形態２）
図２１〜図３４は、本発明に係る表示装置の実施形態２を示している。尚、以下の各実施形態において、図１〜図２０と同じ部分については、同じ符号を付してその詳細な説明は省略する。
【０１０９】
上記実施形態１では、個別端子１１０，２１０が、ドライバ７０１に対してＴＦＴ基板１００の基板面の法線方向に重なる位置に設けられていたのに対し、この実施形態２では、図２１に示すように、個別端子１１０，２１０は、ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重ならない位置に設けられている。一方、駆動用端子１０５，２０５は、ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重なる位置に設けられている。
【０１１０】
すなわち、図２１、２３及び図２４に示すように、この実施形態２では、駆動用端子１０５，２０５と個別端子１１０，２１０との位置関係が、上記実施形態１の場合と、上下方向に逆転している。つまり、ゲート個別端子１１０は、図２５に示すように、ゲート引出配線１０２とゲートチップ端子１０３との接続部と、ゲート駆動用端子１０５との間に配置されている。一方、ソース個別端子２１０は、図２６に示すように、ソース引出配線２０２とソースチップ端子２０３との接続部（つまり、コンタクトホール２０９）と、ソース駆動用端子２０５との間に配置されている。
【０１１１】
対向基板４００は、図２２、図２３、図２７及び図２８に示すように、導通部材４１０を備えている。すなわち、導通部材４１０は、上記実施形態１のように、検査後に除去されるのではなく、検査後にも除去されずに残っている。
【０１１２】
図２９〜図３１に示すように、導通部材４１０の基端は、対向基板４００に固着されている一方、導通部材４１０の先端は、ＴＦＴ基板１００に接触していない。つまり、各導通部材４１０は、ＴＦＴ基板１００と対向基板４００との間隔よりも僅かに小さい高さを有している。言い換えれば、導通部材４１０の先端と、個別端子１１０，２１０及び全体端子１２０，２２０との間には、所定の隙間が設けられている。
【０１１３】
−表示装置の製造方法−
次に、本発明の表示装置の製造方法について説明する。
【０１１４】
ＴＦＴ基板１００及び対向基板４００の製造工程は、上記実施形態１と同様に行われる。ただし、上述のように、導通部材の高さは、ＴＦＴ基板１００と対向基板４００との間隔よりも僅かに小さく形成する。したがって、上記実施形態１と同様に行う接合工程において、ＴＦＴ基板１００と対向基板４００とを接合して状態で、導通部材４１０は、上記各個別端子１１０，２１０及び全体端子１２０，２２０に接触していない。
【０１１５】
検査工程では、図２３、図２７及び図２８に示すように、スクライブカッター等により、対向基板４００を、最終分断ラインＮに沿って切断する。最終分断ラインＮは、前側（図２３で紙面手前側）から見て、全体端子１２０，２２０の出力部１２３，２２３と、駆動用端子１０５，２０５との間を通る直線である。このことにより、対向基板４００の下端部を除去して、各全体端子１２０，２２０の入力部１２１，２２１を露出させる。
【０１１６】
続いて、各導通部材４１０を対向基板４００と共に後側（図２３で紙面奥側）へ付勢し、該導通部材４１０の先端を、個別端子１１０，２１０及び全体端子１２０，２２０に接触させる。すなわち、各導通部材４１０の先端の透明電極層４０５は、後側へ付勢されることによって、ガラス基板３５０の弾性によりＴＦＴ基板３００の基板面へ押し付けられる。さらに、導通部材４１０が対向基板４００の基板面上で弾性変形するため、複数のゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３とがゲート導通部材４１０ａの透明電極層４０５を介して導通する。同様に、図３２〜図３４に示すように、各表示色毎に、複数のソース個別端子２１０ｒ，２１０ｇ，２１０ｂと、各ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの出力部２２３とがソース導通部材４１０ｒ，４１０ｇ，４１０ｂの透明電極層４０５を介してそれぞれ導通する。
【０１１７】
そして、上記各個別端子１１０，２１０と全体端子１２０，２２０とが導通した状態で、上記実施形態１と同様に、ゲート全体端子１２０の入力部１２１に対して、検査用プローブ電極８０２によりゲート検査信号を供給すると共に、各表示色毎に、各ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの入力部２２１に対して、ソース検査信号を供給する。こうして、各表示色毎にリーク検査を行う。
【０１１８】
導通解除工程では、各導通部材４１０に対する付勢を終了し、ガラス基板３５０の弾性により導通部材４１０の先端を、各個別端子１１０，２１０及び全体端子１２０，２２０から、再び離脱させる。その結果、個別端子１１０，２１０と全体端子１２０，２２０とは、電気的に絶縁状態となる。
【０１１９】
その後に、組付工程を行い、ドライバ７０１をＴＦＴ基板１００に組み付ける。すなわち、ドライバ７０１の出力端子７０３を、各駆動用端子１０５，２０５に接続する。
【０１２０】
−実施形態２の効果−
したがって、この実施形態２によると、通常時に対向基板４００から離脱している導通部材４１０を、検査時にのみ付勢して、各個別端子１１０，２１０及び全体端子１２０，２２０に接触させるようにしたので、該導通部材４１０を対向基板４００の一部と共に除去する必要がなく、対向基板４００に設けておくことができる。すなわち、対向基板４００を第２分断ラインＭで切断する工程を削減して、製造コストの低減を図ることができる。
【０１２１】
また、導通部材４１０が除去されずに対向基板４００に残されているため、必要に応じて再検査を容易に行うことができる。
【０１２２】
（実施形態３）
図３５及び図３６は、本発明に係る表示装置の実施形態３を示している。この実施形態３は、上記実施形態１において、ゲート引出配線１０２、ゲートチップ端子１０３、ゲート個別端子１１０及びゲート全体端子１２０の配置をそれぞれ変更したものである。
【０１２３】
すなわち、ゲートチップ端子１０３は、図３５に示すように、額縁領域４０の下辺領域における左側領域に集められている。全てのゲート引出配線１０２は、ゲート配線１０１の左側から引き出されており、その先端が上記各ゲートチップ端子１０３にそれぞれ接続されている。
【０１２４】
そして、ゲート個別端子１１０は、図３６に拡大して示すように、千鳥状に配置され、ゲートチップ端子１０３に交差する方向（図３６で左右方向）に１つおきに設けられているゲート個別端子１１０が、それぞれ個別の列を構成している。また、ゲート全体端子１２０は、ゲートチップ端子１０３の束の左右両側にそれぞれ設けられ、各ゲート全体端子１２０の出力部１２３は、上記各ゲート個別端子１１０と同じ個別の列を構成するように配置されている。
【０１２５】
本実施形態の液晶表示装置１０を製造する場合には、上記実施形態１と同様に、ソース導通部材４１０ｒ，４１０ｇ，４１０ｂを形成すると共に、図３６に示すように、対向基板４００に対し、２つのゲート導通部材４１０ａを、上記ゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３との各列に対応してそれぞれ形成しておく。そして、接合工程において、各列毎に、ゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３とをゲート導通部材４１０ａを介して導通させる。
【０１２６】
その後、上記実施形態１と同様に、検査工程を行った後、導通解除工程中の除去工程において、第２分断ラインＭに沿って対向基板４００を切断することにより、上記ゲート導通部材４１０ａ及びソース導通部材４１０ｒ，４１０ｇ，４１０ｂを除去する。続いて、組付工程において、ドライバ７０１をＴＦＴ基板１００に組み付けることによって、液晶表示装置１０を製造する。
【０１２７】
−実施形態３の効果−
したがって、この実施形態３によると、全てのゲート引出配線１０２を、ゲート配線１０１の一方の端部から引き出すことにより液晶表示装置１０の額縁領域４０を、Ｌ字状に集めて形成することができる。そのことに加えて、各ゲート個別端子１１０を千鳥状に配置し、ゲート全体端子１２０の出力部１２３と共に２つの列に分けるようにしたので、多数のゲート配線の一部に対して選択的に検査信号を供給させることができる。
【０１２８】
尚、上記実施形態３では、実施形態１におけるゲート個別端子１１０及びゲート全体端子１２０等の配置を変更するようにしたが、実施形態２におけるゲート個別端子１１０及びゲート全体端子１２０等の配置を変更するようにしてもよい。
【０１２９】
また、上記各実施形態では、本発明を半透過型の液晶表示装置に適用した場合について説明したが、本発明はこれに限らず、その他に、反射型や透過型の液晶表示装置は勿論、例えば有機ＥＬ層などの他の表示媒体層を備える表示装置に適用してもよい。
【０１３０】
また、上記各実施形態では、個別端子及び全体端子を、ゲートチップ端子及びソースチップ端子に設けるように構成したが、請求項１に係る発明の他の実施形態としては、ゲート引出配線及びソース引出配線に設けるようにしてもよい。
【０１３１】
【発明の効果】
以上説明したように、本発明によると、ゲート配線及びソース配線の各引出配線部に対して個別端子をそれぞれ形成すると共に、外部から検査信号を入力する全体端子を、該各個別端子に対して電気的に分離して設け、上記各個別端子と全体端子とを導通させた状態で、検査信号を全体端子に入力することにより、検査信号を、全体端子から各個別端子へ一括して供給できるため、リーク検査を容易に行うことができる。そのことに加え、各個別端子と全体端子とが予め分離しているため、検査の終了後に検査用の配線を切断して分離する必要がない。その結果、検査用配線の切断に伴う新たなリークや、表示品質の低下を未然に防止することができる。
【図面の簡単な説明】
【図１】実施形態１の表示装置の外観を示す平面図である。
【図２】図１におけるＩＩ−ＩＩ線断面図である。
【図３】リーク検査時における表示装置を示す平面図である。
【図４】実施形態１のＴＦＴ基板の外観を示す平面図である。
【図５】図４のゲートチップ端子を拡大して示す平面図である。
【図６】図４のソースチップ端子を拡大して示す平面図である。
【図７】図５におけるＶＩＩ−ＶＩＩ線断面図である。
【図８】図５におけるＶＩＩＩ−ＶＩＩＩ線断面図である。
【図９】図５におけるＩＸ−ＩＸ線断面図である。
【図１０】図６におけるＸ−Ｘ線断面図である。
【図１１】図６におけるＸＩ−ＸＩ線断面図である。
【図１２】図６におけるＸＩＩ−ＸＩＩ線断面図である。
【図１３】図３のゲートチップ端子を拡大して示す平面図である。
【図１４】図３のソースチップ端子を拡大して示す平面図である。
【図１５】図１３におけるＸＶ−ＸＶ線断面図である。
【図１６】図１３におけるＸＶＩ−ＸＶＩ線断面図である。
【図１７】図１３におけるＸＶＩＩ−ＸＶＩＩ線断面図である。
【図１８】図１４におけるＸＶＩＩＩ−ＸＶＩＩＩ線断面図である。
【図１９】図１４におけるＸＩＸ−ＸＩＸ線断面図である。
【図２０】図１４におけるＸＸ−ＸＸ線断面図である。
【図２１】実施形態２の表示装置の外観を示す平面図である。
【図２２】図２１におけるＸＸＩＩ−ＸＸＩＩ線断面図である。
【図２３】リーク検査時における表示装置を示す平面図である。
【図２４】実施形態２のＴＦＴ基板の外観を示す平面図である。
【図２５】図２４のゲートチップ端子を拡大して示す平面図である。
【図２６】図２４のソースチップ端子を拡大して示す平面図である。
【図２７】図２３のゲートチップ端子を拡大して示す平面図である。
【図２８】図２３のソースチップ端子を拡大して示す平面図である。
【図２９】図２８におけるＸＸＩＸ−ＸＸＩＸ線断面図である。
【図３０】図２８におけるＸＸＸ−ＸＸＸ線断面図である。
【図３１】図２８におけるＸＸＸＩ−ＸＸＸＩ線断面図である。
【図３２】導通部材及び対向基板が付勢された状態を示す図２９相当図である。
【図３３】導通部材及び対向基板が付勢された状態を示す図３０相当図である。
【図３４】導通部材及び対向基板が付勢された状態を示す図３１相当図である。
【図３５】実施形態３の表示装置の外観を示す平面図である。
【図３６】リーク検査時におけるゲートチップ端子を拡大して示す平面図である。
【図３７】従来の表示装置の外観を示す平面図である。
【図３８】従来の共通バス配線を備える表示装置を示す平面図である。
【符号の説明】
１０ 液晶表示装置（表示装置）
２０ 絵素領域
５０ 引出配線部
１００ ＴＦＴ基板（素子基板）
１０１ ゲート配線
１０２ ゲート引出配線（引出配線部）
１０３ ゲートチップ端子（引出配線部）
１０５ ゲート駆動用端子（駆動用端子）
１１０ ゲート個別端子（個別端子）
１２０ ゲート全体端子（全体端子）
１２３ 出力部
２０１ ソース配線
２０１ｒ Ｒ用ソース配線
２０１ｇ Ｇ用ソース配線
２０１ｂ Ｂ用ソース配線
２０２ ソース引出配線（引出配線部）
２０３ ソースチップ端子（引出配線部）
２１０ ソース個別端子（個別端子）
２１０ｒ Ｒ用個別端子
２１０ｇ Ｇ用個別端子
２１０ｂ Ｂ用個別端子
２２０ ソース全体端子（全体端子）
２２０ｒ Ｒ用全体端子
２２０ｇ Ｇ用全体端子
２２０ｂ Ｂ用全体端子
２２３ 出力部
４００ 対向基板
４１０ 導通部材
４０１，４０２，４０３ カラーフィルタ層
４０４ ホワイト層
４０５ 透明電極層
４１０ａ ゲート導通部材
４１０ｒ ソース導通部材
４１０ｇ ソース導通部材
４１０ｂ ソース導通部材
７０１ ドライバ（駆動回路部）
【発明の属する技術分野】
本発明は、スイッチング素子に接続されているゲート配線及びソース配線が複数設けられた表示装置、及びその製造方法に関し、特に、各配線間のリーク検査を容易に行うための対策に係るものである。
【０００２】
【従来の技術】
従来の表示装置として、液晶表示装置を例に挙げて説明する。液晶表示装置は、ＴＦＴ（薄膜トランジスタ）等の複数のスイッチング素子がマトリクス状に設けられたスイッチング素子基板（以降、単に素子基板と略称する）と、該素子基板に対向して設けられ、カラーフィルタを備える対向基板と、上記素子基板と対向基板との間に設けられた液晶層とを備えている。
【０００３】
上記素子基板には、図３７に示すように、行方向（同図で左右方向）に延びる複数のゲート配線５０１と、列方向（同図で上下方向）に延びる複数のソース配線５０４とが形成されている。これらゲート配線５０１及びソース配線５０４は、その交点位置近傍でスイッチング素子（図示省略）にそれぞれ接続されている。
【０００４】
ゲート配線５０１には、引出配線部であるゲート引出配線５０２及びゲートチップ端子５０３が接続される一方、ソース配線５０４には、引出配線部であるソース引出配線５０５及びソースチップ端子５０６が接続されている。
【０００５】
上記ゲートチップ端子５０３及びソースチップ端子５０６は、表示装置の狭額縁化を図るために、素子基板５００の一辺側にまとめて形成されている。上記各ゲートチップ端子５０３は、ゲート引出配線５０２を介して上記各ゲート配線５０１に接続される一方、上記各ソースチップ端子５０６は、ソース引出配線５０５を介して各ソース配線５０４に接続されている。各ゲートチップ端子５０３には、駆動用端子５１０がそれぞれ形成される一方、各ソースチップ端子５０６には、駆動用端子５１１がそれぞれ形成されている。そして、各駆動用端子５１０，５１１においてドライバ（図示省略）の入力端子が接続されるようになっている。
【０００６】
上記表示装置では、素子基板５００に形成された各配線にリークが生じていると、表示が著しく悪化する。そこで、各配線の異常の有無を判別するためのリーク検査が行われる。
【０００７】
従来より、リーク検査として、ゲートチップ端子５０３及びソースチップ端子５０６の各駆動用端子５１０，５１１に対して検査用プローブ電極をそれぞれ接触させ、ゲート配線５０１及びソース配線５０４に検査信号を順次入力することが知られている。
【０００８】
ところで、上記表示装置には、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ ：駆動用のＩＣチップがガラス基板上に直接実装される方式）が適用されており、表示品位の向上を図るために、その精細化が進められている。
【０００９】
しかし、表示の詳細化を図るに連れて上記素子基板５００の各配線の間隔が狭くなるため、隣り合う駆動用端子５１０，５１１同士の間隔が狭くなると共に、駆動用端子５１０，５１１自体の数が増加する。その結果、各電極バッド５１０，５１１に対し、検査用プローブ電極の先端をそれぞれ正確に接触させることは、極めて難しくなる。
【００１０】
そこで、従来より、図３８に示すように、複数のゲート配線５０１又は複数のソース配線５０４に対し、一括して検査信号を入力するための共通バス配線５１２，５１３を設けることが知られている（例えば、特許文献１参照）。
【００１１】
ゲート配線５０１には、該ゲート配線５０１の端部を１つおきに繋ぐ共通バス配線５１２が２本接続されている。一方、ソース配線５０４には、該ソース配線５０４の端部を、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の各表示色毎に繋ぐ共通バス配線５１３が３本接続されている。上記共通バス配線５１２，５１３の端部には、比較的大きい検査用入力端子５１５がそれぞれ形成されている。そして、上記検査用入力端子５１５に検査用プローブ電極を接触させ、複数のゲート配線５０１及びソース配線５０４に対し、検査信号を一括して入力するようになっている。このことにより、素子基板５００の各配線のリーク検査が比較的容易に行われる。
【００１２】
【特許文献１】
特開平９−１８５０７２号公報
【００１３】
【発明が解決しようとする課題】
ところで、上記従来の表示装置では、リーク検査の終了後に各配線同士を電気的に分離させるために、共通バス配線を、図３８で破線に示すように、素子基板と共にレーザ等により切断して除去する必要がある。しかし、実際に、共通バス配線を、素子基板と共にレーザにより切断しようとすると、該共通バス配線を正確に除去することが難しいため、共通バス配線の一部が除去されずに残ってしまう虞れがある。また、レーザ切断時に素子基板上へ飛散して付着した切断くずが、リークの原因となる虞れもある。その結果、リーク検査の段階でリーク無しと判定されたにも拘わらず、その検査以降の切断の段階で、新たにリークが発生してしまうという問題がある。
【００１４】
また、共通バス配線を、検査の終了後にレーザにより切断すると、各配線の切断面が剥き出しになる。すなわち、該切断面は、検査工程後に行う洗浄工程で薬剤等が付着したり、表示装置の使用時に外気に触れることによって、腐食することが避けられない。その結果、上記各配線の切断面が腐食することにより、該各配線の抵抗値にばらつきが生じるため、表示にムラが生じて表示品質が低下する虞れもある。
【００１５】
本発明は斯かる諸点に鑑みてなされたものであり、その目的とするところは、ソース配線及びゲート配線等の各配線間のリークを容易に検出できるようにすると共に、検査用の配線の切断除去を不要とすることにより、検査後におけるリークの発生と表示品質の低下とを未然に防止しようとすることにある。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、この発明では、ゲート配線及びソース配線の各引出配線部に対して個別端子をそれぞれ形成すると共に、外部から検査信号を入力する全体端子を、該各個別端子に対して電気的に分離して設けるようにした。そして、検査時に、上記各個別端子と全体端子とを導通させた状態で上記検査信号を入力するようにした。
【００１７】
具体的に、本発明は、マトリクス状に設けられた複数の絵素領域と、該各絵素領域毎に設けられたスイッチング素子とを有する素子基板と、上記素子基板において互いに平行に並んで設けられ、上記スイッチング素子に接続された複数のゲート配線と、上記素子基板において上記ゲート配線に直交して設けられ、上記スイッチング素子に接続された複数のソース配線と、上記素子基板に設けられ、上記各ゲート配線及び各ソース配線にそれぞれ接続された引出配線部とを備える表示装置が対象である。そして、上記各引出配線部に個別に設けられた個別端子と、上記各個別端子に対して電気的に分離した状態で上記素子基板に設けられた全体端子とを備え、上記全体端子は、複数の個別端子に導通された状態で、外部から入力された検査信号を、該各個別端子へ供給するように構成されている。
【００１８】
また、上記素子基板に設けられ、スイッチング素子を駆動するための駆動回路部と、各引出配線部にそれぞれ形成され、上記駆動回路部が接続される駆動用端子とを備え、上記駆動用端子及び個別端子は、上記駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けられるようにしてもよい。
【００１９】
また、上記素子基板に設けられ、スイッチング素子を駆動するための駆動回路部と、各引出配線部にそれぞれ形成され、上記駆動回路部が接続される駆動用端子とを備え、上記駆動用端子は、上記駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けられる一方、個別端子は、駆動回路部に対し、素子基板の基板面の法線方向に重ならない位置に設けられるようにしてもよい。
【００２０】
上記個別端子は、引出配線部に交差する方向に延びる列を構成していることが好ましい。
【００２１】
また、上記全体端子は、個別端子に導通される出力部を備え、上記出力部は、上記個別端子と同じ列を構成するように配置されるようにしてもよい。
【００２２】
上記個別端子は、千鳥状に配置され、引出配線部に交差する方向に１つおきに設けられている個別端子が、それぞれ個別の列を構成することが好ましい。
【００２３】
上記ソース配線の引出配線部に設けられている個別端子は、各表示色毎に、引出配線部に交差する方向に並んで個別の列を構成するようにしてもよい。
【００２４】
また、上記素子基板に対向して設けられた対向基板を備え、上記対向基板には、複数の個別端子と全体端子とを導通させるための導通部材が設けられ、上記導通部材と、個別端子及び全体端子との間には、所定の隙間が設けられるようにしてもよい。
【００２５】
上記個別端子は、引出配線部に交差する方向に延びる列を構成し、上記列を構成する各個別端子は、導通部材を介して互いに導通するように構成されていてもよい。
【００２６】
上記全体端子は、個別端子と同じ列を構成するように配置された出力部を備え、上記出力部は、上記列の各個別端子に導通部材を介して導通するように構成されていることが好ましい。
【００２７】
上記個別端子は、千鳥状に配置され、引出配線部に交差する方向に１つおきに設けられている個別端子が、それぞれ個別の列を構成し、出力部は、上記個別の列毎に設けられ、該列の各個別端子に導通部材を介して導通するように構成されていてもよい。
【００２８】
上記ソース配線の引出配線部に設けられている個別端子は、各表示色毎に、引出配線部に交差する方向に並んで個別の列を構成し、出力部は、上記個別の列毎に設けられ、該列の各個別端子に導通部材を介して導通するように構成することが好ましい。
【００２９】
また、本発明に係る表示装置の製造方法は、上記素子基板と、該素子基板に対向する対向基板とを、表示媒体層を介して接合する接合工程と、上記接合工程の後に、ゲート配線の引出配線部に設けられている個別端子に導通した全体端子に対し、ゲート検査信号を供給すると共に、ソース配線の引出配線部に設けられている個別端子に導通した全体端子に対し、ソース検査信号を供給することによって、上記各配線間のリーク検査を行う検査工程と、上記検査工程の後に、各個別端子及び全体端子の導通状態を解除する導通解除工程とを備えている。
【００３０】
上記検査工程では、ソース検査信号を、各表示色のソース配線毎に供給することが好ましい。
【００３１】
上記検査工程では、各個別端子及び全体端子に対し、対向基板に形成された導通部材を接触させることにより、該各個別端子及び全体端子を導通させる一方、上記導通解除工程では、上記導通部材を各個別端子及び全体端子から離脱させることにより導通状態を解除するようにしてもよい。
【００３２】
上記検査工程の後に、導通部材を、該導通部材が設けられている対向基板の一部と共に除去する除去工程と、上記除去工程の後に、スイッチング素子を駆動する駆動回路部を、個別端子に重なるように素子基板に組み付ける組付工程とを備えることが好ましい。
【００３３】
上記導通部材は、対向基板にカラーフィルタ層と透明電極層とを積層して構成することが好ましい。
【００３４】
次に、本発明の作用について説明する。
【００３５】
本発明に係る表示装置のゲート配線、ソース配線及び引出配線部に対し、各配線間のリーク検査を行う場合には、まず、所定の複数の個別端子と、全体端子とを導通させた状態で、該全体端子に検査信号を外部から入力する。このことにより、検査信号は、全体端子から上記複数の個別端子へそれぞれ供給される。各個別端子へ供給された検査信号は、引出配線を介して、所定の複数のゲート配線と、所定の複数のソース配線とにそれぞれ送られる。その結果、所定の複数のスイッチング素子には、ゲート配線及びソース配線の双方から検査信号が供給される。
【００３６】
こうして、所定の絵素で検査用の表示を行い、その表示が正常に行われているか否かを判定する。そして、検査終了後には、個別端子と全体端子との導通状態を解除する。すなわち、本発明に係る表示装置では、リーク検査の終了後に、検査用の配線を素子基板と共に切断する必要がない。
【００３７】
上記各個別端子が引出配線部に交差する方向に延びる列を構成していれば、該列に沿って導通部材を接触させることにより、各個別端子同士を容易に導通させることが可能となる。このとき、全体端子の出力部を、上記各個別端子と同じ列を構成するように配置することにより、互いに導通している各個別端子に対して全体端子を容易に導通させることが可能となる。すなわち、全体端子に一括して入力した検査信号は、各個別端子を介してゲート配線及びソース配線へ供給される。
【００３８】
上記導通部材を対向基板に設けておけば、該導通部材を、各個別端子に容易に接触させることが可能となる。
【００３９】
また、各個別端子を千鳥状に配置し、引出配線部に交差する方向に１つおきに並ぶ個別端子が、それぞれ個別の列を構成することにより、多数のゲート配線及びソース配線の一部に対して選択的に検査信号を供給させることが可能となる。
【００４０】
特に、ソース配線の引出配線部に設けられている個別端子が、各表示色毎に個別の列を構成することにより、該個別端子を各列毎に導通させると共に、全体端子にそれぞれ導通させることが可能となる。その結果、各ソース配線に対し、表示色毎に検査信号を供給することができる。すなわち、表示色の違いによりリーク検査が容易且つ確実に行われる。
【００４１】
さらに、個別端子を、駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けることにより、該個別端子を、リーク検査の終了後に、駆動回路部と、素子基板の基板面との間で気密状に閉塞させることが可能となる。
【００４２】
すなわち、導通部材が対向基板に設けられている場合には、導通部材は、該導通部材が設けられている対向基板の一部と共に除去される。その後、駆動回路部は、導通部材が除去された位置で素子基板に組み付けられるため、個別端子は、該駆動回路部と重ねられる。つまり、リーク検査を行うための個別端子は、駆動回路部を設けるスペースを有効に利用して設けられている。
【００４３】
一方、個別端子を、駆動回路部に対し、素子基板の基板面の法線方向に重ならない位置に設けることにより、対向基板に設けた導通部材を除去しないで、導通を解除した状態で残しておくことが可能となる。すなわち、駆動回路基板は、個別端子に重ならない位置で、素子基板に組み付けられる。
【００４４】
本発明に係る表示装置の製造方法では、上記素子基板と対向基板とを、表示媒体層を介して接合し、その後、ゲート配線やソース配線等のリーク検査を行う。すなわち、複数の個別端子と全体端子とを導通させ、該全体端子に検査信号を入力してリーク検査を行う。さらに、各個別端子と全体端子との導通状態を解除することにより、表示装置の製造を行う。
【００４５】
また、導通部材を、対向基板に対し、カラーフィルタ層と透明電極層とを積層して構成することにより、該導通部材を、対向基板の絵素領域に形成されるカラーフィルタ層及び透明電極と同じ工程で形成することが可能となる。
【００４６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の各実施形態に限定されるものではない。また、例えば図１の上下方向を「上下方向」とし、同図の左右方向を「左右方向」とする。
【００４７】
（実施形態１）
図１〜図２０は、本発明に係る表示装置の実施形態１を示している。表示装置は、例えば、表示媒体層が液晶層である半透過型の液晶表示装置に構成されている。
【００４８】
液晶表示装置１０は、平面図である図１と、図１のＩＩ−ＩＩ線断面である図２とに示すように、複数のスイッチング素子（図示省略）を有する素子基板１００（以下、ＴＦＴ基板と称する）と、該ＴＦＴ基板１００に対向する対向基板４００と、該対向基板４００とＴＦＴ基板１００との間に介装された液晶層（図示省略）とを備えている。
【００４９】
上記ＴＦＴ基板１００は、図１に示すように、長方形の絶縁性基板であるガラス基板３００に、マトリクス状に設けられた複数の絵素領域２０と、該各絵素領域２０毎に設けられたスイッチング素子である図示省略のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ）と、該ＴＦＴに接続された複数のゲート配線１０１及びソース配線２０１と、該各ゲート配線１０１及び各ソース配線２０１にそれぞれ接続された引出配線部５０と、上記ＴＦＴを駆動するための駆動回路部であるドライバ７０１とを備えている。
【００５０】
対向基板４００の接合前であり且つ液晶層の注入前のＴＦＴ基板１００の平面図である図４に示すように、上記ゲート配線１０１は、ＴＦＴ基板１００において、行方向（図４で左右方向）に延びるように、互いに平行に並んで設けられている。一方、上記ソース配線２０１は、ＴＦＴ基板１００において、列方向（図４で上下方向）に延びるように、互いに平行に並んで設けられている。つまり、ソース配線２０１は、上記ゲート配線１０１に直交して設けられている。ゲート配線１０１とソース配線２０１とは、例えばＴａやＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の導電膜により形成され、ＳｉＮｘ等の絶縁膜を介して交差している。
【００５１】
また、ソース配線２０１は、Ｒ（赤）表示を行うためのＲ用ソース配線２０１ｒと、Ｇ（緑）表示を行うためのＧ用ソース配線２０１ｇと、Ｂ（青）表示を行うためのＢ用ソース配線２０１ｂとにより構成され、各ソース配線２０１ｒ，２０１ｇ，２０１ｂが左右方向に順に並んで設けられている。
【００５２】
上記ＴＦＴは、格子状に形成された上記ゲート配線１０１とソース配線２０１との交点の近傍位置に設けられている。上記絵素領域２０は、ゲート配線１０１とソース配線２０１とにより囲まれた領域によって構成されている。各絵素領域２０には、ＩＴＯにより構成された絵素電極（図示省略）が設けられており、該絵素電極は、上記ＴＦＴにそれぞれ接続されている。
【００５３】
そして、図４に示すように、ＴＦＴ基板１００における左右方向の略中央の領域は、上記各絵素領域２０が設けられている有効表示領域３０に構成される一方、該有効表示領域３０以外のＴＦＴ基板１００の左右両辺の領域と下辺の領域とは、額縁領域４０に構成されている。
【００５４】
上記引出配線部５０は、図４に示すように、上記額縁領域４０に形成されている。引出配線部５０は、ゲート配線１０１に接続されたゲート引出配線１０２と、該各ゲート引出配線１０２に接続されたゲートチップ端子１０３と、ソース配線２０１に接続されたソース引出配線２０２と、該ソース引出配線２０２に接続されたソースチップ端子２０３とにより構成されている。これらゲート引出配線１０２、ゲートチップ端子１０３、ソース引出配線２０２、及びソースチップ端子２０３は、例えばＴａ膜により形成され、図２に示すように、絶縁膜３０２によりそれぞれ被覆されている。
【００５５】
上記ゲート引出配線１０２は、図４に示すように、一端がゲート配線１０１の左端部又は右端部に接続されて側方の額縁領域４０に引き出されている。そして、各ゲート引出配線１０２は、額縁領域４０の左辺領域及び右辺領域において、集まって形成されている。
【００５６】
上記ゲートチップ端子１０３は、図４に示すように、額縁領域４０の下辺領域における左右両側にそれぞれ複数設けられており、図４の部分拡大図である図５に示すように、上下方向に互いに平行に延びるように形成されている。そして、各ゲートチップ端子１０３の上端には、上記各ゲート引出配線１０２の他端がそれぞれ接続されている。すなわち、ゲート配線１０１は、ゲート引出配線１０２を介してゲートチップ端子１０３に接続されている。
【００５７】
上記ソース引出配線２０２は、一端がソース配線２０１の下端部に接続され、下方の額縁領域４０に引き出されている。ソース引出配線２０２は、額縁領域４０の下辺領域に複数設けられている。そして、各ソース引出配線２０２の他端は、額縁領域４０の下辺領域における左右中央部に集められている。
【００５８】
上記ソースチップ端子２０３は、額縁領域４０の下辺領域における左右中央部に複数設けられており、図４の部分拡大図である図６に示すように、上下方向に互いに平行に延びるように形成されている。そして、各ソースチップ端子２０３の上端には、上記各ソース引出配線２０２の他端がそれぞれ接続されている。すなわち、ソース配線２０１は、ソース引出配線２０２を介してソースチップ端子２０３に接続されている。
【００５９】
上記各ゲートチップ端子１０３及び各ソースチップ端子２０３には、図５及び図６に示すように、上記ドライバ７０１が接続される電極パッドである駆動用端子１０５，２０５と、検査信号が入力される電極パッドである個別端子１１０，２１０とが、それぞれ個別に設けられている。
【００６０】
駆動用端子１０５，２０５は、ゲートチップ端子１０３に設けられるゲート駆動用端子１０５と、ソースチップ端子２０３に設けられるソース駆動用端子２０５とにより構成されている。一方、個別端子１１０，２１０は、ゲートチップ端子１０３に設けられるゲート個別端子１１０と、ソースチップ端子２０３に設けられるソース個別端子２１０とにより構成されている。
【００６１】
上記ゲート駆動用端子１０５は、図５に示すように、各ゲートチップ端子１０３に亘って千鳥状に配置されている。ゲート駆動用端子１０５は、図５のＶＩＩ−ＶＩＩ線断面図である図７に示すように、絶縁膜３０２に設けられたコンタクトホール１０７を介して外部に露出しているゲートチップ端子１０３の一部により構成されている。
【００６２】
上記ゲート個別端子１１０は、図５に示すように、ゲートチップ端子１０３に交差する方向である左右方向に延びる列を構成している。つまり、各ゲート個別端子１１０は、各ゲートチップ端子１０３を左右に横切る直線上にそれぞれ配置されている。ゲート個別端子１１０は、図７と、図５のＶＩＩＩ−ＶＩＩＩ線断面図である図８とに示すように、絶縁膜３０２に設けられたコンタクトホール１０８を介して外部に露出しているゲートチップ端子１０３の一部により構成されている。
【００６３】
本実施形態では、ゲート個別端子１１０は、ゲート駆動用端子１０５よりも図３で下側に配置されている。言い換えれば、上記ゲート駆動用端子１０５は、ゲートチップ端子１０３とゲート引出配線１０２との接続部と、ゲート個別端子１１０との間に配置されている。
【００６４】
上記ソース駆動用端子２０５は、図６に示すように、各ソースチップ端子２０３に亘って千鳥状に配置されている。ソース駆動用端子２０５は、図６のＸ−Ｘ線断面図である図１０に示すように、絶縁膜３０２に設けられたコンタクトホール２０７を介して外部に露出しているソースチップ端子２０３の一部により構成されている。
【００６５】
上記ソース個別端子２１０は、図６に示すように、ソースチップ端子２０３に交差する方向である左右方向に延びる列を構成している。さらに、ソース個別端子２１０は、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各表示色毎に個別の列を構成しており、該表示色毎の各列が、それぞれソースチップ端子２０３に交差するようになっている。ソース個別端子２１０は、図１０と、図６のＸＩ−ＸＩ線断面図である図１１とに示すように、絶縁膜３０２に設けられたコンタクトホール２０８を介して外部に露出しているソースチップ端子２０３の一部により構成されている。
【００６６】
すなわち、図６に示すように、Ｒ用の各ソースチップ端子２０３には、Ｒ用個別端子２１０ｒがそれぞれ設けられており、各Ｒ用個別端子２１０ｒが個別の列を構成している。同様に、Ｇ用の各ソースチップ端子２０３には、Ｇ用個別端子２１０ｇがそれぞれ設けられており、各Ｇ用個別端子２１０ｇが個別の列を構成している。また、Ｂ用の各ソースチップ端子２０３には、Ｂ用個別端子２１０ｂがそれぞれ設けられており、各Ｂ用個別端子２１０ｂが個別の列を構成している。
【００６７】
上記Ｒ用個別端子２１０ｒの列、Ｇ用個別端子２１０ｇの列、及びＢ用個別端子２１０ｂの列は、図６に示すように、下側（ＴＦＴ基板１００の外側）から上側（ＴＦＴ基板１００の内側）へ向かって順に並んでいる。
【００６８】
そして、図５及び図６に示すように、本発明に係る表示装置１０のＴＦＴ基板１００には、図１７に示す検査用プローブ電極８０２により外部から検査信号が入力される全体端子１２０，２２０が、上記各個別端子１１０，２１０に対して電気的に分離した状態で設けられている。そして、全体端子１２０，２２０は、複数の個別端子１１０，２１０に導通された状態で、外部から入力された検査信号を、一括して各個別端子１１０，２１０へ供給するように構成されている。
【００６９】
上記全体端子１２０，２２０は、ゲート個別端子１１０に導通されるゲート全体端子１２０と、ソース個別端子２１０に導通されるソース全体端子２２０とにより構成されている。
【００７０】
ゲート全体端子１２０及びソース全体端子２２０は、同様の構造を有しており、ＴＦＴ基板１００上の配置が異なっている。すなわち、図５及び図６に示すように、各全体端子１２０，２２０は、検査用プローブ電極８０２が接触する入力部１２１，２２１と、該入力部１２１，２２１から鉤状に延びる配線部１２２，２２２と、該配線部１２２，２２２の先端に設けられ、個別端子１１０，２１０に導通される出力部１２３，２２３とを備えている。
【００７１】
上記入力部１２１，２２１は、比較的大きい電極パッドに形成されており、図１７及び図２０に示す検査用プローブ電極８０２が接触し易いように構成されている。また、上記出力部１２３，２２３は、上記入力部１２１，２２１よりも小さい電極パッドに形成されており、上記各個別端子１１０，２１０と同じ列を構成するように配置されている。そして、出力部１２３，２２３は、個別端子１１０，２１０の列における端に位置している個別端子１１０，２１０に対し、近接して設けられている。
【００７２】
より詳しくは、ゲート全体端子１２０の入力部１２１は、図５のＩＸ−ＩＸ線断面図である図９に示すように、絶縁膜３０２に設けられたコンタクトホール１１７を介して外部に露出しているゲート全体端子１２０の一部により構成されている。一方、ゲート全体端子１２０の出力部１２３は、図８及び図９に示すように、絶縁膜３０２に設けられたコンタクトホール１１８を介して外部に露出しているゲート全体端子１２０の一部により構成されている。
【００７３】
また、ソース全体端子２２０の入力部２２１は、図６のＸＩＩ−ＸＩＩ線断面図である図１２に示すように、絶縁膜３０２に設けられたコンタクトホール２１７を介して外部に露出しているソース全体端子２２０の一部により構成されている。一方、ソース全体端子２２０の出力部２２３は、図１１及び図１２に示すように、絶縁膜３０２に設けられたコンタクトホール２１８を介して外部に露出しているソース全体端子２２０の一部により構成されている。
【００７４】
上記ドライバ７０１は、図１及び図２に示すように、ＴＦＴ基板１００の額縁領域４０の下辺領域に設けられている。ドライバ７０１は、ゲートドライバ及びソースドライバがワンチップ化して構成されており、ゲート配線１０１及びソース配線２０１に対して、駆動信号を供給するための出力端子７０３を備えている。すなわち、出力端子７０３は、上記ゲート駆動用端子１０５及びソース駆動用端子２０５にそれぞれ接続されるようになっている。
【００７５】
そして、ドライバ７０１がＴＦＴ基板１００に組み付けられた状態で、上記ゲート駆動用端子１０５及びソース駆動用端子２０５と、ゲート個別端子１１０及びソース個別端子２１０とは、該ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重なるようになっている。
【００７６】
上記ドライバ７０１とＴＦＴ基板１００との間には、所定の隙間が設けられており、該隙間は、リング状のシール部材７０２により気密状に閉塞されている。つまり、上記各駆動用端子１０５，２０５、個別端子１１０，２１０、及び全体端子１２０，２２０の出力部１２３，２２３は、ドライバ７０１の後面と、ＴＦＴ基板１００の前面と、シール部材７０２の内周面とによって、気密状に覆われている。上記シール部材７０２は、例えば、ポリイミド等が適用されている。
【００７７】
上記対向基板４００は、カラーフィルタ（図示省略）や、ＩＴＯにより構成された透明電極（図示省略）等を備えている。対向基板４００は、図１及び図２に示すように、ＴＦＴ基板１００における有効表示領域３０と、額縁領域４０の側辺領域とに対して重なるように設けられている。
【００７８】
−表示装置の製造方法−
次に、本発明の表示装置の製造方法について説明する。
【００７９】
ＴＦＴ基板１００の製造工程では、例えば図４に示すように、ガラス基板３００に対し、まず、ゲート配線１０１、ゲート引出配線１０２、ゲートチップ端子１０３、ソースチップ端子２０３、ゲート全体端子１２０、及びソース全体端子２２０を、パターン形成する。すなわち、ガラス基板３００上に、Ｔａ膜を、スパッタリングにより約５０００Åの厚さに形成した後に、フォト工程を行い、レジストパターンを所定の形状に形成する。続いて、ドライエッチングを行った後に、レジスト剥離工程を行うことにより、上記各配線１０１，１０２，…等のパターン形成を行う。
【００８０】
その後、ガラス基板３００上に形成された上記各配線１０１，１０２，…等の上に、ＳｉＮｘからなる絶縁膜３０２を、ＣＶＤ法により約３０００Åの厚さに形成して被覆する。
【００８１】
次に、ゲートチップ端子１０３、ソースチップ端子２０３、及び各全体端子１２０，２２０に対し、コンタクトホールを形成する。すなわち、ゲートチップ端子１０３、ソースチップ端子２０３、及び各全体端子１２０，２２０を覆っている絶縁層３０２に対し、フォト工程において所定の形状にパターニングした後に、ドライエッチングすることにより絶縁層のみを選択的に除去する。続いて、レジスト剥離工程においてレジストを剥離する。
【００８２】
その結果、ゲートチップ端子１０３については、図７〜図９に示すように、コンタクトホール１０７を形成することによりゲート駆動用端子１０５が形成され、コンタクトホール１０８を形成することによりゲート個別端子１１０が形成される。
【００８３】
また、ソースチップ端子２０３については、図１０〜図１２に示すように、コンタクトホール２０７を形成することによりソース駆動用端子２０５が形成され、コンタクトホール２０８を形成することによりソース個別端子２１０が形成され、さらに、ソースチップ端子２０３とソース引出配線２０２とを接続するためのコンタクトホール２０９が形成される。
【００８４】
また、ゲート全体端子１２０については、図８及び図９に示すように、コンタクトホール１１８を形成することにより出力部１２３が形成され、コンタクトホール１１７を形成することにより入力部１２１が形成される。同様に、ソース全体端子２２０については、図１１及び図１２に示すように、コンタクトホール２１８を形成することにより出力部２２３が形成され、コンタクトホール２１７を形成することにより入力部２２１が形成される。
【００８５】
このように、各駆動用端子１０５，２０５、各個別端子１１０，２１０、及び各全体端子１２０，２２０は、同じ工程で形成される。
【００８６】
その後、ソース配線２０１及びソース引出配線２０２を形成する。すなわち、上記絶縁層３０２の上に、ＴａやＩＴＯ等の導電膜をスパッタリングにより約３０００Åの厚さに形成する。このとき、図１０に示すように、上記コンタクトホール２０９内にも導電膜を形成しておく。その後に、フォト工程において所定の形状にパターニングし、続いてドライエッチングを行った後に、レジスト剥離工程でレジストを剥離することにより、ソース配線２０１及びソース引出配線２０２を形成する。
【００８７】
一方、対向基板４００の製造工程では、ガラス基板３５０に対し、後述のようにして、Ｒ、Ｇ及びＢの各色のカラーフィルタ（図示省略）と、輝度を向上させるための透明なホワイト層とをパターン形成すると共に、透明電極（ＩＴＯ）を形成する。
【００８８】
本発明の特徴として、対向基板４００に対し、リーク検査を行うときに複数の個別端子１１０，２１０と全体端子１２０，２２０とを導通させるための導通部材４１０を予め形成しておく。導通部材４１０は、図３、図１３及び図１４に示すように、対向基板４００がＴＦＴ基板１００に液晶層を介して接合されたときに、１つの列を構成する各個別端子１１０，２１０と、全体端子１２０，２２０の出力部１２３，２２３とのそれぞれに対向する位置に形成される。
【００８９】
すなわち、対向基板４００には、図１３に示すように、各ゲート個別端子１１０及びゲート全体端子１２０により構成される列に対応するゲート導通部材４１０ａが形成されている。さらに、対向基板４００には、図３及び図１４に示すように、各表示色毎に、各ソース個別端子２１０及びソース全体端子２２０により構成される列に対応するソース導通部材４１０ｒ，４１０ｇ，４１０ｂが、互いに平行に並んで形成されている。各導通部材４１０ａ，４１０ｒ，４１０ｇ，４１０ｂは、接合前の段階で、ＴＦＴ基板１００と対向基板４００との間隔よりも僅かに大きい高さを有している。
【００９０】
各導通部材４１０ａ，４１０ｒ，４１０ｇ，４１０ｂは、ゲート導通部材４１０ａの断面図である図１５〜図１７と、ソース導通部材４１０ｇの断面図である図１８〜図２０に示すように、対向基板４００に対し、各色のカラーフィルタ層４０１，４０２，４０３、ホワイト層４０４、及び透明電極層４０５が順に積層して構成されている。つまり、導通部材４１０は、対向基板４００の絵素領域に形成されるカラーフィルタ層、ホワイト層、及び透明電極層とそれぞれ同じ工程で形成される。
【００９１】
ここで、カラーフィルタ層、ホワイト層及び透明電極層の形成方法について説明する。まず、ネガ型アクリル樹脂系の感光膜をガラス基板３５０に形成し、該感光膜を活性光により所定形状にパターン露光する。続いて、アルカリ現像液により現像し、未露光部分を水洗して除去した後に、熱処理を行う。これらの各工程を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、及びＷ（ホワイト）の各色のレイヤー毎に順番に行う。その結果、対向基板４００における各絵素領域２０に所定の色のカラーフィルタが形成される。このとき、上記各工程において、導通部材４１０を形成する領域に、カラーフィルタ層４０１，４０２，４０３、及びホワイト層４０４を、それぞれパターン形成すると共に、除去しないで積層していく。導通部材４１０の高さは、ホワイト層４０４の積層高さを調整することにより制御することができる。
【００９２】
その後、上記絵素領域２０と、導通部材４１０を形成する領域との双方に対し、ＩＴＯ等の透明電極層４０５を、スパッタリングにより約１０００Åの厚さに形成する。続いて、フォト工程において所定形状のレジストをパターン形成し、ウェットエッチング後に、レジスト剥離工程でレジストを除去する。このことにより、上記導通部材４１０の透明電極４０５を、絵素領域２０における透明電極と共に形成する。尚、カラーフィルタ層４０１，４０２，４０３やホワイト層４０４は、エッチングによるパターニングや、印刷法及び転写法によっても形成することができる。
【００９３】
続いて、接合工程では、上記ＴＦＴ基板１００と対向基板４００とを、液晶層を介して接合する。このとき、上記各導通部材４１０は、ＴＦＴ基板１００と対向基板４００とにより圧縮して狭持される。その結果、図１５〜図２０に示すように、導通部材４１０が、対向基板４００の基板面に押し付けられて弾性変形するため、複数のゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３とが導通部材４１０ａの透明電極層４０５を介して導通する一方、複数のソース個別端子２１０ｒ，２１０ｇ，２１０ｂと、ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの出力部２２３とが導通部材４１０ｒ，４１０ｇ，４１０ｂを介して導通する。
【００９４】
上記接合工程の後に、上記各配線１０１，２０１，…間のリーク検査を行う検査工程が行われる。検査工程では、まず、図３、図１３及び図１４に示すように、スクライブカッター等により、対向基板４００を、短辺方向に延びる第１分断ラインＬに沿って切断する。第１分断ラインＬは、前側（図３で紙面手前側）から見て、全体端子１２０，２２０の入力部１２１，２２１と、個別端子１１０，２１０との間を通る直線である。こうして、対向基板４００の下端部を除去して、各入力部１２１，２２１を露出させる。
【００９５】
続いて、検査用プローブ電極８０２により、例えば図３で左側のゲート全体端子１２０に対して、入力部１２１からゲート検査信号を供給すると共に、ソース全体端子２２０に対して、入力部２２１からソース検査信号を供給する。ソース全体端子２２０ｒ，２２０ｇ，２２０ｂには、各表示色毎にソース検査信号を供給する。
【００９６】
詳しくは、ゲート全体端子１２０の入力部１２１にゲート検査信号を供給した状態で、Ｒ用全体端子２２０ｒ、Ｇ用全体端子２２０ｇ及びＢ用全体端子２２０ｂの各入力部２２１に対してソース検査信号をそれぞれ順番に入力する。各全体端子２２０ｒ，２２０ｇ，２２０ｂに入力された検査信号は、Ｒ用個別端子２１０ｒ、Ｇ用個別端子２１０ｇ及びＢ用個別端子２１０ｂをそれぞれ介して、Ｒ用ソース配線２０１ｒ、Ｇ用ソース配線２０１ｇ及びＢ用ソース配線２０１ｂへそれぞれ送られ、所定の絵素領域２０が所定の色（Ｒ、Ｇ、及びＢ）に点灯する。
【００９７】
次に、図３で右側のゲート全体端子１２０の入力部１２３についても、同様に、ゲート検査信号を供給すると共に、各ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの入力部２２１にソース検査信号を供給することにより所定の絵素領域２０を所定の色に点灯させる。こうして、各表示色毎に検査表示を行い、表示されていない絵素の有無や、異なる色の表示が生じているか否かを確認することにより、リーク検査を行う。
【００９８】
上記検査工程の後に、各個別端子１１０，２１０と全体端子１２０，２２０との導通状態を解除する導通解除工程を行う。導通解除工程では、導通部材４１０を各個別端子１１０，２１０及び全体端子１２０，２２０から離脱させることにより導通状態を解除する。
【００９９】
すなわち、導通解除工程では、除去工程を行う。この除去工程では、図３、図１３及び図１４に示すように、スクライブカッター等により、対向基板４００を、第１分断ラインＬに平行な第２分断ラインＭに沿って切断する。第２分断ラインＭは、前側（図３で紙面手前側）から見て、各チップ端子１０３，２０３と各引出配線１０２，２０２との接続部と、駆動用端子１０５，２０５との間を通る直線である。このことにより、上記各導通部材４１０は、該導通部材４１０が設けられている対向基板４００の一部と共に除去される。その結果、個別端子１１０，２１０と全体端子１２０，２２０とは、電気的に絶縁状態となる。
【０１００】
上記導通解除工程の後に、組付工程を行う。組付工程では、図１及び図２に示すように、ドライバ７０１を、各個別端子１１０，２１０に重なるように、シール部材７０２を介してＴＦＴ基板１００に組み付ける。このとき、ドライバ７０１の各出力端子７０３は、上記ゲート駆動用端子１０５及びソース駆動用端子２０５に接続される。そして、ゲート個別端子１１０及びソース個別端子２１０は、ドライバ７０１とＴＦＴ基板１００との間で気密状に閉塞される。
【０１０１】
−実施形態１の効果−
したがって、この実施形態１によると、検査信号を、全体端子１２０，２２０から各個別端子１１０，２１０へ一括して供給できるため、リーク検査を容易に行うことができる。そのことに加え、各個別端子１１０，２１０と全体端子１２０，２２０とが予め分離しているため、個別端子１１０，２１０と全体端子１２０，２２０との導通状態を解除することにより、検査終了後に検査用配線を切断して分離する必要がない。その結果、検査用配線の切断に伴う新たなリークの発生を防止できると共に、該検査用配線の切断面の腐食による配線の抵抗値のばらつきを防止して、表示品質の低下を防止することができる。
【０１０２】
さらに、複数の個別端子１１０，２１０と、全体端子１２０，２２０の出力部１２３，２２３とが、１つの列を構成するように配置したので、簡単な形状の導通部材４１０により、各個別端子１１０，２１０と全体端子１２０，２２０とを容易且つ確実に導通させることができる。
【０１０３】
また、対向基板４００のカラーフィルタ層４０１，４０２，４０３、ホワイト層４０４及び透明電極層４０５の一部を除去せずに残し、導通部材４１０を形成するために有効に利用することにより、該導通部材４１０を形成するための部材を別途設ける必要がないため、コストの低減を図ることができる。
【０１０４】
さらに、ソース個別端子２１０が、各表示色毎に個別の列を構成するように配置されているので、該ソース個別端子２１０を各表示色毎に導通させることができる。その結果、各絵素に対し、表示色毎にソース検査信号を供給することができるため、表示色の違いによるリーク検査を容易且つ確実に行うことができる。
【０１０５】
ところで、ＴＦＴ基板１００に対し、捨て基板領域を予め設けると、１枚のマザーガラスから製造できるＴＦＴ基板１００の枚数が少なくなってしまうため、コストが嵩んでしまう。
【０１０６】
これに対して、本実施形態では、各個別端子１１０，２１０を、ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重なる位置に設けるようにしたので、ドライバ７０１を設けるスペースを、リーク検査を行う領域として有効に利用することができる。したがって、１枚のマザーガラスから製造できるＴＦＴ基板１００の枚数を多くして、コストの低減を図ることができる。
【０１０７】
また、個別端子１１０，２１０を、ドライバ７０１の後面と、ＴＦＴ基板１００の前面と、シール部材７０２の内周面とによって、気密状に覆うようにしたので、該個別端子１１０，２１０の水分等による腐食を防止することができる。
【０１０８】
（実施形態２）
図２１〜図３４は、本発明に係る表示装置の実施形態２を示している。尚、以下の各実施形態において、図１〜図２０と同じ部分については、同じ符号を付してその詳細な説明は省略する。
【０１０９】
上記実施形態１では、個別端子１１０，２１０が、ドライバ７０１に対してＴＦＴ基板１００の基板面の法線方向に重なる位置に設けられていたのに対し、この実施形態２では、図２１に示すように、個別端子１１０，２１０は、ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重ならない位置に設けられている。一方、駆動用端子１０５，２０５は、ドライバ７０１に対し、ＴＦＴ基板１００の基板面の法線方向に重なる位置に設けられている。
【０１１０】
すなわち、図２１、２３及び図２４に示すように、この実施形態２では、駆動用端子１０５，２０５と個別端子１１０，２１０との位置関係が、上記実施形態１の場合と、上下方向に逆転している。つまり、ゲート個別端子１１０は、図２５に示すように、ゲート引出配線１０２とゲートチップ端子１０３との接続部と、ゲート駆動用端子１０５との間に配置されている。一方、ソース個別端子２１０は、図２６に示すように、ソース引出配線２０２とソースチップ端子２０３との接続部（つまり、コンタクトホール２０９）と、ソース駆動用端子２０５との間に配置されている。
【０１１１】
対向基板４００は、図２２、図２３、図２７及び図２８に示すように、導通部材４１０を備えている。すなわち、導通部材４１０は、上記実施形態１のように、検査後に除去されるのではなく、検査後にも除去されずに残っている。
【０１１２】
図２９〜図３１に示すように、導通部材４１０の基端は、対向基板４００に固着されている一方、導通部材４１０の先端は、ＴＦＴ基板１００に接触していない。つまり、各導通部材４１０は、ＴＦＴ基板１００と対向基板４００との間隔よりも僅かに小さい高さを有している。言い換えれば、導通部材４１０の先端と、個別端子１１０，２１０及び全体端子１２０，２２０との間には、所定の隙間が設けられている。
【０１１３】
−表示装置の製造方法−
次に、本発明の表示装置の製造方法について説明する。
【０１１４】
ＴＦＴ基板１００及び対向基板４００の製造工程は、上記実施形態１と同様に行われる。ただし、上述のように、導通部材の高さは、ＴＦＴ基板１００と対向基板４００との間隔よりも僅かに小さく形成する。したがって、上記実施形態１と同様に行う接合工程において、ＴＦＴ基板１００と対向基板４００とを接合して状態で、導通部材４１０は、上記各個別端子１１０，２１０及び全体端子１２０，２２０に接触していない。
【０１１５】
検査工程では、図２３、図２７及び図２８に示すように、スクライブカッター等により、対向基板４００を、最終分断ラインＮに沿って切断する。最終分断ラインＮは、前側（図２３で紙面手前側）から見て、全体端子１２０，２２０の出力部１２３，２２３と、駆動用端子１０５，２０５との間を通る直線である。このことにより、対向基板４００の下端部を除去して、各全体端子１２０，２２０の入力部１２１，２２１を露出させる。
【０１１６】
続いて、各導通部材４１０を対向基板４００と共に後側（図２３で紙面奥側）へ付勢し、該導通部材４１０の先端を、個別端子１１０，２１０及び全体端子１２０，２２０に接触させる。すなわち、各導通部材４１０の先端の透明電極層４０５は、後側へ付勢されることによって、ガラス基板３５０の弾性によりＴＦＴ基板３００の基板面へ押し付けられる。さらに、導通部材４１０が対向基板４００の基板面上で弾性変形するため、複数のゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３とがゲート導通部材４１０ａの透明電極層４０５を介して導通する。同様に、図３２〜図３４に示すように、各表示色毎に、複数のソース個別端子２１０ｒ，２１０ｇ，２１０ｂと、各ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの出力部２２３とがソース導通部材４１０ｒ，４１０ｇ，４１０ｂの透明電極層４０５を介してそれぞれ導通する。
【０１１７】
そして、上記各個別端子１１０，２１０と全体端子１２０，２２０とが導通した状態で、上記実施形態１と同様に、ゲート全体端子１２０の入力部１２１に対して、検査用プローブ電極８０２によりゲート検査信号を供給すると共に、各表示色毎に、各ソース全体端子２２０ｒ，２２０ｇ，２２０ｂの入力部２２１に対して、ソース検査信号を供給する。こうして、各表示色毎にリーク検査を行う。
【０１１８】
導通解除工程では、各導通部材４１０に対する付勢を終了し、ガラス基板３５０の弾性により導通部材４１０の先端を、各個別端子１１０，２１０及び全体端子１２０，２２０から、再び離脱させる。その結果、個別端子１１０，２１０と全体端子１２０，２２０とは、電気的に絶縁状態となる。
【０１１９】
その後に、組付工程を行い、ドライバ７０１をＴＦＴ基板１００に組み付ける。すなわち、ドライバ７０１の出力端子７０３を、各駆動用端子１０５，２０５に接続する。
【０１２０】
−実施形態２の効果−
したがって、この実施形態２によると、通常時に対向基板４００から離脱している導通部材４１０を、検査時にのみ付勢して、各個別端子１１０，２１０及び全体端子１２０，２２０に接触させるようにしたので、該導通部材４１０を対向基板４００の一部と共に除去する必要がなく、対向基板４００に設けておくことができる。すなわち、対向基板４００を第２分断ラインＭで切断する工程を削減して、製造コストの低減を図ることができる。
【０１２１】
また、導通部材４１０が除去されずに対向基板４００に残されているため、必要に応じて再検査を容易に行うことができる。
【０１２２】
（実施形態３）
図３５及び図３６は、本発明に係る表示装置の実施形態３を示している。この実施形態３は、上記実施形態１において、ゲート引出配線１０２、ゲートチップ端子１０３、ゲート個別端子１１０及びゲート全体端子１２０の配置をそれぞれ変更したものである。
【０１２３】
すなわち、ゲートチップ端子１０３は、図３５に示すように、額縁領域４０の下辺領域における左側領域に集められている。全てのゲート引出配線１０２は、ゲート配線１０１の左側から引き出されており、その先端が上記各ゲートチップ端子１０３にそれぞれ接続されている。
【０１２４】
そして、ゲート個別端子１１０は、図３６に拡大して示すように、千鳥状に配置され、ゲートチップ端子１０３に交差する方向（図３６で左右方向）に１つおきに設けられているゲート個別端子１１０が、それぞれ個別の列を構成している。また、ゲート全体端子１２０は、ゲートチップ端子１０３の束の左右両側にそれぞれ設けられ、各ゲート全体端子１２０の出力部１２３は、上記各ゲート個別端子１１０と同じ個別の列を構成するように配置されている。
【０１２５】
本実施形態の液晶表示装置１０を製造する場合には、上記実施形態１と同様に、ソース導通部材４１０ｒ，４１０ｇ，４１０ｂを形成すると共に、図３６に示すように、対向基板４００に対し、２つのゲート導通部材４１０ａを、上記ゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３との各列に対応してそれぞれ形成しておく。そして、接合工程において、各列毎に、ゲート個別端子１１０と、ゲート全体端子１２０の出力部１２３とをゲート導通部材４１０ａを介して導通させる。
【０１２６】
その後、上記実施形態１と同様に、検査工程を行った後、導通解除工程中の除去工程において、第２分断ラインＭに沿って対向基板４００を切断することにより、上記ゲート導通部材４１０ａ及びソース導通部材４１０ｒ，４１０ｇ，４１０ｂを除去する。続いて、組付工程において、ドライバ７０１をＴＦＴ基板１００に組み付けることによって、液晶表示装置１０を製造する。
【０１２７】
−実施形態３の効果−
したがって、この実施形態３によると、全てのゲート引出配線１０２を、ゲート配線１０１の一方の端部から引き出すことにより液晶表示装置１０の額縁領域４０を、Ｌ字状に集めて形成することができる。そのことに加えて、各ゲート個別端子１１０を千鳥状に配置し、ゲート全体端子１２０の出力部１２３と共に２つの列に分けるようにしたので、多数のゲート配線の一部に対して選択的に検査信号を供給させることができる。
【０１２８】
尚、上記実施形態３では、実施形態１におけるゲート個別端子１１０及びゲート全体端子１２０等の配置を変更するようにしたが、実施形態２におけるゲート個別端子１１０及びゲート全体端子１２０等の配置を変更するようにしてもよい。
【０１２９】
また、上記各実施形態では、本発明を半透過型の液晶表示装置に適用した場合について説明したが、本発明はこれに限らず、その他に、反射型や透過型の液晶表示装置は勿論、例えば有機ＥＬ層などの他の表示媒体層を備える表示装置に適用してもよい。
【０１３０】
また、上記各実施形態では、個別端子及び全体端子を、ゲートチップ端子及びソースチップ端子に設けるように構成したが、請求項１に係る発明の他の実施形態としては、ゲート引出配線及びソース引出配線に設けるようにしてもよい。
【０１３１】
【発明の効果】
以上説明したように、本発明によると、ゲート配線及びソース配線の各引出配線部に対して個別端子をそれぞれ形成すると共に、外部から検査信号を入力する全体端子を、該各個別端子に対して電気的に分離して設け、上記各個別端子と全体端子とを導通させた状態で、検査信号を全体端子に入力することにより、検査信号を、全体端子から各個別端子へ一括して供給できるため、リーク検査を容易に行うことができる。そのことに加え、各個別端子と全体端子とが予め分離しているため、検査の終了後に検査用の配線を切断して分離する必要がない。その結果、検査用配線の切断に伴う新たなリークや、表示品質の低下を未然に防止することができる。
【図面の簡単な説明】
【図１】実施形態１の表示装置の外観を示す平面図である。
【図２】図１におけるＩＩ−ＩＩ線断面図である。
【図３】リーク検査時における表示装置を示す平面図である。
【図４】実施形態１のＴＦＴ基板の外観を示す平面図である。
【図５】図４のゲートチップ端子を拡大して示す平面図である。
【図６】図４のソースチップ端子を拡大して示す平面図である。
【図７】図５におけるＶＩＩ−ＶＩＩ線断面図である。
【図８】図５におけるＶＩＩＩ−ＶＩＩＩ線断面図である。
【図９】図５におけるＩＸ−ＩＸ線断面図である。
【図１０】図６におけるＸ−Ｘ線断面図である。
【図１１】図６におけるＸＩ−ＸＩ線断面図である。
【図１２】図６におけるＸＩＩ−ＸＩＩ線断面図である。
【図１３】図３のゲートチップ端子を拡大して示す平面図である。
【図１４】図３のソースチップ端子を拡大して示す平面図である。
【図１５】図１３におけるＸＶ−ＸＶ線断面図である。
【図１６】図１３におけるＸＶＩ−ＸＶＩ線断面図である。
【図１７】図１３におけるＸＶＩＩ−ＸＶＩＩ線断面図である。
【図１８】図１４におけるＸＶＩＩＩ−ＸＶＩＩＩ線断面図である。
【図１９】図１４におけるＸＩＸ−ＸＩＸ線断面図である。
【図２０】図１４におけるＸＸ−ＸＸ線断面図である。
【図２１】実施形態２の表示装置の外観を示す平面図である。
【図２２】図２１におけるＸＸＩＩ−ＸＸＩＩ線断面図である。
【図２３】リーク検査時における表示装置を示す平面図である。
【図２４】実施形態２のＴＦＴ基板の外観を示す平面図である。
【図２５】図２４のゲートチップ端子を拡大して示す平面図である。
【図２６】図２４のソースチップ端子を拡大して示す平面図である。
【図２７】図２３のゲートチップ端子を拡大して示す平面図である。
【図２８】図２３のソースチップ端子を拡大して示す平面図である。
【図２９】図２８におけるＸＸＩＸ−ＸＸＩＸ線断面図である。
【図３０】図２８におけるＸＸＸ−ＸＸＸ線断面図である。
【図３１】図２８におけるＸＸＸＩ−ＸＸＸＩ線断面図である。
【図３２】導通部材及び対向基板が付勢された状態を示す図２９相当図である。
【図３３】導通部材及び対向基板が付勢された状態を示す図３０相当図である。
【図３４】導通部材及び対向基板が付勢された状態を示す図３１相当図である。
【図３５】実施形態３の表示装置の外観を示す平面図である。
【図３６】リーク検査時におけるゲートチップ端子を拡大して示す平面図である。
【図３７】従来の表示装置の外観を示す平面図である。
【図３８】従来の共通バス配線を備える表示装置を示す平面図である。
【符号の説明】
１０ 液晶表示装置（表示装置）
２０ 絵素領域
５０ 引出配線部
１００ ＴＦＴ基板（素子基板）
１０１ ゲート配線
１０２ ゲート引出配線（引出配線部）
１０３ ゲートチップ端子（引出配線部）
１０５ ゲート駆動用端子（駆動用端子）
１１０ ゲート個別端子（個別端子）
１２０ ゲート全体端子（全体端子）
１２３ 出力部
２０１ ソース配線
２０１ｒ Ｒ用ソース配線
２０１ｇ Ｇ用ソース配線
２０１ｂ Ｂ用ソース配線
２０２ ソース引出配線（引出配線部）
２０３ ソースチップ端子（引出配線部）
２１０ ソース個別端子（個別端子）
２１０ｒ Ｒ用個別端子
２１０ｇ Ｇ用個別端子
２１０ｂ Ｂ用個別端子
２２０ ソース全体端子（全体端子）
２２０ｒ Ｒ用全体端子
２２０ｇ Ｇ用全体端子
２２０ｂ Ｂ用全体端子
２２３ 出力部
４００ 対向基板
４１０ 導通部材
４０１，４０２，４０３ カラーフィルタ層
４０４ ホワイト層
４０５ 透明電極層
４１０ａ ゲート導通部材
４１０ｒ ソース導通部材
４１０ｇ ソース導通部材
４１０ｂ ソース導通部材
７０１ ドライバ（駆動回路部）
Claims (17)
- マトリクス状に設けられた複数の絵素領域と、該各絵素領域毎に設けられたスイッチング素子とを有する素子基板と、
上記素子基板において互いに平行に並んで設けられ、上記スイッチング素子に接続された複数のゲート配線と、
上記素子基板において上記ゲート配線に直交して設けられ、上記スイッチング素子に接続された複数のソース配線と、
上記素子基板に設けられ、上記各ゲート配線及び各ソース配線にそれぞれ接続された引出配線部とを備える表示装置であって、
上記各引出配線部に個別に設けられた個別端子と、
上記各個別端子に対して電気的に分離した状態で上記素子基板に設けられた全体端子とを備え、
上記全体端子は、複数の個別端子に導通された状態で、外部から入力された検査信号を、該各個別端子へ供給するように構成されている
ことを特徴とする表示装置。 - 請求項１において、
上記素子基板に設けられ、スイッチング素子を駆動するための駆動回路部と、
各引出配線部にそれぞれ形成され、上記駆動回路部が接続される駆動用端子とを備え、
上記駆動用端子及び個別端子は、上記駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けられている
ことを特徴とする表示装置。 - 請求項１において、
上記素子基板に設けられ、スイッチング素子を駆動するための駆動回路部と、
各引出配線部にそれぞれ形成され、上記駆動回路部が接続される駆動用端子とを備え、
上記駆動用端子は、上記駆動回路部に対し、素子基板の基板面の法線方向に重なる位置に設けられる一方、
個別端子は、駆動回路部に対し、素子基板の基板面の法線方向に重ならない位置に設けられている
ことを特徴とする表示装置。 - 請求項２又は３において、
上記個別端子は、引出配線部に交差する方向に延びる列を構成している
ことを特徴とする表示装置。 - 請求項４において、
上記全体端子は、個別端子に導通される出力部を備え、
上記出力部は、上記個別端子と同じ列を構成するように配置されている
ことを特徴とする表示装置。 - 請求項５おいて、
上記個別端子は、千鳥状に配置され、
引出配線部に交差する方向に１つおきに設けられている個別端子が、それぞれ個別の列を構成している
ことを特徴とする表示装置。 - 請求項５おいて、
上記ソース配線の引出配線部に設けられている個別端子は、各表示色毎に、引出配線部に交差する方向に並んで個別の列を構成している
ことを特徴とする表示装置。 - 請求項３において、
上記素子基板に対向して設けられた対向基板を備え、
上記対向基板には、複数の個別端子と全体端子とを導通させるための導通部材が設けられ、
上記導通部材と、個別端子及び全体端子との間には、所定の隙間が設けられている
ことを特徴とする表示装置。 - 請求項８において、
上記個別端子は、引出配線部に交差する方向に延びる列を構成し、
上記列を構成する各個別端子は、導通部材を介して互いに導通するように構成されている
ことを特徴とする表示装置。 - 請求項９において、
上記全体端子は、個別端子と同じ列を構成するように配置された出力部を備え、
上記出力部は、上記列の各個別端子に導通部材を介して導通するように構成されている
ことを特徴とする表示装置。 - 請求項１０おいて、
上記個別端子は、千鳥状に配置され、
引出配線部に交差する方向に１つおきに設けられている個別端子が、それぞれ個別の列を構成し、
出力部は、上記個別の列毎に設けられ、該列の各個別端子に導通部材を介して導通するように構成されている
ことを特徴とする表示装置。 - 請求項１０おいて、
上記ソース配線の引出配線部に設けられている個別端子は、各表示色毎に、引出配線部に交差する方向に並んで個別の列を構成し、
出力部は、上記個別の列毎に設けられ、該列の各個別端子に導通部材を介して導通するように構成されている
ことを特徴とする表示装置。 - 請求項１の表示装置を製造する方法であって、
上記素子基板と、該素子基板に対向する対向基板とを、表示媒体層を介して接合する接合工程と、
上記接合工程の後に、ゲート配線の引出配線部に設けられている個別端子に導通した全体端子に対し、ゲート検査信号を供給すると共に、ソース配線の引出配線部に設けられている個別端子に導通した全体端子に対し、ソース検査信号を供給することによって、上記各配線間のリーク検査を行う検査工程と、
上記検査工程の後に、各個別端子及び全体端子の導通状態を解除する導通解除工程とを備えている
ことを特徴とする表示装置の製造方法。 - 請求項１３において、
上記検査工程では、ソース検査信号を、各表示色のソース配線毎に供給する
ことを特徴とする表示装置の製造方法。 - 請求項１３において、
上記検査工程では、各個別端子及び全体端子に対し、対向基板に形成された導通部材を接触させることにより、該各個別端子及び全体端子を導通させる一方、
上記導通解除工程では、上記導通部材を各個別端子及び全体端子から離脱させることにより導通状態を解除する
ことを特徴とする表示装置の製造方法。 - 請求項１５において、
上記検査工程の後に、導通部材を、該導通部材が設けられている対向基板の一部と共に除去する除去工程と、
上記除去工程の後に、スイッチング素子を駆動する駆動回路部を、個別端子に重なるように素子基板に組み付ける組付工程とを備えている
ことを特徴とする表示装置の製造方法。 - 請求項１３において、
上記導通部材は、対向基板にカラーフィルタ層と透明電極層とが積層して構成されている
ことを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003122654A JP2004325956A (ja) | 2003-04-25 | 2003-04-25 | 表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003122654A JP2004325956A (ja) | 2003-04-25 | 2003-04-25 | 表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004325956A true JP2004325956A (ja) | 2004-11-18 |
Family
ID=33500809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003122654A Pending JP2004325956A (ja) | 2003-04-25 | 2003-04-25 | 表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004325956A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006073010A1 (ja) * | 2005-01-07 | 2006-07-13 | Sharp Kabushiki Kaisha | 表示装置、表示装置用基板、表示装置の製造方法、表示装置用基板の製造方法、検査信号入力装置用基板およびそれを備えた検査信号入力装置 |
| JP2006215302A (ja) * | 2005-02-04 | 2006-08-17 | Sanyo Epson Imaging Devices Corp | 液晶表示パネル |
| JP2007298939A (ja) * | 2006-04-28 | 2007-11-15 | Lg Electron Inc | 表示素子モジュール及びその製造方法 |
| JP2007316263A (ja) * | 2006-05-25 | 2007-12-06 | Nec Lcd Technologies Ltd | 画像表示装置 |
| JP2008083702A (ja) * | 2006-09-25 | 2008-04-10 | Samsung Electronics Co Ltd | 表示装置 |
| WO2009113669A1 (ja) | 2008-03-14 | 2009-09-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JP2009237280A (ja) * | 2008-03-27 | 2009-10-15 | Mitsubishi Electric Corp | 表示装置 |
| WO2009139290A1 (ja) | 2008-05-16 | 2009-11-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| US7847577B2 (en) | 2006-07-31 | 2010-12-07 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and active matrix substrate inspecting method |
| JP2011043640A (ja) * | 2009-08-20 | 2011-03-03 | Panasonic Liquid Crystal Display Co Ltd | 表示装置及びその製造方法 |
| JP2012177927A (ja) * | 2008-07-23 | 2012-09-13 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| TWI453518B (zh) * | 2009-06-03 | 2014-09-21 | Hitachi Displays Ltd | 顯示裝置 |
| CN105607316A (zh) * | 2016-03-22 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种阵列基板母板和显示面板母板 |
| CN107085333A (zh) * | 2017-07-06 | 2017-08-22 | 上海天马微电子有限公司 | 一种阵列基板及显示面板 |
| US10558101B2 (en) | 2016-03-22 | 2020-02-11 | Boe Technology Group Co., Ltd. | Array substrate motherboard, display panel motherboard, and fabricating method thereof |
-
2003
- 2003-04-25 JP JP2003122654A patent/JP2004325956A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006073010A1 (ja) * | 2005-01-07 | 2006-07-13 | Sharp Kabushiki Kaisha | 表示装置、表示装置用基板、表示装置の製造方法、表示装置用基板の製造方法、検査信号入力装置用基板およびそれを備えた検査信号入力装置 |
| JP2006215302A (ja) * | 2005-02-04 | 2006-08-17 | Sanyo Epson Imaging Devices Corp | 液晶表示パネル |
| JP4662339B2 (ja) * | 2005-02-04 | 2011-03-30 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
| JP2007298939A (ja) * | 2006-04-28 | 2007-11-15 | Lg Electron Inc | 表示素子モジュール及びその製造方法 |
| JP2007316263A (ja) * | 2006-05-25 | 2007-12-06 | Nec Lcd Technologies Ltd | 画像表示装置 |
| US7847577B2 (en) | 2006-07-31 | 2010-12-07 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and active matrix substrate inspecting method |
| US10068545B2 (en) | 2006-09-25 | 2018-09-04 | Samsung Display Co., Ltd. | Display apparatus |
| US10210837B2 (en) | 2006-09-25 | 2019-02-19 | Samsung Display Co., Ltd. | Display apparatus |
| US9746727B2 (en) | 2006-09-25 | 2017-08-29 | Samsung Display Co., Ltd. | Display apparatus |
| JP2008083702A (ja) * | 2006-09-25 | 2008-04-10 | Samsung Electronics Co Ltd | 表示装置 |
| US8653827B2 (en) | 2008-03-14 | 2014-02-18 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| WO2009113669A1 (ja) | 2008-03-14 | 2009-09-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JP2009237280A (ja) * | 2008-03-27 | 2009-10-15 | Mitsubishi Electric Corp | 表示装置 |
| JP2012212168A (ja) * | 2008-05-16 | 2012-11-01 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| US8582068B2 (en) | 2008-05-16 | 2013-11-12 | Sharp Kabushiki Kaisha | Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| WO2009139290A1 (ja) | 2008-05-16 | 2009-11-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JP2012177927A (ja) * | 2008-07-23 | 2012-09-13 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| US9627283B2 (en) | 2009-06-03 | 2017-04-18 | Japan Display Inc. | Display device |
| US8970816B2 (en) | 2009-06-03 | 2015-03-03 | Japan Display Inc. | Display device |
| TWI453518B (zh) * | 2009-06-03 | 2014-09-21 | Hitachi Displays Ltd | 顯示裝置 |
| JP2011043640A (ja) * | 2009-08-20 | 2011-03-03 | Panasonic Liquid Crystal Display Co Ltd | 表示装置及びその製造方法 |
| CN105607316A (zh) * | 2016-03-22 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种阵列基板母板和显示面板母板 |
| WO2017161893A1 (en) * | 2016-03-22 | 2017-09-28 | Boe Technology Group Co., Ltd. | Array substrate motherboard, display panel motherboard, and fabricating method thereof |
| US10254602B2 (en) | 2016-03-22 | 2019-04-09 | Boe Technology Group Co., Ltd | Array substrate motherboard, display panel motherboard, and fabricating method thereof |
| US10558101B2 (en) | 2016-03-22 | 2020-02-11 | Boe Technology Group Co., Ltd. | Array substrate motherboard, display panel motherboard, and fabricating method thereof |
| CN107085333A (zh) * | 2017-07-06 | 2017-08-22 | 上海天马微电子有限公司 | 一种阵列基板及显示面板 |
| CN107085333B (zh) * | 2017-07-06 | 2021-02-02 | 上海天马微电子有限公司 | 一种阵列基板及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5690916B2 (ja) | ディスプレイ装置用アレイ基板 | |
| JP3525918B2 (ja) | 電気光学装置、その検査方法および電子機器 | |
| JP5525692B2 (ja) | 表示基板とその製造方法、及びこれを具備した表示装置 | |
| KR101349094B1 (ko) | 박막 트랜지스터 기판, 이를 갖는 액정표시장치 | |
| JP2004325956A (ja) | 表示装置及びその製造方法 | |
| US8502950B2 (en) | Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same | |
| JP2008203856A (ja) | 表示基板、及びその製造方法、表示装置 | |
| JPWO2009087706A1 (ja) | 表示装置 | |
| KR101542205B1 (ko) | 박막 트랜지스터 기판 | |
| JP2009237280A (ja) | 表示装置 | |
| JP2006171386A (ja) | 電気光学装置および電子機器 | |
| JP2007219046A (ja) | 液晶表示パネル | |
| JP3504576B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP4298726B2 (ja) | 表示装置 | |
| KR20070017625A (ko) | 액정 표시 장치와 이의 제조방법 | |
| JP2002258315A (ja) | アレイ基板、及びこれを用いる液晶表示装置 | |
| JP4834477B2 (ja) | 表示装置 | |
| KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2006343735A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| WO2010016178A1 (ja) | 表示装置及びその製造方法 | |
| JPH09113562A (ja) | 液晶マトリックス表示パネルの検査方法 | |
| JP3773834B2 (ja) | 液晶表示装置 | |
| JP2009265510A (ja) | 表示装置及びその製造方法 | |
| JP4522177B2 (ja) | 液晶表示装置 | |
| JP2008134073A (ja) | 検査ユニット、表示装置及びその製造方法 |