JP2011043640A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2011043640A
JP2011043640A JP2009191316A JP2009191316A JP2011043640A JP 2011043640 A JP2011043640 A JP 2011043640A JP 2009191316 A JP2009191316 A JP 2009191316A JP 2009191316 A JP2009191316 A JP 2009191316A JP 2011043640 A JP2011043640 A JP 2011043640A
Authority
JP
Japan
Prior art keywords
wiring
hole
passivation film
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009191316A
Other languages
English (en)
Other versions
JP5324359B2 (ja
Inventor
Tetsuya Kawamura
徹也 川村
Masashi Sato
政志 佐藤
Yoshiki Watanabe
善樹 渡邉
Hiroaki Iwato
宏明 岩戸
Masashi Hirata
将史 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2009191316A priority Critical patent/JP5324359B2/ja
Priority to US12/805,851 priority patent/US8633491B2/en
Publication of JP2011043640A publication Critical patent/JP2011043640A/ja
Application granted granted Critical
Publication of JP5324359B2 publication Critical patent/JP5324359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は、工程を増やすことなく、配線の露出を防止することを目的とする。
【解決手段】パッシベーション膜336をエッチングして、配線330との電気的接続を図るためのスルーホール342を形成する。パッシベーション膜336上及び配線330のスルーホール342内の部分上に金属層を形成する。金属層をエッチングして画素電極348を形成する。パッシベーション膜336をエッチングする工程で、配線330の、ドレイン電極334及びソース電極332よりも基板310の切断ライン方向の位置で、配線330の幅を内側に含む大きさの貫通穴344をパッシベーション膜336に形成する。金属層を形成する工程で、金属層を、配線330の貫通穴344内の部分の上にも形成する。金属層322をエッチングする工程で、配線330の貫通穴344内の部分もエッチングして配線330を切断する。
【選択図】図7

Description

本発明は、表示装置及びその製造方法に関する。
マザー基板を使用して複数の表示パネルを一体的に製造し、その後、個々の表示パネルに切り出すことが知られている(特許文献1及び2)。液晶表示パネルの例では、一対のマザーガラス基板を使用し、その一方はTFT(Thin Film Transistor)基板に切り出され、他方はカラーフィルタ基板に切り出される。
個々の表示パネルは多数の配線を備えており、予め、隣同士の表示パネルの配線を電気的に導通した状態で形成し、検査を行った後にマザー基板を切断していた。これにより、複数の表示パネルの検査を同時に行うことができるので検査工程を効率化することができる。
特開平9−138418号公報 特開平10−20288号公報
上述した工程では、マザー基板の切断とともに配線も切断するので、個々の表示パネルの端面には配線の断面が露出していた。配線の断面が露出すると、静電気や電解腐食に起因する問題が生じる。なお、マザー基板の切断ライン付近で配線を除去してからマザー基板を切断すれば、配線の断面の露出を避けることができるが、この場合、配線の除去工程が増えるという問題があった。
本発明は、工程を増やすことなく、配線の露出によって生じる影響を防止することを目的とする。
(1)本発明に係る表示装置の製造方法は、(a)基板に、相互に分離されたドレイン電極及びソース電極を有するようにパターニングされた配線を形成する工程と、(b)前記配線の電気的検査を行う工程と、(c)パターニングされた前記配線の上にパッシベーション膜を形成する工程と、(d)前記パッシベーション膜をエッチングして、前記配線との電気的接続を図るためのスルーホールを形成する工程と、(e)前記パッシベーション膜上及び前記配線の前記スルーホール内の部分上に金属層を形成する工程と、(f)前記金属層をエッチングして画素電極を形成する工程と、(g)前記基板を切断する工程と、を含み、前記パッシベーション膜をエッチングする(d)工程で、前記配線の、前記ドレイン電極及び前記ソース電極よりも前記基板の切断ライン方向の位置で、前記配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜に形成し、前記金属層を形成する(e)工程で、前記金属層を、前記配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、前記金属層をエッチングする(f)工程で、前記配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記配線を切断することを特徴とする。本発明によれば、本来行われる工程で併せて配線を切断するので、工程を増やすことなく、配線の露出による影響を防ぐことができる。
(2)本発明に係る表示装置は、基板と、前記基板上に形成された半導体層と、前記半導体層の上に位置する部分を有するように形成された配線と、前記半導体層及び前記配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、前記スルーホールを介して前記配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、を有し、前記パッシベーション膜は、貫通穴又は切り欠きを有し、前記配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする。
(3)本発明に係る表示装置の製造方法は、(a)基板にゲート配線を形成する工程と、(b)前記ゲート配線の電気的検査を行う工程と、(c)前記ゲート配線上にゲート絶縁膜を形成する工程と、(d)前記ゲート絶縁膜上に、パターニングされた半導体層及び前記半導体層上の信号配線を形成する工程と、(e)前記信号配線上にパッシベーション膜を形成する工程と、(f)前記パッシベーション膜をエッチングして、前記信号配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、(g)前記パッシベーション膜上及び前記信号配線の前記スルーホール内の部分上に金属層を形成する工程と、(h)前記金属層をエッチングして画素電極を形成する工程と、(i)前記画素電極を形成した後に、前記基板を切断する工程と、を含み、前記パッシベーション膜をエッチングする(f)工程で、前記ゲート配線の、前記半導体層よりも前記基板の切断ライン方向の位置で、前記ゲート配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜及び前記ゲート絶縁膜に形成し、前記金属層を形成する(g)工程で、前記金属層を、前記ゲート配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、前記金属層をエッチングする(h)工程で、前記ゲート配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記ゲート配線を切断することを特徴とする。本発明によれば、本来行われる工程で併せてゲート配線を切断するので、工程を増やすことなく、ゲート配線の露出による影響を防ぐことができる。
(4)本発明に係る表示装置は、基板と、ゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層の上に位置する部分を有するように形成された信号配線と、前記半導体層及び前記信号配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、前記スルーホールを介して前記信号配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、を有し、前記ゲート絶縁膜及び前記パッシベーション膜は、連通する貫通穴又は切り欠きを有し、前記ゲート配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする。
本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明を適用した表示装置の一部を示す平面図である。 図9に示す表示装置のX-X線断面図である。 図9に示す表示装置のXI-XI線断面図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。 本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。
以下、本発明の実施の形態について、図面を参照して説明する。
[第1の実施の形態]
図1〜図8は、本発明の第1の実施の形態に係る表示装置の製造方法を説明するための図である。
本実施の形態では、図1に示すように、基板310を用意する。基板310は、例えばガラスからなり、光透過性が要求されることがある。基板310は、複数の表示装置を一体的に製造するためのマザー基板である。1枚の基板310には、複数の製品領域(表示装置の部品にされる領域)があり、それぞれの製品領域には有効表示領域(画像表示のための領域)がある。
表示装置として液晶表示パネルを例に挙げると、基板310は、薄膜からなる電界効果トランジスタ、画素電極及び配線などを含むTFT(Thin Film Transistor)基板(又はアレイ基板)である。なお、液晶表示パネルの駆動方式は、IPS(In Plane Switching)方式、TN(Twisted Nematic)方式又はVA(Vertical Alignment)方式などいずれの方式であってもよく、方式に応じた電極及び配線が形成される。また、本発明に係る表示装置は、液晶表示パネルに限定されるものではなく、エレクトロルミネッセンス表示装置であってもよい。
基板310にはゲート配線316を形成する。ゲート配線316の一部は、電界効果トランジスタのゲート電極である。つまり、ゲート電極が下に位置するボトムゲート型を本実施の形態では説明する。ゲート配線316の上には、例えばシリコン窒化物などからなるゲート絶縁膜318を形成する。
基板310(ゲート絶縁膜318上)に、例えばアモルファスシリコンなどから半導体層320を形成する。半導体層320は、電界効果トランジスタのソース領域、ドレイン領域及びチャネル領域を有するようにパターニングされている。図1に示す断面では、ゲート配線316の上方のみに半導体層320が設けられている。半導体層320とゲート配線316は、ゲート絶縁膜318によって電気的に絶縁されている。
図2に示すように、配線330を形成する。配線330はソース電極332及びドレイン電極334に分離されるようにパターニングする。パターニングは、エッチングレジスト328を介するエッチングによって行う。エッチングレジスト328は、フォトレジストをフォトリソグラフィによってパターニングして形成する。そして、配線330の電気的検査を行う。電気的検査を行うときには、配線330は、複数の製品領域を横切るように連続的に延びており、例えばドレイン電極334同士が電気的に接続されている。したがって、複数の製品領域についての電気的検査を一括して行うことができる。
図3に示すように、パターニングされた配線330の上にパッシベーション膜336を形成する。パッシベーション膜336は、絶縁性を有する半導体化合物(例えばSiO2又はSiN)からなる。
図4に示すように、パッシベーション膜336をエッチングして、配線330との電気的接続を図るためのスルーホール342を形成する。スルーホール342は、配線330の一部上に形成する。スルーホール342の形成と同時に、配線330の、ソース電極332及びドレイン電極334よりも基板310の切断ライン(図8参照)方向の位置で、配線330の幅を内側に含む大きさの貫通穴(又は切り欠き)344をパッシベーション膜336に形成する。
図5に示すように、パッシベーション膜336上及び配線330のスルーホール342内の部分上に金属層322を形成する。同時に、金属層322を、配線330の貫通穴(又は切り欠き)344内の部分の上にも形成する。
図6に示すように、金属層322の、画素電極348(図7参照)を形成するための領域上に、エッチングレジスト329を形成する。
図7に示すように、金属層322をエッチングして画素電極348を形成する。なお、図7には画素電極348の一部のみが示されている。画素電極348の形成と同時に、配線330の貫通穴(又は切り欠き)344内の部分もエッチングして配線330を切断する。本実施の形態によれば、本来行われる工程で併せて配線330を切断するので、工程を増やすことなく、配線330の露出による影響を防ぐことができる。
図8に示すように、基板310を切断する。基板310の切断と同時に、パッシベーション膜336及びゲート絶縁膜318も切断する。こうして、個々のTFT基板を得ることができ、図示しない対向基板(カラーフィルタ基板)を配置してから基板310及び対向基板を切断すれば、表示装置が得られる。
本実施の形態に係る表示装置は、基板310と、基板310上に形成された半導体層320と、半導体層320の上に位置する部分を有するように形成された配線330と、を有する。パッシベーション膜336は、半導体層320及び配線330を覆い、配線330上に位置するスルーホール342を有する。パッシベーション膜336は、切り欠き(又は貫通穴)346を有している。スルーホール342を介して配線330に電気的に接続されるようにパッシベーション膜336上に画素電極348が形成されている。配線330の先端面と、パッシベーション膜336の切り欠き(又は貫通穴)346の面が面一になっている。本実施の形態に係る表示装置のその他の詳細は、上述した製造方法から自明の構造を含む。
上述した説明では、説明の便宜のために構造の一部を簡略化した例を使用したが、実際に本発明を適用する表示装置の構造はさらに複雑になることが想定される。
図9は、本発明を適用した表示装置の一部を示す平面図である。図10は、図9に示す表示装置のX-X線断面図である。図11は、図9に示す表示装置のXI-XI線断面図である。
この例では、配線230は、ドレイン電極232及びソース電極234に分離されている。ドレイン電極232はU字状になっており、線状のソース電極234がU字の内側に入り込んでいる。図9には1つのドレイン電極232が示されているが、複数のドレイン電極232が配線ライン238によって電気的に接続されている。配線230の電気的検査時には、配線ライン238は複数の製品領域を横切るように連続的に延びている。
ドレイン電極232及びソース電極234の下には半導体層220があり、半導体層220の下にはゲート絶縁膜218があり、ゲート絶縁膜218の下にはゲート配線216がある。ドレイン電極232及びソース電極234はパッシベーション膜236によって覆われ、パッシベーション膜236上には画素電極240が設けられている。画素電極240はパッシベーション膜236に形成されたスルーホール242を介してソース電極234に電気的に接続されている。
[第2の実施の形態]
図12〜図22は、本発明の第2の実施の形態に係る表示装置の製造方法を説明するための図である。
図12に示すように、基板410にゲート配線416を形成する。そして、ゲート配線416の電気的検査を行う。ゲート配線416は、複数の製品領域412を横切るように連続的に延びている。したがって、複数の製品領域412についての電気的検査を一括して行うことができる。
図13に示すように、ゲート配線416上にゲート絶縁膜418を形成する。
図14に示すように、ゲート絶縁膜418上に、パターニングされた半導体層420及び半導体層420上の信号配線450を形成する。
図15に示すように、信号配線450上にパッシベーション膜436を形成する。パッシベーション膜436は、絶縁性を有する半導体化合物(例えばSiO2又はSiN)からなる。
図16に示すように、パッシベーション膜436をエッチングして、信号配線450との電気的接続を図るためのスルーホール442をパッシベーション膜436に形成する。同時に、図17(図16とは切断位置の異なる断面図)に示すように、ゲート配線416の、半導体層420よりも基板410の切断ライン(図22参照)方向の位置で、ゲート配線416の幅を内側に含む大きさの貫通穴(又は切り欠き)444をパッシベーション膜436及びゲート絶縁膜418に連通するように形成する。
図18に示すように、パッシベーション膜436上及び信号配線450のスルーホール442内の部分上に金属層422を形成する。同時に、図19(図18とは切断位置の異なる断面図)に示すように、金属層422を、ゲート配線416の貫通穴(又は切り欠き)444内の部分の上にも形成する。
図20に示すように、金属層422をエッチングして画素電極448を形成する。同時に、図21(図20とは切断位置の異なる断面図)に示すように、ゲート配線416の貫通穴(又は切り欠き)444内の部分もエッチングしてゲート配線416を切断する。本実施の形態によれば、本来行われる工程で併せてゲート配線416を切断するので、工程を増やすことなく、ゲート配線416の露出による影響を防ぐことができる。
画素電極448を形成した後に、図22に示すように、基板410を切断する。こうして、個々のTFT基板を得ることができ、図示しない対向基板(カラーフィルタ基板)を配置してから基板410及び対向基板を切断すれば、表示装置が得られる。本実施の形態のその他の詳細は、第1の実施の形態で説明した内容が該当する。
本実施の形態に係る表示装置は、基板410と、ゲート配線416と、ゲート配線416を覆うゲート絶縁膜418と、ゲート絶縁膜418上に形成された半導体層420と、半導体層420の上に位置する部分を有するように形成された信号配線450と、を有する(図20参照)。パッシベーション膜436は、半導体層420及び信号配線450を覆い、配線430上に位置するスルーホール442を有する。スルーホール442を介して信号配線450に電気的に接続されるように、パッシベーション膜436上に画素電極448が形成されている。ゲート絶縁膜418及びパッシベーション膜436は、連通する切り欠き(又は貫通穴)446を有する(図22参照)。ゲート配線416の先端面と切り欠き(又は貫通穴)446の面が面一になっている。本実施の形態に係る表示装置のその他の詳細は、上述した製造方法から自明の構造を含む。
本発明は、上述した実施の形態に限定されるものではなく種々の変形が可能である。例えば、実施の形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
216 ゲート配線、218 ゲート絶縁膜、220 半導体層、230 配線、232 ドレイン電極、234 ソース電極、236 パッシベーション膜、238 配線ライン、240 画素電極、242 スルーホール、310 基板、316 ゲート配線、318 ゲート絶縁膜、320 半導体層、322 金属層、328 エッチングレジスト、329 エッチングレジスト、330 配線、332 ソース電極、334 ドレイン電極、336 パッシベーション膜、342 スルーホール、344 貫通穴(切り欠き)、346 切り欠き(貫通穴)、348 画素電極、410 基板、412 製品領域、416 ゲート配線、418 ゲート絶縁膜、420 半導体層、422 金属層、430 配線、436 パッシベーション膜、442 スルーホール、444 貫通穴(切り欠き)、446 切り欠き(貫通穴)、448 画素電極、450 信号配線。

Claims (4)

  1. (a)基板に、相互に分離されたドレイン電極及びソース電極を有するようにパターニングされた配線を形成する工程と、
    (b)前記配線の電気的検査を行う工程と、
    (c)パターニングされた前記配線の上にパッシベーション膜を形成する工程と、
    (d)前記パッシベーション膜をエッチングして、前記配線との電気的接続を図るためのスルーホールを形成する工程と、
    (e)前記パッシベーション膜上及び前記配線の前記スルーホール内の部分上に金属層を形成する工程と、
    (f)前記金属層をエッチングして画素電極を形成する工程と、
    (g)前記基板を切断する工程と、
    を含み、
    前記パッシベーション膜をエッチングする(d)工程で、前記配線の、前記ドレイン電極及び前記ソース電極よりも前記基板の切断ライン方向の位置で、前記配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜に形成し、
    前記金属層を形成する(e)工程で、前記金属層を、前記配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、
    前記金属層をエッチングする(f)工程で、前記配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記配線を切断することを特徴とする表示装置の製造方法。
  2. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層の上に位置する部分を有するように形成された配線と、
    前記半導体層及び前記配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、
    前記スルーホールを介して前記配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、
    を有し、
    前記パッシベーション膜は、貫通穴又は切り欠きを有し、
    前記配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする表示装置。
  3. (a)基板にゲート配線を形成する工程と、
    (b)前記ゲート配線の電気的検査を行う工程と、
    (c)前記ゲート配線上にゲート絶縁膜を形成する工程と、
    (d)前記ゲート絶縁膜上に、パターニングされた半導体層及び前記半導体層上の信号配線を形成する工程と、
    (e)前記信号配線上にパッシベーション膜を形成する工程と、
    (f)前記パッシベーション膜をエッチングして、前記信号配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、
    (g)前記パッシベーション膜上及び前記信号配線の前記スルーホール内の部分上に金属層を形成する工程と、
    (h)前記金属層をエッチングして画素電極を形成する工程と、
    (i)前記画素電極を形成した後に、前記基板を切断する工程と、
    を含み、
    前記パッシベーション膜をエッチングする(f)工程で、前記ゲート配線の、前記半導体層よりも前記基板の切断ライン方向の位置で、前記ゲート配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜及び前記ゲート絶縁膜に形成し、
    前記金属層を形成する(g)工程で、前記金属層を、前記ゲート配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、
    前記金属層をエッチングする(h)工程で、前記ゲート配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記ゲート配線を切断することを特徴とする表示装置の製造方法。
  4. 基板と、
    ゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体層と、
    前記半導体層の上に位置する部分を有するように形成された信号配線と、
    前記半導体層及び前記信号配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、
    前記スルーホールを介して前記信号配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、
    を有し、
    前記ゲート絶縁膜及び前記パッシベーション膜は、連通する貫通穴又は切り欠きを有し、
    前記ゲート配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする表示装置。
JP2009191316A 2009-08-20 2009-08-20 表示装置及びその製造方法 Active JP5324359B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009191316A JP5324359B2 (ja) 2009-08-20 2009-08-20 表示装置及びその製造方法
US12/805,851 US8633491B2 (en) 2009-08-20 2010-08-20 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009191316A JP5324359B2 (ja) 2009-08-20 2009-08-20 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011043640A true JP2011043640A (ja) 2011-03-03
JP5324359B2 JP5324359B2 (ja) 2013-10-23

Family

ID=43831116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009191316A Active JP5324359B2 (ja) 2009-08-20 2009-08-20 表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5324359B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908151A (zh) * 2018-09-14 2020-03-24 松下液晶显示器株式会社 液晶显示装置的制造方法以及液晶显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138418A (ja) * 1995-09-14 1997-05-27 Citizen Watch Co Ltd 液晶マトリックス表示パネルの検査方法
JPH1020288A (ja) * 1996-06-28 1998-01-23 Optrex Corp 液晶表示素子のスティック基板
JPH1195257A (ja) * 1997-09-25 1999-04-09 Seiko Epson Corp アクティブマトリクス基板の製造方法および液晶表示パネル
JPH11282011A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板の製造方法および液晶表示装置
JPH11307240A (ja) * 1998-04-15 1999-11-05 Tdk Corp 有機el表示装置及びその製造方法
JP2004177429A (ja) * 2002-11-22 2004-06-24 Sharp Corp 液晶用マトリクス基板の製造方法および液晶用マトリクス基板
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP2004317885A (ja) * 2003-04-17 2004-11-11 Sharp Corp 表示パネル形成板及び表示パネル
JP2004325956A (ja) * 2003-04-25 2004-11-18 Sharp Corp 表示装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138418A (ja) * 1995-09-14 1997-05-27 Citizen Watch Co Ltd 液晶マトリックス表示パネルの検査方法
JPH1020288A (ja) * 1996-06-28 1998-01-23 Optrex Corp 液晶表示素子のスティック基板
JPH1195257A (ja) * 1997-09-25 1999-04-09 Seiko Epson Corp アクティブマトリクス基板の製造方法および液晶表示パネル
JPH11282011A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板の製造方法および液晶表示装置
JPH11307240A (ja) * 1998-04-15 1999-11-05 Tdk Corp 有機el表示装置及びその製造方法
JP2004177429A (ja) * 2002-11-22 2004-06-24 Sharp Corp 液晶用マトリクス基板の製造方法および液晶用マトリクス基板
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP2004317885A (ja) * 2003-04-17 2004-11-11 Sharp Corp 表示パネル形成板及び表示パネル
JP2004325956A (ja) * 2003-04-25 2004-11-18 Sharp Corp 表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908151A (zh) * 2018-09-14 2020-03-24 松下液晶显示器株式会社 液晶显示装置的制造方法以及液晶显示装置
CN110908151B (zh) * 2018-09-14 2022-07-01 松下液晶显示器株式会社 液晶显示装置的制造方法以及液晶显示装置

Also Published As

Publication number Publication date
JP5324359B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101319977B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102104356B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100841379B1 (ko) 전기광학 표시장치 및 그 제조방법
KR102071008B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2009133954A (ja) 液晶表示装置及びその製造方法
KR101467710B1 (ko) Tft 어레이 기판, 그 제조방법 및 디스플레이 장치
US9927658B2 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
US9257454B2 (en) Thin film transistor array substrate
US8743328B2 (en) Manufacturing method for a liquid crystal display device wherein each side of a metal pattern and a semiconductor pattern facing an etched space is contacted by an insulating layer
WO2014176876A1 (zh) 显示面板及其制作方法、液晶显示器
KR20120036186A (ko) 배선, 배선 형성 방법, 상기 배선을 이용한 표시 장치, 및 상기 표시 장치의 제조 방법
JP2010097077A (ja) 表示装置及びその製造方法
KR101350600B1 (ko) 표시장치 및 이의 제조 방법
JP5324359B2 (ja) 表示装置及びその製造方法
KR101903671B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5395566B2 (ja) 表示装置及びその製造方法
CN103076701A (zh) 液晶显示装置及其制造方法
KR101126344B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법
KR20150023160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8633491B2 (en) Display device and manufacturing method thereof
KR101969428B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20120061507A (ko) 프린지 수평 전계형 액정 표시장치 및 그 제조 방법
KR102093903B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130718

R150 Certificate of patent or registration of utility model

Ref document number: 5324359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350