KR101350600B1 - 표시장치 및 이의 제조 방법 - Google Patents

표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101350600B1
KR101350600B1 KR1020070038113A KR20070038113A KR101350600B1 KR 101350600 B1 KR101350600 B1 KR 101350600B1 KR 1020070038113 A KR1020070038113 A KR 1020070038113A KR 20070038113 A KR20070038113 A KR 20070038113A KR 101350600 B1 KR101350600 B1 KR 101350600B1
Authority
KR
South Korea
Prior art keywords
electrode
common
pixel electrode
wiring
gate
Prior art date
Application number
KR1020070038113A
Other languages
English (en)
Other versions
KR20080094125A (ko
Inventor
김수풀
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070038113A priority Critical patent/KR101350600B1/ko
Priority to TW097114375A priority patent/TWI390311B/zh
Priority to US12/081,709 priority patent/US8390752B2/en
Priority to CN200810093120A priority patent/CN100580939C/zh
Publication of KR20080094125A publication Critical patent/KR20080094125A/ko
Application granted granted Critical
Publication of KR101350600B1 publication Critical patent/KR101350600B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

표시장치 및 이의 제조 방법이 개시되어 있다. 표시장치는 기판, 제 1 방향을 배치되는 게이트 배선, 게이트 배선에 평행하게 배치되는 공통 배선, 공통 배선으로부터 분기된 공통 전극, 게이트 배선, 공통 배선 및 공통 전극을 덮는 절연막, 절연막 상에 배치되며, 게이트 전극에 대응하는 채널 패턴, 제 2 방향으로 배치되는 데이터 배선, 채널 패턴과 전기적으로 접속하는 드레인 전극, 드레인 전극에 전기적으로 접속하며, 불투명 금속으로 이루어진 화소 전극을 포함한다. 표시장치는 콘트라스트비(contrast ratio)를 향상 시킬 수 있다.
몰리브덴(Mo), 콘트라스트비(contrast ratio), 티타늄(Ti), 화소 전극, 공통 전극

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING OF THE SAME}
도 1 은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이다.
도 2는 도 1에 도시된 I-I` 선을 따라 절단한 단면도이다.
도 3a 내지 도 3h 는 본 발명의 제 2 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.
도 4a 내지 도 4c 는 본 발명의 제 3 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.
도 5 는 본 발명의 제 4 실시예에 따른 표시장치의 평면도이다.
도 6 은 도 5에 도시된 I-I` 선을 따라 절단한 단면도이다.
도 7a 내지 도 7h 는 본 발명의 제 5 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.
도 8a 내지 도 8c 는 본 발명의 제 6 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 기판 120 : 게이트 배선
130 : 공통 배선 131 : 공통 전극
140 : 절연막 150 : 채널 패턴
160 : 데이터 배선 161 : 드레인 전극
170 : 보호막 180 : 화소 전극
본 발명은 표시장치 및 이의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 고 콘트라스트비(contrast ratio)를 구현할 수 있는 표시장치 및 이의 제조 방법이다.
최근 들어, 단 시간 내 방대한 데이터를 처리할 수 있는 정보처리장치의 개발 및 정보처리장치에서 처리된 데이터를 영상으로 표시하는 표시장치의 기술 개발이 급속히 진행되고 있다.
정보처리장치에서 처리된 데이터를 처리하기 위한 표시장치는 액정을 이용하여 정보를 표시하는 액정표시장치, 유기 발광물질을 이용하여 정보를 표시하는 유기 광 발생 장치 및 플라즈마를 이용하여 정보를 표시하는 플라즈마 표시 패널등이 대표적이다.
이들 중 액정표시장치는 낮은 소비전력을 갖고, 휴대성이 양호한 차세대 첨단 디스플레이 소자로 각광받고 있다.
액정표시장치는 박막 트랜지스터(Thin Film Transistor;TFT)를 포함하는 박막 트랜지스터 기판, 컬러 필터(color filter)를 포함하는 컬러 필터 기판 및 이들 사이에 주입된 액정을 포함한다.
박막 트랜지스터 기판에 포함된 화소 전극은 데이터 라인에서 전달되는 데이터 전압을 인가 받는다. 데이터 전압 및 공통 전극에 인가되는 공통 전압 사이의 전위차로 인하여 액정을 정렬시키는 전계가 형성된다.
공통 전극과 화소 전극의 전위차의 크기에 따라서 액정의 배열이 달라지고, 이에 따라 화소 영역을 투과하는 광의 양이 달라진다. 이에 따라 액정표시장치는 영상을 표시할 수 있다.
화소전극으로 사용되는 물질은 투명 도전성 물질이다. 하지만 화소 전극을 통과하는 광의 투과율이 낮기 때문에 콘트라스트비가 낮아지는 문제점이 있다.
따라서, 본 발명의 하나의 목적은 개구율을 높이고, 콘트라스트비(contrast ratio)를 향상시키는 표시장치를 제공함에 있다.
본 발명의 다른 목적은 상기 표시장치의 제조 방법을 제공함에 있다.
이와 같은 본 발명의 하나의 목적을 구현하기 위한 표시장치는 기판, 상기 기판 상에 제 1 방향을 배치되며, 게이트 전극을 갖는 게이트 배선, 상기 기판 상에 상기 게이트 배선에 평행하게 배치되는 공통 배선, 상기 공통 배선에서 분기된 공통 전극, 상기 게이트 배선, 상기 공통 배선 및 상기 공통 전극을 덮는 절연막, 상기 절연막 상에 배치되며, 상기 게이트 전극에 대응하는 채널 패턴, 제 2 방향으로 배치되며, 상기 채널 패턴과 전기적으로 접속하는 소오스 전극을 갖는 데이터 배선, 상기 소오스 전극에 이격되며, 상기 채널 패턴과 전기적으로 접속하는 드레인 전극 및 상기 드레인 전극과 전기적으로 접속하며, 불투명 금속으로 이루어진 화소 전극을 포함한다.
본 발명의 다른 목적을 구현하기 위한 표시장치의 제조 방법은 기판 상에 게이트 전극을 갖는 게이트 배선, 공통 배선 및 상기 공통 배선으로부터 분기된 공통 전극을 형성하는 단계, 상기 게이트 배선, 상기 공통 배선 및 상기 공통 전극 상에 절연막을 형성하는 단계, 상기 절연막 상에 상기 게이트 전극과 대응하는 채널 패턴을 형성하는 단계, 상기 절연막 상에 상기 채널 패턴과 전기적으로 접속하는 소오스 전극을 갖는 데이터 배선 및 상기 채널 패턴과 전기적으로 접속하고 상기 소오스 전극에 이격되는 드레인 전극을 형성하는 단계 및 상기 드레인 전극에 전기적으로 접속하는 화소 전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 표시기판 및 이의 제조 공정에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1 은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이다. 도 2는 도 1에 도시된 I-I` 선을 따라 절단한 단면도이다.
도 1 및 도 2 를 참조하면, 표시장치(1)는 기판(110), 게이트 배선(120), 공통 배선(130), 공통 전극(131), 절연막(140), 채널 패턴(150), 데이터 배선(160), 드레인 전극(162), 보호막(170) 및 화소 전극(180)을 포함한다.
기판(110)은 투명한 절연기판이다. 기판(110)은 예를 들어, 유리 기판(glass substrate) 또는 석영 기판(quarts substrate)일 수 있다.
기판(110) 상에 제 1 방향으로 게이트 배선(120)이 배치된다. 비록, 도 1 에는 두 개의 게이트 배선(120)이 도시되어 있지만, 게이트 배선(120)은 기판(110) 상에 복수개가 배치될 수 있다. 게이트 배선(120)으로 사용될 수 있는 물질의 예로서는 알루미늄(Al), 알루미늄 합금 및 구리(Cu) 등을 들 수 있다. 게이트 배선(120)은 게이트 배선(120)으로부터 분기된 게이트 전극(121)을 포함한다. 게이트 전극(121)은 게이트 배선(120)으로부터 복수개가 분기되며, 게이트 배선(120)은 게이트 전극(121)을 통해 게이트 신호가 인가된다.
공통 배선(130)은 게이트 배선(120)에 평행하게 기판(110) 상에 배치된다. 비록, 도 1 에는 두 개의 공통 배선(130)이 도시되어 있지만, 공통 배선(130)은 기판(110) 상에 복수개가 배치될 수 있다. 공통 배선(130)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 및 구리 등을 들 수 있다.
공통 전극(131)은 공통 배선(120)으로부터 분기된다. 공통 전극(131)에 공통 배선(130)을 통해 공통 전압이 인가된다. 공통 전극(131)으로 사용되는 물질은 공통 배선(130)으로 사용되는 물질과 동일하다.
절연막(140)은 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)을 덮는다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx) 등을 들 수 있다.
채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+ 아몰퍼스 실리콘 패턴(152)을 포함한다.
아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치되며, 아몰퍼스 실리콘 패턴(151)은 게이트 전극(121)에 대응하여 배치된다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘(amorphous silicon)이다.
n+ 아몰퍼스 실리콘 패턴(152)은 한 쌍이 일정 간격으로 이격되어, 아몰퍼스 실리콘 패턴(151) 상에 배치되며, 게이트 전극(121)에 대응하여 배치된다. n+ 아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 고농도의 불순물이 주입된 아몰퍼스 실리콘(amorphous silicon)이다.
데이터 배선(160)은 절연막(140) 상에 제 2 방향으로, 게이트 배선(120)과 교차하며, 화소 영역(P)을 정의하며 배치된다. 데이터 배선(160)은 한 쌍의 이격된 n+ 아몰퍼스 실리콘 패턴(152)들 중 하나와 전기적으로 접속하는 소오스 전극(161)을 포함한다. 데이터 배선(160)으로 사용될 수 있는 물질의 예로서는 알루미늄(Al), 알루미늄 합금 및 구리(Cu) 등을 들 수 있다.
드레인 전극(162)은 한 쌍의 이격된 n+ 아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 전기적으로 접속된다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다.
보호막(170)은 데이터 배선(160), 채널 패턴(150) 및 드레인 전극(162)을 덮는다. 보호막(170)은 드레인 전극(162)의 일부를 노출하는 콘택홀(171)을 포함한다. 보호막(170)을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.
화소 전극(180)은 보호막(170) 상에 배치된다. 화소 전극(180)은 콘택홀(171)을 통해 노출된 드레인 전극(162)과 전기적으로 접속한다. 화소 전극(180)은 불투명 금속으로 이루어져 있다. 화소 전극(180)으로 사용될 수 있는 물질의 예로서는 몰리브덴, 몰리브덴 합금, 티타늄 및 티타늄 합금 등을 들 수 있다.
화소 전극(180)으로 사용되는 물질이 투명 도전성 금속일 때, 화소 영역(P)는 공통 전극(131)에 의해서 형성된 비투과 영역, 화소 전극(180)에 의해서 형성된 중간 투과 영역 및 화소 전극(180) 및 공통 전극(131)의 사이에 배치된 투과 영역으로 구분된다.
이에 반해, 상기 화소 전극(180)으로 사용되는 물질이 불투명 금속일 때, 화소 영역(P)은 화소 전극(180) 및 공통 전극(131)에 의하여 형성된 비투과 영역 및 화소 전극(180) 및 공통 전극(131)의 사이에 배치된 투과 영역으로 구분된다.
따라서, 화소 전극(180)으로 사용되는 물질이 불투명한 금속일 때, 화소 영역(P)이 상기 투과 영역과 상기 비투과 영역으로 확연히 구분되므로, 표시장치(1)는 콘트라스트비(contrast ratio)를 향상시킬 수 있다.
화소 전극(180)의 폭(L)은 약 1 ㎛ 내지 약 2 ㎛이며, 화소 전극(180)은 평면에서 보았을 때, 빗(comb) 형상을 가지며, 공통 전극(131)과 교대로 배치된다. 이와는 다르게, 상기 화소 전극(180) 및 상기 공통 전극(131)은 평면에서 보았을 때, 지그 재그로 배치될 수 있다.
화소 영역(P) 내에 화소 전극(180) 및 공통 전극(131)이 배치된다. 화소 전 극(180)의 폭(L)이 약 1 ㎛ 내지 약 2 ㎛이기 때문에, 표시장치(1)의 개구율이 향상된다.
도 3a 내지 도 3h 는 본 발명의 제 2 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.
도 3a 를 참조하면, 투명하고 절연체인 기판(110)이 제공된다. 기판(110)의 예로서는 유리기판(glass substrate) 및 석영 기판(quarts substrate)을 들 수 있다.
기판(110) 상에 게이트 전극(121)을 갖는 게이트 배선(120), 공통 배선(130), 공통 배선(130)으로부터 분기된 공통 전극(131)이 형성된다. 공통 배선(130)은 게이트 배선(120)에 평행하게 형성된다.
게이트 배선(120), 공통 배선(130) 및 공통 전극(131)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐 금속막(미도시)이 형성된다. 상기 금속막을 이루는 물질의 예로서는 알루미늄(Al), 알루미늄 합금 및 구리(Cu) 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의해서 형성될 수 있다.
상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝 되어, 상기 게이트 금속막 상에는 상기 게이트 배선(120), 상기 공통 배선(130) 및 상기 공통 전극(131)에 대응하는 형상을 갖는 포토레지스트 패턴(미도시)이 형성된다.
상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되 고, 기판(110) 상에는 게이트 배선(120), 공통 배선(130) 및 공통 전극(131)이 형성된다.
도 3b를 참조하면, 게이트 배선(120), 공통 배선(130) 및 공통 전극(131)이 기판(110) 상에 형성된 후, 기판(110) 상에 게이트 배선(120), 공통 배선(130) 및 공통 전극(131)을 덮는 절연막(140)이 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 들 수 있다.
도 3c 를 참조하면, 절연막(140)이 형성된 후, 게이트 전극(121)에 대응하여, 절연막(140) 상에 아몰퍼스 실리콘 패턴(151) 및 n+ 아몰퍼스 실리콘 패턴(152)을 포함하는 채널 패턴(150)이 형성된다.
채널 패턴(150)을 형성하기 위해서, 절연막(140) 상에 아몰퍼스 실리콘(amorphous silicon) 박막(미도시) 및 불순물이 고농도로 주입된 n+ 아몰퍼스 실리콘 박막(미도시)이 순차적으로 형성된다. 이후, 상기 n+ 아몰퍼스 실리콘 박막 상에 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝되어, 상기 n+ 아몰퍼스 실리콘 박막 상에 포토레지스트 패턴(미도시)이 형성된다.
상기 아몰퍼스 실리콘 박막 및 상기 n+ 아몰퍼스 실리콘 박막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝 되고, 상기 절연막(140) 상에, 게이트 전극(221)에 대응하여, 채널패턴(150)이 형성된다. 이때 n+ 아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 한 쌍이 소정의 간격으로 이격되어 형성된다.
도 3d를 참조하면, 채널 패턴(150)이 형성된 후, 절연막(140) 상에는 소오스 전극(161)을 갖는 데이터 배선(160) 및 드레인 전극(162)이 형성된다. 데이터 배선(160)은 게이트 배선(120)과 교차하여 형성된다.
데이터 배선(160) 및 드레인 전극(162)을 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 소오스/드레인 금속막(미도시)이 형성된다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 및 구리 등을 들 수 있다. 상기 소오스/드레인 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의해서 형성될 수 있다.
상기 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에 전면전에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 소오스/드레인 금속막 상에, 상기 데이터 배선 및 상기 드레인 전극을 형성하기 위한 포토레지스트 패턴(미도시)이 형성된다. 상기 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 절연막(140) 상에는 데이터 배선(160) 및 드레인 전극(162)이 형성된다.
소오스 전극(161)은 한 쌍의 n+ 아몰퍼스 실리콘 패턴(152) 중에 어느 하나와 전기적으로 접속된다. 드레인 전극(162)은 한 쌍의 n+ 아몰퍼스 실리콘 패턴(152) 중에 나머지 하나와 전기적으로 접속된다.
도 3e를 참조하면, 데이터 배선(160) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160) 및 드레인 전극(162)을 덮는 보호막(170)이 형성된다.
보호막(170)을 형성하기 위해서, 데이터 배선(160) 및 드레인 전극(162) 상에 전면적에 걸쳐 무기막(미도시)이 형성된다. 상기 무기막으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 드레인 전극(162)의 일부분에 대응하는 영역의 무기막을 노출하는 포토레지스트 패턴(미도시)이 형성된다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 데이터 배선(160) 및 드레인 전극(162) 상에는 드레인 전극(162)의 일부를 노출하는 콘택홀(171)을 포함하는 보호막(170)이 형성된다.
도 3f를 참조하면, 보호막(170)이 형성된 후, 보호막(170) 상에 불투명 금속으로 이루어진 화소 전극(180)이 형성된다.
화소 전극(180)을 형성하기 위해서, 보호막(170) 상에 금속막(180a)이 형성된다. 금속막(180a)으로 사용될 수 있는 물질의 예로서는 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 등을 들 수 있다. 상기 금속막(180a)은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의해서 형성될 수 있다.
금속막(180a)이 형성된 후, 상기 금속막(180a) 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 금속막(180a) 상에는 제 1 포토레지스트 패턴(190)이 형성된다.
도 3g 를 참조하면, 제 1 포토레지스트 패턴(190)이 형성된 후, 제 1 포토레지스트 패턴(190)의 평면적은 애싱 공정을 통하여 감소되고, 화소 전극(180)을 형성하기 위한 형상을 갖는 제 2 포토레지스트 패턴(191)이 형성된다. 제 2 포토레지스트 패턴(191)의 폭(L)은 약 1㎛ 내지 2㎛이다.
도 3h 를 참조하면, 제 2 포토 레지스트 패턴(191)이 형성된 후, 금속막(180a)은 제 2 포토레지스트 패턴(191)을 식각마스크로 사용하여 패터닝된다. 제 2 포토레지스트 패턴의 폭(L)이 약 1㎛ 내지 2㎛이기 때문에, 금속막(180a)은 건식 식각 공정(dry etching process)에 의해서 패터닝 된다. 이로써 보호막(170) 상에 화소 전극(180)이 형성된다. 화소 전극(180)의 폭(L)은 약 1㎛ 내지 2㎛이다.
이와는 다르게 화소 전극(180)은 다음의 과정에 의해서 형성될 수 있다.
화소 전극(180)을 형성하기 위해서, 보호막(170) 상에 불투명한 금속막(미도시)이 형성되고, 상기 금속막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 금속막 상에는 상기 화소 전극을 형성하기 위한 포토레지스트 패턴(미도시)이 형성된다. 상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝 되고, 보호막(170) 상에 화소 전극(180)이 형성된다. 화소 전극(180)의 폭(L)은 약 1㎛ 내지 2㎛이다.
이로써 표시장치(1)가 형성된다.
도 4a 내지 도 4c 는 본 발명의 제 3 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다. 본 발명의 제 3 실시예에 의한 표시장치의 제조 방법은 화소 전극을 형성하는 단계를 제외하고, 제 2 실시예에 의한 표시장치의 제조 방법과 동일한다. 따라서 동일한 구성요소에 대해서는 동일한 명칭 및 참조 번호를 부여하기로 한다.
도 4a를 참조하면, 기판(110) 상에 게이트 전극(121)을 갖는 게이트 배선(120), 공통 배선(130), 공통 배선(130)에서 분기된 공통 전극(131), 절연막(140), 채널 패턴(150), 소오스 전극(161)을 갖는 데이터 배선(160), 드레인 전극(162) 및 보호막(170)이 형성된 후, 보호막(170) 상에 불투명 금속으로 이루어진 화소 전극(180)이 형성된다.
화소 전극(180)을 형성하기 위해서, 보호막(170) 상에 불투명한 금속막(미도시)이 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의해서 형성될 수 있다.
상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 금속막 상에는 제 1 포토레지스트 패턴(190)이 형성된다. 상기 금속막은 제 1 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 보호막(170) 상에 예비 화소 전극(180b)이 형성된다. 상기 금속막은 습식 식각 공정(wet etching process)에 의하여 식각된다.
도 4b 를 참조하면, 예비 화소 전극(180b)이 형성된 후, 제 1 포토레지스트 패턴(190)의 평면적은 애싱 공정을 통하여 감소되고, 예비 화소 전극(180b) 상에 제 2 포토레지스트 패턴(191)이 형성된다.
도 4c 를 참조하면, 제 2 포토 레지스트 패턴(191)이 형성된 후, 예비 화소 전극(180b)은 제 2 포토레지스트 패턴(191)을 식각마스크로 사용하여 패터닝된다. 제 2 포토레지스트 패턴(191)의 폭(L)이 약 1㎛ 내지 약 2㎛이기 때문에, 예비 화소 전극(180b)은 건식 식각 공정(dry etching process)에 의하여 식각된다. 이로써 상기 보호막(170) 상에 상기 화소 전극(180)이 형성된다. 상기 화소 전극(180)의 폭(L)은 약 1㎛ 내지 약 2㎛이다.
이로써 습식 식각 공정을 통해서 대부분의 금속막을 식각하고, 건식 식각 공정을 통해서 극히 일부분의 금속막을 식각한다. 따라서, 건식 식각 공정에 소모되는 시간을 단축하여, 전체적으로 공정시간을 단축할 수 있다.
도 5 는 본 발명의 제 4 실시예에 따른 표시장치의 평면도이다. 도 6는 도 5에 도시된 I-I` 선을 따라 절단한 단면도이다.
도 5 및 도 6 을 참조하면, 표시장치(1)는 기판(110), 게이트 배선(120), 공통 배선(130), 절연막(140), 채널 패턴(150), 데이터 배선(160), 드레인 전극(162), 보호막(170), 공통 전극(131) 및 화소 전극(180)을 포함한다.
기판(110)은 투명한 절연기판이다. 기판(110)은 예를 들어, 유리 기판(glass substrate) 또는 석영 기판(quarts substrate)일 수 있다.
기판(110) 상에 제 1 방향으로 상기 게이트 배선(120)이 배치된다. 비록, 도 5 에는 두 개의 게이트 배선(120)이 도시되어 있지만, 게이트 배선(120)은 기판(110) 상에 복수개가 배치될 수 있다. 게이트 배선(120)으로 사용될 수 있는 물 질의 예로서는 알루미늄(Al), 알루미늄 합금 및 구리(Cu) 등을 들 수 있다. 게이트 배선(120)은 게이트 배선(120)으로 부터 분기된 게이트 전극(121)을 포함한다. 게이트 전극(121)은 게이트 배선(120)으로부터 복수개가 분기되며, 게이트 배선(120)을 통해 게이트 전극(121)에 게이트 신호가 인가된다.
공통 배선(130)은 게이트 배선(120)에 평행하게, 기판(110) 상에 배치된다. 비록, 도 5 에는 두 개의 공통 배선(130)이 도시되어 있지만, 공통 배선(130)은 기판(110) 상에 복수개가 배치될 수 있다. 공통 배선(130)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 및 구리 등을 들 수 있다.
절연막(140)은 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)을 덮는다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx) 등을 들 수 있다.
채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+ 아몰퍼스 실리콘 패턴(152)을 포함한다.
아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치되며, 아몰퍼스 실리콘 패턴(151)은 게이트 전극(121)에 대응하여 배치된다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘(amorphous silicon)이다.
n+ 아몰퍼스 실리콘 패턴(152)은 한 쌍이 일정 간격으로 이격되어 아몰퍼스 실리콘 패턴(151) 상에 배치되며, 게이트 전극(121)에 대응하여 배치된다. n+ 아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 고농도의 불순물이 주입된 아몰퍼스 실리콘(amorphous silicon)이다.
데이터 배선(160)은 절연막(140) 상에 제 2 방향으로, 게이트 배선(120)과 교차하며, 화소 영역(P)을 정의하며 배치된다. 데이터 배선(160)은 한 쌍의 이격된 n+ 아몰퍼스 실리콘 패턴(152)들 중 하나와 전기적으로 접속하는 소오스 전극(161)을 포함한다. 데이터 배선(160)으로 사용될 수 있는 물질의 예로서는 알루미늄(Al), 알루미늄 합금 및 구리(Cu) 등을 들 수 있다.
드레인 전극(162)은 한 쌍의 이격된 n+ 아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 전기적으로 접속된다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다.
보호막(170)은 데이터 배선(160), 채널 패턴(150) 및 드레인 전극(162)을 덮는다. 보호막(170)은 드레인 전극(162)의 일부를 노출하는 제 1 콘택홀(172) 및 공통 배선(130)의 일부를 노출하는 제 2 콘택홀(173)을 포함한다. 보호막(170)을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.
공통 전극(131)은 보호막(170) 상에 배치되며, 공통 전극(131)은 공통 배선(130)과 전기적으로 접속한다. 공통 전극(131)은 불투명 금속으로 이루어져 있다. 공통 전극(131)으로 사용될 수 있는 물질의 예로서는 몰리브덴, 몰리브덴 합금, 티타늄 및 티타늄 합금 등을 들 수 있다.
화소 전극(180)은 보호막(170) 상에 배치되며, 화소 전극(180)은 콘택홀(171)을 통해 노출된 드레인 전극(162)과 전기적으로 접속한다. 화소 전극(180)으로 사용되는 물질은 공통 전극(131)으로 사용되는 물질과 동일하다.
공통 전극(131) 및 화소 전극(180)으로 사용되는 물질이 투명 도전성 금속일 때, 화소 영역(P)는 공통 전극(131) 및 화소 전극(180)에 의해서 형성된 중간 투과 영역 및 화소 전극(180) 및 공통 전극(131)의 사이에 배치된 투과 영역으로 구분된다.
이에 반해, 공통 전극(131) 및 화소 전극(180)으로 사용되는 물질이 불투명 금속일 때, 화소 영역(P)은 화소 전극(180) 및 공통 전극(131)에 의하여 형성된 비투과 영역 및 화소 전극(180) 및 공통 전극(131)의 사이에 배치된 투과 영역으로 구분된다.
따라서, 공통 전극(131) 및 화소 전극(180)으로 사용되는 물질이 불투명한 금속일 때, 화소 영역(P)이 상기 투과 영역과 상기 비투과 영역으로 확연히 구분되므로, 표시장치(1)는 콘트라스트비(contrast ratio)를 향상시킬 수 있다.
공통 전극(131) 및 화소 전극(180)의 폭(L)은 약 1 ㎛ 내지 약 2 ㎛이다. 화소 전극(180)은 평면에서 보았을 때, 빗(comb)형상을 가지며, 공통 전극(131)과 교대로 배치된다. 이와는 다르게, 화소 전극(180) 및 공통 전극(132)은 평면에서 보았을 때 지그 재그로 배치될 수 있다.
화소 영역(P) 내에 화소 전극(180) 및 공통 전극(131)이 배치된다. 공통 전극(131) 및 화소 전극(180)의 폭(L)이 약 1 ㎛ 내지 약 2 ㎛ 이기 때문에, 표시장치(1)는 고 개구율 및 고 휘도를 구현할 수 있다.
도 7a 내지 도 7h 는 본 발명의 제 5 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.
도 7a 를 참조하면, 투명하고 절연체인 기판(110)이 제공된다. 기판(110)의 예로서는 유리기판(glass substrate) 및 석영 기판(quarts substrate)을 들 수 있다.
기판(110) 상에 게이트 전극(121)을 갖는 게이트 배선(120) 및 공통 배선(130)이 형성된다. 공통 배선(130)은 상기 게이트 배선(120)에 평행하게 형성된다.
게이트 배선(120) 및 공통 배선(130)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐 금속막(미도시)이 형성된다. 상기 금속막을 이루는 물질의 예로서는 알루미늄(Al), 알루미늄 합금 및 구리(Cu) 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의해서 형성될 수 있다.
상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝 되어, 상기 게이트 금속막 상에는 상기 게이트 배선(120) 및 상기 공통 배선(130)에 대응하는 형상을 갖는 포토레지스트 패턴(미도시)이 형성된다.
상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에는 게이트 배선(120) 및 공통 배선(130)이 형성된다.
도 7b를 참조하면, 게이트 배선(120) 및 공통 배선(130)이 기판(110) 상에 형성된 후, 기판(110) 상에 게이트 배선(120), 공통 배선(130) 및 공통 전극(131)을 덮는 절연막(140)이 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 들 수 있다.
도 7c 를 참조하면, 절연막(140)이 형성된 후, 게이트 전극(121)에 대응하여, 절연막(140) 상에 아몰퍼스 실리콘 패턴(151) 및 n+ 아몰퍼스 실리콘 패턴(152)을 포함하는 채널 패턴(150)이 형성된다.
채널 패턴(150)을 형성하기 위해서, 절연막(140) 상에 아몰퍼스 실리콘(amorphous silicon) 박막(미도시) 및 불순물이 고농도로 주입된 n+ 아몰퍼스 실리콘 박막(미도시)이 순차적으로 증착된다. 이후, 상기 n+ 아몰퍼스 실리콘 박막 상에 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝되어, 상기 n+ 아몰퍼스 실리콘 박막 상에 포토레지스트 패턴(미도시)이 형성된다.
상기 아몰퍼스 실리콘 박막 및 상기 n+ 아몰퍼스 실리콘 박막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝 되고, 절연막(140) 상에 채널패턴(150)이 형성된다. 이때 n+ 아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 한 쌍이 소정의 간격으로 이격되어 형성된다.
도 7d를 참조하면, 채널 패턴(150)이 형성된 후, 절연막(140) 상에는 소오스 전극(161)을 갖는 데이터 배선(160) 및 드레인 전극(162)이 형성된다. 데이터 배선(160)은 게이트 배선(120)과 교차하여 형성된다.
데이터 배선(160) 및 드레인 전극(162)을 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 소오스/드레인 금속막(미도시)이 형성된다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 및 구리 등을 들 수 있다. 상기 소오스/드레인 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼 터링 공정에 의해서 형성될 수 있다.
상기 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에 전면전에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 소오스/드레인 금속막 상에, 상기 데이터 배선 및 상기 드레인 전극에 대응하는 형상을 가진 포토레지스트 패턴(미도시)이 형성된다. 상기 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 상기 절연막(140) 상에는 상기 데이터 배선(160) 및 상기 드레인 전극(162)이 형성된다.
소오스 전극(161)은 한 쌍의 n+ 아몰퍼스 실리콘 패턴(152) 중에 어느 하나와 전기적으로 접속된다. 드레인 전극(162)은 한 쌍의 n+ 아몰퍼스 실리콘 패턴(152) 중에 나머지 하나와 전기적으로 접속된다.
도 7e를 참조하면, 데이터 배선(160) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160) 및 상기 드레인 전극(162)을 덮는 보호막(170)이 형성된다. 보호막(170)을 형성하기 위해서, 데이터 배선(160) 및 드레인 전극(162) 상에 전면적에 걸쳐 무기막(미도시)이 형성된다. 상기 무기막으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 공통 배선(130) 및 드레인 전극(162)의 일부분에 대응하는 영역의 무기막을 노출하는 포토레지스트 패턴(미도시)이 형성된다. 상기 무기막은 상기 포토레지스 트 패턴을 식각마스크로 사용하여 패터닝되고, 데이터 배선(160) 및 드레인 전극(162) 상에는 보호막(170)이 형성된다. 보호막(170)은 드레인 전극(162)의 일부를 노출하는 제 1 콘택홀(172) 및 공통 배선(130)의 일부를 노출하는 제 2 콘택홀(173)을 포함한다.
보호막(170)이 형성된 후, 보호막(170) 상에 공통 전극(131) 및 화소 전극(180)이 형성된다.
도 7f 를 참조하면, 공통 전극(131) 및 화소 전극(180)을 형성하기 위해서, 보호막(170) 상에 불투명한 금속막(180a)이 형성된다. 금속막(180a)으로 사용될 수 있는 물질의 예로서는 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 등을 들 수 있다. 금속막(180a)은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의해서 형성될 수 있다.
금속막(180a)이 형성된 후, 금속막(180a) 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 금속막(180a) 상에는 제 1 포토레지스트 패턴(190)이 형성된다.
도 7g 를 참조하면, 제 1 포토레지스트 패턴(190)이 형성된 후, 제 1 포토레지스트 패턴(190)의 평면적은 애싱 공정을 통하여 감소되고, 공통 전극(131) 및 화소 전극(180)에 대응하는 형상을 갖는 제 2 포토레지스트 패턴(191)이 형성된다. 제 2 포토레지스트 패턴(191)의 폭(L)은 약 1㎛ 내지 약 2㎛이다.
도 7h 를 참조하면, 제 2 포토 레지스트 패턴(191)이 형성된 후, 금속 막(180a)은 제 2 포토레지스트 패턴(191)을 식각마스크로 사용하여 패터닝된다. 제 2 포토레지스트 패턴의 폭(L)이 1㎛ 내지 약 2㎛이기 때문에, 금속막(180a)은 건식 식각 공정(dry etching process)에 의해서 패터닝 된다. 이로써 보호막(170) 상에 공통 전극(131) 및 화소 전극(180)이 형성된다. 공통 전극(131) 및 화소 전극(180)의 폭(L)은 약 1㎛ 내지 약 2㎛이다.
이와는 다르게 공통 전극(131) 및 화소 전극(180)은 다음의 과정에 의해서 형성될 수 있다.
공통 전극(131) 및 화소 전극(180)을 형성하기 위해서, 보호막(170) 상에 상기 금속막(미도시)이 형성되고, 상기 금속막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 금속막 상에는 공통 전극(131) 및 화소 전극(180)을 형성하기 위한 포토레지스트 패턴(미도시)이 형성된다. 상기 포토레지스트 패턴의 폭은 약 1 ㎛ 내지 약 2 ㎛이다. 상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝 되고, 상기 보호막(170) 상에 공통 전극(131) 및 화소 전극(180)이 형성된다. 공통 전극(131) 및 화소 전극(180)의 폭(L)은 약 1㎛ 내지 2㎛이다.
이로써 상기 표시장치(1)가 형성된다.
도 8a 내지 도8c 는 본 발명의 제 6 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다. 본 발명의 제 6 실시예에 의한 표시장치의 제조 방법은 공통 전극 및 화소 전극을 형성하는 단계를 제외하고, 제 5 실시예에 의한 표시장치의 제조 방법과 동일한다. 따라서 동일한 구성요소에 대해서는 동일한 명칭 및 참조 번호를 부여하기로 한다.
도 8a를 참조하면, 기판(110) 상에 게이트 전극(121)을 갖는 게이트 배선(120), 공통 배선(130), 절연막(140), 채널 패턴(150), 소오스 전극(161)을 갖는 데이터 배선(160), 드레인 전극(162) 및 보호막(170)이 형성된 후, 보호막(170) 상에 공통 전극(131) 및 화소 전극(180)이 형성된다. 공통 전극(131) 및 화소 전극(180)은 불투명 금속으로 이루어져 있다.
공통 전극(131) 및 화소 전극(180)을 형성하기 위해서, 보호막(170) 상에 불투명한 금속막(미도시)이 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의해서 형성될 수 있다.
상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 금속막 상에는 제 1 포토레지스트 패턴(190)이 형성된다. 상기 금속막은 상기 제 1 포토레지스트 패턴을 식각마스크로 사용하여 예비 공통 전극(131b) 및 예비 화소 전극(180b)을 형성한다. 상기 금속막은 습식 식각 공정(wet etching process)에 의하여 식각된다.
도 8b 를 참조하면, 상기 예비 공통 전극(131b) 및 예비 화소 전극(180b)이 형성된 후, 제 1 포토레지스트 패턴(190)의 평면적은 애싱 공정을 통하여 감소되 고, 상기 예비 공통 전극(131b) 및 예비 화소 전극(180b) 상에 제 2 포토레지스트 패턴(191)이 형성된다. 제 2 포토레지스트 패턴(191)의 폭(L)은 약 1㎛ 내지 약 2㎛이다.
도 8c 를 참조하면, 제 2 포토 레지스트 패턴(191)이 형성된 후, 예비 공통 전극(131b) 및 예비 화소 전극(180b)은 제 2 포토레지스트 패턴(191)을 식각마스크로 사용하여 패터닝된다. 제 2 포토레지스트 패턴(191)의 폭(L)이 약 1㎛ 내지 약 2㎛ 이기 때문에, 예비 공통 전극(131b) 및 예비 화소 전극(180b)은 건식 식각 공정(dry etching process)에 의하여 식각된다. 이로써, 보호막(170) 상에 공통 전극(131) 및 화소 전극(180)이 형성된다. 공통 전극(131) 및 화소 전극(180)의 폭(L)은 약 1㎛ 내지 2㎛이다.
습식 식각 공정을 통해서 대부분의 금속막이 식각되고, 건식 식각 공정을 통해 나머지 일부분의 금속막이 식각된다. 따라서 건식 식각 공정에 소모되는 시간이 단축되고, 전체 공정시간이 단축된다.
이상에서, 상세하게 설명한 바에 의하면, 본 발명은 불투명한 금속으로 이루어진 화소 전극을 포함한다. 따라서 본 발명에 의하여 고 콘트라스트비(contrast ratio)의 표시장치를 제공한다.
또한 본 발명은 불투명한 금속으로 이루어진 화소 전극을 포함하는 표시장치의 제조 방법을 포함한다. 따라서 본 발명에 의하여 고 콘트라스트비의 표시장치를 제조할 수 있다.

Claims (23)

  1. 기판;
    상기 기판 상에 제 1 방향을 배치되며, 게이트 전극을 갖는 게이트 배선;
    상기 기판 상에 상기 게이트 배선에 평행하게 배치되는 공통 배선;
    상기 공통 배선에서 분기되고, 상기 공통 배선과 일체로 형성된 공통 전극;
    상기 게이트 배선, 상기 공통 배선 및 상기 공통 전극을 덮는 절연막;
    상기 절연막 상에 배치되며, 상기 게이트 전극에 대응하는 채널 패턴;
    제 2 방향으로 배치되며, 상기 채널 패턴과 전기적으로 접속하는 소오스 전극을 갖는 데이터 배선;
    상기 소오스 전극에 이격되며, 상기 채널 패턴과 전기적으로 접속하는 드레인 전극; 및
    상기 드레인 전극에 전기적으로 접속되며, 콘트라스트비(contrast ratio)를 향상하기 위해 불투명한 금속으로 이루어진 화소전극을 포함하고,
    상기 화소전극은 보호막 상에 형성되고,
    상기 보호막은 상기 데이터 배선, 상기 채널 패턴 및 상기 드레인 전극 상에 형성되고,
    개구율을 향상하기 위한 상기 화소전극의 폭은 1㎛ 내지 2㎛이고,
    상기 공통 배선은 상기 게이트 배선으로부터 상기 화소전극을 가로지르며 배치되고,
    상기 공통 전극 및 상기 화소전극은 상기 게이트 배선의 수직한 방향을 따라 지그 재그 형상으로 배치되고,
    상기 공통 전극과 상기 화소전극의 전위차의 크기에 따라서 액정의 배열이 달라지는 표시장치.
  2. 제 1 항에 있어서, 상기 화소 전극은 몰리브덴, 몰리브덴 합금, 티타늄 및 티타늄 합금으로 구성되는 그룹으로부터 선택된 금속을 적어도 하나 포함하는 것을 특징으로 하는 표시장치.
  3. 삭제
  4. 제 1 항에 있어서, 상기 공통 전극 및 상기 화소 전극은 교대로 배치되는 것을 특징으로 하는 표시장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 기판;
    상기 기판 상에 제 1 방향을 배치되며, 게이트 전극을 갖는 게이트 배선;
    상기 기판 상에 상기 게이트 배선에 평행하게 배치되는 공통 배선;
    상기 게이트 배선, 상기 공통 배선 및 상기 공통 전극을 덮는 절연막;
    상기 절연막 상에 배치되며, 상기 게이트 전극에 대응하는 채널 패턴;
    제 2 방향으로 배치되며, 상기 채널 패턴과 전기적으로 접속하는 소오스 전극을 갖는 데이터 배선;
    상기 소오스 전극에 이격되며, 상기 채널 패턴과 전기적으로 접속하는 드레인 전극;
    상기 공통 배선에 콘택홀에 의해 전기적으로 접속하며, 콘트라스트비(contrast ratio)를 향상하기 위해 불투명한 금속으로 이루어진 공통 전극; 및
    상기 드레인 전극에 전기적으로 접속하며, 콘트라스트비(contrast ratio)를 향상하기 위해 불투명한 금속으로 이루어진 화소 전극을 포함하고,
    상기 화소 전극은 보호막 상에 형성되고,
    상기 보호막은 상기 데이터 배선, 상기 채널 패턴 및 상기 드레인 전극 상에 형성되고,
    개구율을 향상하기 위해 상기 화소 전극의 폭은 1㎛ 내지 2㎛이고,
    개구율을 향상하기 위해 상기 공통 전극의 폭은 1㎛ 내지 2㎛이고,
    상기 공통 배선은 상기 게이트 배선으로부터 상기 화소 전극을 가로지르며 배치되고,
    상기 공통 전극 및 상기 화소 전극은 상기 게이트 배선의 수직한 방향을 따라 지그 재그 형상으로 배치되고,
    상기 공통 전극과 상기 화소 전극의 전위차의 크기에 따라서 액정의 배열이 달라지는 표시장치.
  13. 제 12 항에 있어서, 상기 공통 전극 및 화소 전극은 몰리브덴, 몰리브덴 합금, 티타늄 및 티타늄 합금으로 구성되는 그룹으로부터 선택된 금속을 적어도 하나 포함하는 것을 특징으로 하는 표시장치.
  14. 삭제
  15. 삭제
  16. 제 12 항에 있어서, 상기 공통 전극 및 상기 화소 전극은 교대로 배치되는 것을 특징으로 하는 표시장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020070038113A 2007-04-19 2007-04-19 표시장치 및 이의 제조 방법 KR101350600B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070038113A KR101350600B1 (ko) 2007-04-19 2007-04-19 표시장치 및 이의 제조 방법
TW097114375A TWI390311B (zh) 2007-04-19 2008-04-18 顯示裝置及其製造方法
US12/081,709 US8390752B2 (en) 2007-04-19 2008-04-18 Display device with realized a high contrast ratio and method for fabricating the same
CN200810093120A CN100580939C (zh) 2007-04-19 2008-04-21 显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070038113A KR101350600B1 (ko) 2007-04-19 2007-04-19 표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080094125A KR20080094125A (ko) 2008-10-23
KR101350600B1 true KR101350600B1 (ko) 2014-01-10

Family

ID=40035103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070038113A KR101350600B1 (ko) 2007-04-19 2007-04-19 표시장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US8390752B2 (ko)
KR (1) KR101350600B1 (ko)
CN (1) CN100580939C (ko)
TW (1) TWI390311B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101899930B1 (ko) * 2011-11-09 2018-09-19 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102629587A (zh) * 2011-11-24 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US8891050B2 (en) * 2011-12-15 2014-11-18 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN114488627B (zh) * 2020-10-26 2024-04-30 瀚宇彩晶股份有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256081B1 (en) 1998-05-29 2001-07-03 Hyundai Electronics Industries Co., Ltd. LCD of high aperture ratio and high transmittance preventing color shift having transparent pixel and counter electrodes producing oblique electric fields
JP2003282275A (ja) 2002-03-26 2003-10-03 National Institute Of Advanced Industrial & Technology 偏光有機電界発光素子及びその製造方法
US6724452B1 (en) 1997-06-12 2004-04-20 Fujitsu Display Technologies Corporation Vertically aligned (VA) liquid crystal display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335770B1 (en) * 1997-07-22 2002-01-01 Lg. Philips Lcd Co., Ltd. In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR101074396B1 (ko) * 2005-06-30 2011-10-17 엘지디스플레이 주식회사 횡전계방식 액정표시소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724452B1 (en) 1997-06-12 2004-04-20 Fujitsu Display Technologies Corporation Vertically aligned (VA) liquid crystal display device
US6256081B1 (en) 1998-05-29 2001-07-03 Hyundai Electronics Industries Co., Ltd. LCD of high aperture ratio and high transmittance preventing color shift having transparent pixel and counter electrodes producing oblique electric fields
JP2003282275A (ja) 2002-03-26 2003-10-03 National Institute Of Advanced Industrial & Technology 偏光有機電界発光素子及びその製造方法

Also Published As

Publication number Publication date
TW200912497A (en) 2009-03-16
KR20080094125A (ko) 2008-10-23
TWI390311B (zh) 2013-03-21
US20090057667A1 (en) 2009-03-05
US8390752B2 (en) 2013-03-05
CN100580939C (zh) 2010-01-13
CN101290937A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
US8465995B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
EP2565916B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
US7663710B2 (en) Liquid crystal display device of horizontal electric field type and fabricating method thereof
EP1729169B1 (en) Display device, method of manufacturing the same and mask for manufacturing the same
JP2008282052A (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
KR102182428B1 (ko) 표시 장치 및 그 제조 방법
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101350600B1 (ko) 표시장치 및 이의 제조 방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR101329284B1 (ko) 표시 기판 및 이의 제조 방법
KR20080020100A (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101374959B1 (ko) 표시기판 및 이의 제조 방법
CN108363252A (zh) 液晶显示装置及tft阵列基板的制造方法
JP5236370B2 (ja) Ｔｆｔ基板の製造方法及びｔｆｔ基板
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR20070004276A (ko) 어레이 기판의 제조방법
KR101296485B1 (ko) 액정표시장치 및 그 제조방법
CN115497963A (zh) 阵列基板及其制备方法、显示面板
KR20080023019A (ko) 표시 장치 및 이의 제조방법
KR101338739B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조 방법
KR20040061595A (ko) 액정표시소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7