CN102983103B - 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 - Google Patents
制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN102983103B CN102983103B CN201210530381.5A CN201210530381A CN102983103B CN 102983103 B CN102983103 B CN 102983103B CN 201210530381 A CN201210530381 A CN 201210530381A CN 102983103 B CN102983103 B CN 102983103B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- electrode
- film
- reserve area
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种制作薄膜晶体管阵列基板的方法、阵列基板和显示装置,方法包括:在玻璃基板上,形成一层透明导电薄膜,形成一层栅金属薄膜,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形;形成栅绝缘层薄膜、半导体层薄膜和钝化层薄膜,通过一次构图工艺形成包括半导体层和钝化层的图形;形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形。利用灰色调或者半灰调掩模板技术,在薄膜晶体管阵列基板的制作过程中,通过三次构图工艺制作完成有机薄膜晶体管阵列基板,用到的掩模板数量少,生产效率高且生产成本低。
Description
技术领域
本发明涉及有机薄膜晶体管技术,特别是指一种制作薄膜晶体管阵列基板的方法、阵列基板和显示装置。
背景技术
薄膜晶体管(TFT)是采用半导体为有源层的逻辑单元器件,适用于柔性基板,适合大面积加工且工艺成本低,在平板、传感器、存储卡和射频识别标签等领域有广泛的应用。
为降低薄膜晶体管阵列基板的制作成本,提高生产效率,薄膜晶体管阵列基板制作过程中的构图工艺,逐渐发展为基于狭缝光刻技术的四次构图工艺。
现有技术存在如下问题:采用基于狭缝光刻技术的四次构图工艺制作薄膜晶体管阵列基板的过程仍然存在掩模板使用过多,生产效率低下的问题。
发明内容
本发明要解决的技术问题是提供一种制作薄膜晶体管阵列基板的方法、阵列基板和显示装置,减少用到的掩模板的数量,提高生产效率。
为解决上述技术问题,本发明的实施例提供一种制作薄膜晶体管阵列基板的方法,包括:在玻璃基板上,形成一层透明导电薄膜,形成一层栅金属薄膜,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形;形成栅绝缘层薄膜、半导体层薄膜和钝化层薄膜,通过一次构图工艺形成包括半导体层和钝化层的图形;形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形。
所述的方法中,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形具体包括:旋涂一层光刻胶,采用半色调或者灰色调掩模板对光刻胶进行曝光显影;光刻胶完全保留区域对应于形成包括所述栅电极和栅线PAD;光刻胶部分保留区域对应于形成包括所述第一透明电极的图形;光刻胶完全去除区域是所述光刻胶完全保留区域和光刻胶部分保留区域之外的区域。
所述的方法中,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形包括第一次刻蚀,所述第一次刻蚀包括:刻蚀掉所述光刻胶完全去除区域的透明导电薄膜与栅金属薄膜;对光刻胶进行灰化,去除掉所述光刻胶部分保留区域的光刻胶。
所述的方法中,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形还包括第二次刻蚀,所述第二次刻蚀包括:刻蚀掉所述光刻胶部分保留区域的栅金属薄膜,得到第一透明电极图形。
所述的方法中,通过一次构图工艺形成包括半导体层和钝化层的图形包括:采用旋涂的方式制备栅绝缘层薄膜,在80℃~100℃前烘1min~25min,100℃~160℃后烘1min~25min,直至所述栅绝缘层薄膜的厚度为300nm~1500nm;利用真空蒸发制备半导体层薄膜,半导体层薄膜厚度为40nm~150nm;利用旋涂方式制备钝化层薄膜;旋涂一层光刻胶,采用半色调或者灰色调掩模板对光刻胶进行曝光显影;光刻胶完全保留区域对应于形成钝化层图形;光刻胶部分保留区域对应于形成包括半导体层薄膜与源漏电极金属薄膜接触部分的图形;光刻胶完全去除区域是光刻胶完全保留区域与光刻胶部分保留区域之外的区域。
所述的方法中,通过一次构图工艺形成包括半导体层和钝化层的图形包括第一次刻蚀,所述第一次刻蚀包括:刻蚀掉所述光刻胶完全去除区域的栅绝缘层薄膜、钝化层薄膜和半导体层薄膜,以及暴露出栅线PAD;对光刻胶进行灰化,去除掉所述光刻胶部分保留区域的光刻胶。
所述的方法中,通过一次构图工艺形成包括半导体层和钝化层的图形还包括第二次刻蚀,所述第二次刻蚀包括:刻蚀掉所述光刻胶部分保留区域的钝化层薄膜,暴露出与源漏电极金属薄膜的接触部分;剥离掉光刻胶得到栅电极和栅线PAD。
所述的方法中,形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形,包括:在玻璃基板上,沉积透明导电薄膜,然后沉积源漏电极金属薄膜;旋涂一层光刻胶,用半色调或者灰色调掩模板对光刻胶进行曝光显影;光刻胶完全保留区域对应于形成包括源电极、漏电极、数据线和栅线PAD,光刻胶部分保留区域对应于形成包括第二透明电极的图形,光刻胶完全去除区域是光刻胶完全保留区域与光刻胶部分保留区域之外的区域。
所述的方法中,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形包括第一次刻蚀,所述第一次刻蚀包括:刻蚀掉所述光刻胶完全去除区域的透明导电薄膜与源漏电极金属薄膜;对光刻胶进行灰化,所述光刻胶部分保留区域的光刻胶被去除掉。
所述的方法中,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形还包括第二次刻蚀,所述第二次刻蚀包括:刻蚀掉所述光刻胶部分保留区域的源漏电极金属薄膜,得到第二透明电极图形。
一种薄膜晶体管阵列基板,包括:玻璃基板,位于所述玻璃基板上的第一透明电极的图形,所述第一透明电极的图形包括板状的第一透明电极和第一透明导电薄膜图形;栅极,位于所述第一透明导电薄膜图形的上方;覆盖了栅极和第一透明电极的图形的栅绝缘层薄膜;位于所述栅绝缘层薄膜之上形成有半导体层图形;半导体层图形之上形成有钝化层图形;钝化层图形承载了第二透明电极的图形,所述第二透明电极的图形包括狭缝状的第二透明电极和第二透明电极薄膜图形;源电极和漏电极均位于第二透明电极薄膜图形的上方,TFT沟道上方留有钝化层图形。
所述的阵列基板中,所述第一透明电极具体是公共电极,第一透明导电薄膜图形的一部分是栅线PAD的一部分。
所述的阵列基板中,源电极和漏电极均位于第二透明电极薄膜图形的上方具体包括:位于源电极下方的第二透明电极薄膜图形与所述源电极形状一致,位于漏电极下方的第二透明电极薄膜图形与所述漏电极形状一致。
所述的阵列基板中,栅线PAD的上方形成有源漏电极金属薄膜的一部分和第二透明导电薄膜图形的一部分。
所述的阵列基板中,数据线PAD位于所述钝化层图形的上方,包括第二透明导电薄膜图形一部分和源漏金属的一部分。
所述的阵列基板中,所述半导体层是有机半导体层,所述TFT沟道上方留有的钝化层图形作为有机半导体层的阻挡层。
一种显示装置,包括上述的阵列基板。
本发明的上述技术方案的有益效果如下:利用灰色调或者半灰调掩模板技术,在薄膜晶体管阵列基板的制作过程中,将栅电极、栅线PAD和第一透明电极在一次构图工艺中实现,将半导体图形与钝化层图形在一次构图工艺中实现,将源电极、漏电极、TFT沟道、数据线以及第二透明电极在一次构图工艺中实现,用到的掩模板数量少,生产效率高且生产成本低。
附图说明
图1表示一种制作薄膜晶体管阵列基板的方法流程示意图;
图2表示沉积透明导电薄膜与栅金属薄膜后的截面示意图;
图3表示第一次构图工艺中曝光显影之后的TFT的截面图;
图4表示第一次构图工艺中第一次刻蚀之后的TFT的截面图;
图5表示第一次构图工艺中去除光刻胶部分保留区域的光刻胶的示意图;
图6表示第一次构图工艺中第二次刻蚀之后的TFT的截面;
图7表示第一次构图工艺中剥离掉光刻胶后的TFT截面;
图8表示制备了栅绝缘层、半导体层以及钝化层之后的TFT截面;
图9表示第二次构图工艺中曝光显影之后的TFT的截面;
图10表示第二次构图工艺中第一次刻蚀之后的TFT的截面;
图11表示第二次构图工艺中对光刻胶进行灰化后的TFT的截面;
图12表示第二次构图工艺中第二次刻蚀之后的TFT的截面;
图13表示第二次构图工艺后的TFT的截面;
图14表示形成透明导电薄膜与源漏电极金属薄膜后的截面;
图15表示第三次构图工艺中曝光显影之后的TFT的截面;
图16表示第三次构图工艺中第一次刻蚀之后的TFT的截面;
图17表示第三次构图工艺中对光刻胶进行灰化后的TFT的截面;
图18表示第三次构图工艺中第二次刻蚀之后的TFT的截面;
图19表示第三次构图工艺中剥离掉光刻胶后的TFT截面;
玻璃基板 1
透明导电薄膜 2
栅金属薄膜 3
栅绝缘层薄膜 4
半导体层薄膜 5
钝化层薄膜 6
第二透明导电薄膜 7
源漏电极金属薄膜 8
光刻胶 15
栅线PAD 110
公共电极图形 120
数据线PAD 130。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
利用灰色调或者半灰调掩模板技术,在三次构图工艺中,制作完成薄膜晶体管阵列基板。
本发明实施例提供一种制作薄膜晶体管阵列基板的方法,如图1所示,包括:
步骤101,如图2所示,在玻璃基板上,形成一层透明导电薄膜,形成一层栅金属薄膜,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形;
步骤102,形成栅绝缘层薄膜、半导体层薄膜和钝化层薄膜,通过一次构图工艺形成包括半导体层和钝化层的图形;
步骤103,形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形。
应用所提供的技术方案,利用灰色调或者半灰调掩模板技术,在薄膜晶体管阵列基板的制作过程中,将栅电极、栅线图形和第一透明电极在一次构图工艺中实现,将半导体图形与钝化层图形在一次构图工艺中实现,将源电极、漏电极、TFT沟道、数据线以及第二透明电极在一次构图工艺中实现;所用到的掩模板数量少,生产效率高且生产成本低。
其中,栅线PAD(栅线图形)110在液晶屏的最外侧,用于连接外电路。半导体层薄膜5具体是有机半导体层薄膜,此时,形成的半导体层则具体是有机半导体层,因此制备完成的薄膜晶体管阵列基板是有机薄膜晶体管阵列基板,有机半导体图形与阻挡层图形在一次构图工艺中实现,阻挡层由钝化层图形的一部分形成,钝化层图形则是由钝化层薄膜6形成的。
在一个优选实施例中,如图3所示,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形(第一次构图工艺)具体包括:旋涂一层光刻胶15,采用半色调或者灰色调掩模板对光刻胶15进行曝光显影;
光刻胶完全保留区域对应于形成包括所述栅电极和栅线PAD110;
光刻胶部分保留区域对应于形成包括第一透明电极的图形;
光刻胶完全去除区域是光刻胶完全保留区域和光刻胶部分保留区域之外的区域。
在一个优选实施例中,如图4所示,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形(第一次构图工艺)包括第一次刻蚀,所述第一次刻蚀包括:
刻蚀掉光刻胶完全去除区域的栅金属薄膜3与透明导电薄膜2;
如图5所示,对光刻胶15进行灰化,去除掉所述光刻胶部分保留区域的光刻胶15。
在一个优选实施例中,如图6所示,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形(第一次构图工艺)还包括第二次刻蚀,所述第二次刻蚀包括:
刻蚀掉所述光刻胶部分保留区域的栅金属薄膜3,得到第一透明电极的图形。
图3至图7对应着的实施例描述了第一次构图工艺过程中,对光刻胶15进行曝光显影,第一次刻蚀以及第二次刻蚀的情形。应用各个实施例提供的技术方案,步骤101具体包括如下流程:
步骤a1,在玻璃基板1上利用溅射方法沉积一层透明导电薄膜2,在透明导电薄膜2上沉积栅金属薄膜3;
图2是形成透明导电薄膜2与栅金属薄膜3后的薄膜晶体管阵列基板的截面。
步骤a2,旋涂一层光刻胶15。
采用半色调或者灰色调掩模板对光刻胶15进行曝光显影;如图3所示,是第一次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面。
光刻胶完全保留区域对应于形成包括栅电极和栅线PAD110;
光刻胶部分保留区域对应于形成包括第一透明电极的图形;
光刻胶完全去除区域对应于光刻胶完全保留区域与光刻胶部分保留区域之外的区域。
步骤a3,对于图3所示的阵列基板进行第一次刻蚀,刻蚀掉光刻胶完全去除区域的透明导电薄膜2与栅金属薄膜3;图4则是第一次构图工艺中第一次刻蚀之后的TFT的截面。
步骤a4,对图4的阵列基板上的光刻胶15进行灰化,即,将光刻胶部分保留区域的光刻胶15去除掉,图5所示为第一次构图工艺中对光刻胶15进行灰化后的TFT的截面。
步骤a5,对图5所示的阵列基板进行第二次刻蚀,刻蚀掉光刻胶部分保留区域的栅金属薄膜3,得到第一透明电极的图形;图6所示为第一次构图工艺中第二次刻蚀之后的TFT的截面。
如图7所示,为第一次构图工艺中剥离掉光刻胶后的TFT截面,包括栅线PAD110,栅电极和公共电极图形120。高级超维场转换(ADS)模式中,公共电极图形120连接公共电极,使液晶发生偏转;栅线PAD110在液晶屏的最外侧,用来连接外电路。
在一个优选实施例中,如图8所示,通过一次构图工艺形成包括半导体层和钝化层的图形包括:
采用旋涂的方式制备栅绝缘层薄膜4,在80℃~100℃前烘1min~25min,100℃~160℃后烘1min~25min,直至栅绝缘层薄膜4的厚度为300nm~1500nm;
利用真空蒸发制备半导体层薄膜5,半导体层薄膜5厚度为40nm~150nm;
利用旋涂的方式制备钝化层薄膜6;
如图9所示,旋涂一层光刻胶15,采用半色调或者灰色调掩模板对光刻胶15进行曝光显影;
光刻胶完全保留区域对应于形成钝化层图形;
光刻胶部分保留区域对应于形成包括半导体层薄膜5与源漏电极金属薄膜8的接触部分的图形;
光刻胶完全去除区域是光刻胶完全保留区域与光刻胶部分保留区域之外的区域。其中,钝化层薄膜6具有光敏特性。
在一个优选实施例中,如图10所示,通过一次构图工艺形成包括半导体层和钝化层的图形包括第一次刻蚀,第一次刻蚀包括:
刻蚀掉所述光刻胶完全去除区域的栅绝缘层薄膜4、半导体层薄膜5以及钝化层薄膜6,暴露出栅线PAD110;
如图11所示,对光刻胶15进行灰化,去除掉所述光刻胶部分保留区域的光刻胶15。
在一个优选实施例中,通过一次构图工艺形成包括半导体层和钝化层的图形还包括第二次刻蚀,所述第二次刻蚀包括:
如图12所示,刻蚀掉所述光刻胶部分保留区域的钝化层薄膜6,暴露出半导体层薄膜5上与源漏电极金属薄膜8的接触部分;
如图13所示,剥离掉光刻胶15得到栅电极和栅线PAD110。
图8至图13对应着的实施例描述了第二次构图工艺过程中,制备栅绝缘层薄膜4,半导体层薄膜5和钝化层薄膜6,对光刻胶15进行曝光显影,第一次刻蚀以及第二次刻蚀的情形。应用各个实施例提供的技术方案,步骤102具体包括如下流程:
步骤b1,在完成步骤101的玻璃基板1上,采用旋涂的方式制备聚乙烯苯酚PVP栅绝缘层薄膜4,在80℃~100℃前烘1min~25min,100℃~160℃后烘1min~25min,直至栅绝缘层薄膜4的厚度为300nm~1500nm。
步骤b2,利用真空蒸发的方式制备酞菁氧钒的半导体层薄膜5,半导体层薄膜5的厚度为50nm;
然后,利用旋涂的方式制备聚甲基丙烯酸甲酯薄膜作为钝化层薄膜6。
如图8所示,是制备了栅绝缘层薄膜4、半导体层薄膜5以及钝化层薄膜6之后的TFT截面。
步骤b3,旋涂一层光刻胶15,采用半色调或者灰色调掩模板对光刻胶15进行曝光显影;图9所示为第二次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面;
或者不涂光刻胶15,以甲基丙烯酸甲酯薄膜既做钝化层薄膜6又做光敏层,直接曝光显影得到钝化层图形。
步骤b4,光刻胶完全保留区域对应于形成钝化层图形区域;
光刻胶部分保留区域对应于形成半导体与源漏电极金属薄膜8接触部分的图形;
光刻胶完全去除区域对应于光刻胶完全保留区域与光刻胶部分保留区域之外的区域。
第二次构图工艺中,对于图9所示的阵列基板进行第一次刻蚀,刻蚀掉光刻胶完全去除区域的栅绝缘层薄膜4、半导体层薄膜5和钝化层薄膜6,暴露出栅线PAD110,图10为第二次构图工艺中第一次刻蚀之后的TFT的截面。
步骤b5,对图10所示的阵列基板上的光刻胶15进行灰化,光刻胶部分保留区域的光刻胶15被去除掉,得到图11中的第二次构图工艺中对光刻胶15进行灰化后的TFT的截面。
步骤b6,对图11所示的阵列基板进行第二次刻蚀,刻蚀掉光刻胶部分保留区域的钝化层薄膜6,暴露出半导体层薄膜5上与源漏金属电极薄膜8的接触部分;图12所示为第二次构图工艺中第二次刻蚀之后的TFT的截面。
步骤b7,如图13所示,剥离掉光刻胶15。
在完成第二次构图工艺之后,执行第三次构图工艺。
在一个优选实施例中,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形包括:
如图14所示,在步骤102之后的玻璃基板上,沉积第二透明导电薄膜7,然后沉积源漏电极金属薄膜8;
如图15所示,旋涂一层光刻胶15,用半色调或者灰色调掩模板对光刻胶15进行曝光显影;
光刻胶完全保留区域对应于形成包括源电极、漏电极、数据线和栅线PAD110;
光刻胶部分保留区域对应于形成第二透明电极的图形,
光刻胶完全去除区域是光刻胶完全保留区域与光刻胶部分保留区域之外的区域。
在一个优选实施例中,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形还包括第一次刻蚀,所述第一次刻蚀包括:
如图16所示,刻蚀掉所述光刻胶完全去除区域的第二透明导电薄膜7与源漏电极金属薄膜8;
如图17所示,对光刻胶15进行灰化,光刻胶部分保留区域的光刻胶15被去除掉。
在一个优选实施例中,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形还包括第二次刻蚀,所述第二次刻蚀包括:
如图18所示,刻蚀掉所述光刻胶部分保留区域的源漏电极金属薄膜8,得到第二透明电极的图形。
如图19所示,剥离掉光刻胶15。
图8至图13对应着的实施例描述了第三次构图工艺过程中,沉积第二透明导电薄膜7和源漏电极金属薄膜8,对光刻胶15进行曝光显影,第一次刻蚀以及第二次刻蚀的情形。应用各个实施例提供的技术方案,步骤103具体包括如下流程:
步骤c1,在完成步骤102的阵列基板上,沉积第二透明导电薄膜7,然后沉积源漏电极金属薄膜8,图14为形成第二透明导电薄膜7与源漏电极金属薄膜8后的截面。
步骤c2,旋涂一层光刻胶15,用半色调或者灰色调掩模板对光刻胶15进行曝光显影;
如图15为第三次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面。
步骤c3,光刻胶完全保留区域对应形成源电极、漏电极和数据线PAD130,
光刻胶部分保留区域对应于形成像素电极图形区域,
光刻胶完全去除区域对应于光刻胶完全保留区域与光刻胶部分保留区域之外的区域。
对于图15所示的阵列基板进行第一次刻蚀,刻蚀掉光刻胶完全去除区域的第二透明导电薄膜7与源漏电极金属薄膜8。
图16为第三次构图工艺中第一次刻蚀之后的TFT的截面。
步骤c4,接着对图16的阵列基板上的光刻胶进行灰化,光刻胶部分保留区域的光刻胶被去除掉。
图17为第三次构图工艺中对光刻胶进行灰化后的TFT的截面。
步骤c5,对图17所示的阵列基板进行第二次刻蚀,刻蚀掉光刻胶部分保留区域的源漏电极金属薄膜8,得到第二透明电极图形;
图18为第三次构图工艺中第二次刻蚀之后的TFT的截面,图19为第三次构图工艺中剥离掉光刻胶15后的TFT截面,显示有栅线PAD110,栅电极,源电极,漏电极,公共电极图形120和数据线PAD130。
在一个优选实施例中,基于一种制作薄膜晶体管阵列基板的方法所形成的薄膜晶体管阵列基板包括:
玻璃基板1,
在所述玻璃基板1上形成的一层透明导电薄膜2,
在所述透明导电薄膜2上形成的一层栅金属薄膜3,
通过一次构图工艺形成的包括栅电极、栅线和第一透明电极的图形;
通过一次构图工艺形成的有机半导体层图形和钝化层图形;
沉积的第二透明导电薄膜7,
沉积的源漏电极金属薄膜8,
通过一次构图形成的源电极、漏电极、TFT沟道、数据线和第二透明电极的图形。
本发明实施例提供一种薄膜晶体管阵列基板,如图19所示,包括:
玻璃基板1,
位于所述玻璃基板1上的第一透明电极的图形,所述第一透明电极的图形包括板状的第一透明电极和第一透明导电薄膜图形;
栅极,位于所述第一透明导电薄膜图形的上方;
覆盖了栅极和第一透明电极的图形的栅绝缘层薄膜4;
位于所述栅绝缘层薄膜4之上形成有半导体层图形;
半导体层图形之上形成有钝化层图形;
钝化层图形承载了第二透明电极的图形,所述第二透明电极的图形包括狭缝状的第二透明电极和第二透明电极薄膜图形;
源电极和漏电极均位于第二透明电极薄膜图形的上方,TFT沟道上方留有钝化层图形。
在一个优选实施例中,所述第一透明电极具体是公共电极,第一透明导电薄膜图形的一部分是栅线PAD110的一部分。
在一个优选实施例中,所源电极和漏电极均位于第二透明电极薄膜图形的上方具体包括:
位于源电极下方的第二透明电极薄膜图形与所述源电极形状一致,
位于漏电极下方的第二透明电极薄膜图形与所述漏电极形状一致。
在一个优选实施例中,栅线PAD110的上方形成有源漏电极金属薄膜8的一部分和第二透明导电薄膜图形的一部分。
在一个优选实施例中,数据线PAD130位于所述钝化层图形的上方,包括第二透明导电薄膜图形一部分和源漏电极金属薄膜8的一部分。
在一个优选实施例中,所述半导体层是有机半导体层,所述TFT沟道上方留有的钝化层图形作为有机半导体层的阻挡层。
本发明实施例提供一种显示装置,包括上述的阵列基板,如图19所示,阵列基板包括:
玻璃基板1,
位于所述玻璃基板1上的第一透明电极的图形,所述第一透明电极的图形包括板状的第一透明电极和第一透明导电薄膜图形;
栅极,位于所述第一透明导电薄膜图形的上方;
覆盖了栅极和第一透明电极的图形的栅绝缘层薄膜4;
位于所述栅绝缘层薄膜4之上形成有半导体层图形;
半导体层图形之上形成有钝化层图形;
钝化层图形承载了第二透明电极的图形,所述第二透明电极的图形包括狭缝状的第二透明电极和第二透明电极薄膜图形;
源电极和漏电极均位于第二透明电极薄膜图形的上方,TFT沟道上方留有钝化层图形。
在一个优选实施例中,所述第一透明电极具体是公共电极,第一透明导电薄膜图形的一部分是栅线PAD110的一部分。
在一个优选实施例中,所源电极和漏电极均位于第二透明电极薄膜图形的上方具体包括:
位于源电极下方的第二透明电极薄膜图形与所述源电极形状一致,
位于漏电极下方的第二透明电极薄膜图形与所述漏电极形状一致。
在一个优选实施例中,栅线PAD110的上方形成有源漏电极金属薄膜8的一部分和第二透明导电薄膜图形的一部分。
在一个优选实施例中,数据线PAD130位于所述钝化层图形的上方,包括第二透明导电薄膜图形一部分和源漏电极金属薄膜8的一部分。
在一个优选实施例中,所述半导体层是有机半导体层,所述TFT沟道上方留有的钝化层图形作为有机半导体层的阻挡层。
采用本方案之后的优势是:利用灰色调或者半灰调掩模板技术,在三次构图工艺中:通过第一次构图工艺完成制作栅电极、栅线图形和第一透明电极图形,通过第二次构图工艺完成制作半导体图形与阻挡层图形,通过第三次构图工艺完成制作源电极、漏电极、TFT沟道、数据线以及第二透明电极图形。当半导体层图形具体是有机半导体层图形时,有机半导体图形与阻挡层图形在一次构图工艺中实现,阻挡层由钝化层图形的一部分形成。当半导体层图形具体是其他半导体层图形时,沟道处的钝化层图形可以用来保护沟道。由于每次构图工艺均需要把掩模板图形转移到薄膜图形上,而每一层图形都需要精确的覆盖在另一层薄膜图形上,因此在制作薄膜晶体管阵列基板的过程中,所用到的掩模板数量越少,生产效率越高且成本越低。
本发明提供的显示装置包括上述任意一种阵列基板。显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框以及导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种制作薄膜晶体管阵列基板的方法,其特征在于,包括:
在玻璃基板上,形成一层透明导电薄膜,形成一层栅金属薄膜,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形;
形成栅绝缘层薄膜、半导体层薄膜和钝化层薄膜,通过一次构图工艺形成包括栅绝缘层、半导体层和钝化层的图形,包括:采用旋涂的方式制备栅绝缘层薄膜,在80℃~100℃前烘1min~25min,100℃~160℃后烘1min~25min,直至所述栅绝缘层薄膜的厚度为300nm~1500nm;
利用真空蒸发制备半导体层薄膜,半导体层薄膜厚度为40nm~150nm;
利用旋涂方式制备钝化层薄膜;
旋涂一层光刻胶,采用半色调或者灰色调掩模板对光刻胶进行曝光显影;
光刻胶完全保留区域对应于形成钝化层图形;
光刻胶部分保留区域对应于形成包括半导体层薄膜与源漏电极金属薄膜接触部分的图形;
光刻胶完全去除区域是光刻胶完全保留区域与光刻胶部分保留区域之外的区域;
形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形,位于源电极下方的第二透明电极薄膜图形与所述源电极形状一致,位于漏电极下方的第二透明电极薄膜图形与所述漏电极形状一致;TFT沟道上方留有的钝化层图形作为所述半导体层的阻挡层。
2.根据权利要求1所述的方法,其特征在于,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形具体包括:
旋涂一层光刻胶,采用半色调或者灰色调掩模板对光刻胶进行曝光显影;
光刻胶完全保留区域对应于形成包括所述栅电极和栅线PAD;
光刻胶部分保留区域对应于形成包括所述第一透明电极的图形;
光刻胶完全去除区域是所述光刻胶完全保留区域和光刻胶部分保留区域之外的区域。
3.根据权利要求2所述的方法,其特征在于,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形包括第一次刻蚀,所述第一次刻蚀包括:
刻蚀掉所述光刻胶完全去除区域的透明导电薄膜与栅金属薄膜;
对光刻胶进行灰化,
去除掉所述光刻胶部分保留区域的光刻胶。
4.根据权利要求3所述的方法,其特征在于,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形还包括第二次刻蚀,所述第二次刻蚀包括:
刻蚀掉所述光刻胶部分保留区域的栅金属薄膜,得到第一透明电极图形。
5.根据权利要求1所述的方法,其特征在于,通过一次构图工艺形成包括栅绝缘层、半导体层和钝化层的图形包括第一次刻蚀,所述第一次刻蚀包括:
刻蚀掉所述光刻胶完全去除区域的栅绝缘层薄膜、钝化层薄膜和半导体层薄膜,以及暴露出栅线PAD;
对光刻胶进行灰化,去除掉所述光刻胶部分保留区域的光刻胶。
6.根据权利要求5所述的方法,其特征在于,通过一次构图工艺形成包括栅绝缘层、半导体层和钝化层的图形还包括第二次刻蚀,所述第二次刻蚀包括:
刻蚀掉所述光刻胶部分保留区域的钝化层薄膜,暴露出与源漏电极金属薄膜的接触部分;
剥离掉光刻胶得到栅电极和栅线PAD。
7.根据权利要求1所述的方法,其特征在于,形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形,包括:
在玻璃基板上,沉积透明导电薄膜,然后沉积源漏电极金属薄膜;
旋涂一层光刻胶,用半色调或者灰色调掩模板对光刻胶进行曝光显影;
光刻胶完全保留区域对应于形成包括源电极、漏电极、数据线和栅线PAD,
光刻胶部分保留区域对应于形成包括第二透明电极的图形,
光刻胶完全去除区域是光刻胶完全保留区域与光刻胶部分保留区域之外的区域。
8.根据权利要求7所述的方法,其特征在于,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形包括第一次刻蚀,所述第一次刻蚀包括:
刻蚀掉所述光刻胶完全去除区域的透明导电薄膜与源漏电极金属薄膜;
对光刻胶进行灰化,所述光刻胶部分保留区域的光刻胶被去除掉。
9.根据权利要求8所述的方法,其特征在于,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形还包括第二次刻蚀,所述第二次刻蚀包括:
刻蚀掉所述光刻胶部分保留区域的源漏电极金属薄膜,得到第二透明电极图形。
10.一种薄膜晶体管阵列基板,根据权利要求1中的方法制作形成,所述薄膜晶体管阵列基板包括:
玻璃基板,
位于所述玻璃基板上的第一透明电极的图形,所述第一透明电极的图形包括板状的第一透明电极和第一透明导电薄膜图形;
栅极,位于所述第一透明导电薄膜图形的上方;
覆盖了栅极和第一透明电极的图形的栅绝缘层薄膜;
位于所述栅绝缘层薄膜之上形成有半导体层图形;
半导体层图形之上形成有钝化层图形;
钝化层图形承载了第二透明电极的图形,所述第二透明电极的图形包括狭缝状的第二透明电极和第二透明电极薄膜图形;
源电极和漏电极均位于第二透明电极薄膜图形的上方,位于源电极下方的第二透明电极薄膜图形与所述源电极形状一致,位于漏电极下方的第二透明电极薄膜图形与所述漏电极形状一致,TFT沟道上方留有钝化层图形作为半导体层的阻挡层。
11.根据权利要求10所述的阵列基板,其特征在于,
所述第一透明电极具体是公共电极,第一透明导电薄膜图形的一部分是栅线PAD的一部分。
12.根据权利要求10所述的阵列基板,其特征在于,
栅线PAD的上方形成有源漏电极金属薄膜的一部分和第二透明导电薄膜图形的一部分。
13.根据权利要求10所述的阵列基板,其特征在于,
数据线PAD位于所述钝化层图形的上方,包括第二透明导电薄膜图形一部分和源漏电极金属薄膜的一部分。
14.根据权利要求10-13任一项中所述的阵列基板,其特征在于,
所述半导体层是有机半导体层。
15.一种显示装置,其特征在于,包括权利要求10-14任意一项中所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210530381.5A CN102983103B (zh) | 2012-12-10 | 2012-12-10 | 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210530381.5A CN102983103B (zh) | 2012-12-10 | 2012-12-10 | 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102983103A CN102983103A (zh) | 2013-03-20 |
CN102983103B true CN102983103B (zh) | 2015-09-16 |
Family
ID=47856984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210530381.5A Active CN102983103B (zh) | 2012-12-10 | 2012-12-10 | 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102983103B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409418B (zh) * | 2014-11-13 | 2018-02-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
CN104409361A (zh) | 2014-12-16 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
CN106206429B (zh) * | 2016-09-05 | 2019-11-26 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板和显示装置 |
CN106814513A (zh) * | 2017-04-01 | 2017-06-09 | 深圳市华星光电技术有限公司 | Ips型阵列基板及液晶显示面板 |
KR102248402B1 (ko) | 2018-04-19 | 2021-05-04 | 엘지디스플레이 주식회사 | 전계발광 표시장치 및 그 제조방법 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101078883A (zh) * | 2006-05-25 | 2007-11-28 | Lg.菲利浦Lcd株式会社 | 采用无掩模曝光设备制造薄膜晶体管基板的方法 |
CN101079429A (zh) * | 2006-05-24 | 2007-11-28 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
CN101093844A (zh) * | 2006-06-23 | 2007-12-26 | 北京京东方光电科技有限公司 | 一种薄膜晶体管器件阵列基板结构及其制造方法 |
CN101097381A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的制造方法 |
CN101097375A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 用于液晶显示器件的阵列基板及其制造方法 |
CN101123257A (zh) * | 2007-09-12 | 2008-02-13 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN101211864A (zh) * | 2006-12-29 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
CN101290937A (zh) * | 2007-04-19 | 2008-10-22 | 乐金显示有限公司 | 显示器件及其制造方法 |
CN101414085A (zh) * | 2007-10-17 | 2009-04-22 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
CN101587272A (zh) * | 2008-05-21 | 2009-11-25 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
CN101666949A (zh) * | 2008-09-03 | 2010-03-10 | 北京京东方光电科技有限公司 | Ips型tft-lcd阵列基板及其制造方法 |
CN101710579A (zh) * | 2009-10-16 | 2010-05-19 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
CN102023431A (zh) * | 2009-09-18 | 2011-04-20 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101248003B1 (ko) * | 2006-05-09 | 2013-03-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
-
2012
- 2012-12-10 CN CN201210530381.5A patent/CN102983103B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101079429A (zh) * | 2006-05-24 | 2007-11-28 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
CN101078883A (zh) * | 2006-05-25 | 2007-11-28 | Lg.菲利浦Lcd株式会社 | 采用无掩模曝光设备制造薄膜晶体管基板的方法 |
CN101093844A (zh) * | 2006-06-23 | 2007-12-26 | 北京京东方光电科技有限公司 | 一种薄膜晶体管器件阵列基板结构及其制造方法 |
CN101097381A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的制造方法 |
CN101097375A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 用于液晶显示器件的阵列基板及其制造方法 |
CN101211864A (zh) * | 2006-12-29 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
CN101290937A (zh) * | 2007-04-19 | 2008-10-22 | 乐金显示有限公司 | 显示器件及其制造方法 |
CN101123257A (zh) * | 2007-09-12 | 2008-02-13 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN101414085A (zh) * | 2007-10-17 | 2009-04-22 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
CN101587272A (zh) * | 2008-05-21 | 2009-11-25 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
CN101666949A (zh) * | 2008-09-03 | 2010-03-10 | 北京京东方光电科技有限公司 | Ips型tft-lcd阵列基板及其制造方法 |
CN102023431A (zh) * | 2009-09-18 | 2011-04-20 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN101710579A (zh) * | 2009-10-16 | 2010-05-19 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102983103A (zh) | 2013-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5951773B2 (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
CN103208491B (zh) | 阵列基板及其制造方法、显示装置 | |
CN102983103B (zh) | 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 | |
US10204936B2 (en) | Array substrate and method for manufacturing the same, display device | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
CN104201152A (zh) | 制作显示面板的方法 | |
WO2013127200A1 (zh) | 阵列基板及其制造方法和显示装置 | |
US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
US20160276606A1 (en) | Thin film transistor and its manufacturing method, array substrate, and display device | |
CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102800629B (zh) | 一种有机薄膜晶体管阵列基板制作方法 | |
CN102832226A (zh) | 主动元件阵列基板及其制造方法 | |
WO2015027620A1 (zh) | 阵列基板及其制作方法、显示装置及电子产品 | |
CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
CN104934449A (zh) | 显示基板及其制作方法以及显示装置 | |
CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
TWI255363B (en) | Liquid crystal display | |
US20140054565A1 (en) | Otft array substrate, display device and method for manufacturing the same | |
WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
CN105575977B (zh) | 显示基板、制备方法及显示装置 | |
CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 | |
CN102956550A (zh) | 制造主动阵列基板的方法与主动阵列基板 | |
CN102610564A (zh) | Tft阵列基板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |